CN106254287B - 一种基于FPGA的多通道高速输入信号自动de-skew方法 - Google Patents

一种基于FPGA的多通道高速输入信号自动de-skew方法 Download PDF

Info

Publication number
CN106254287B
CN106254287B CN201610647359.7A CN201610647359A CN106254287B CN 106254287 B CN106254287 B CN 106254287B CN 201610647359 A CN201610647359 A CN 201610647359A CN 106254287 B CN106254287 B CN 106254287B
Authority
CN
China
Prior art keywords
channel
data
skew
latch
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610647359.7A
Other languages
English (en)
Other versions
CN106254287A (zh
Inventor
曹桂平
董宁
唐世悦
吴畅
叶加圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Eko Photoelectric Technology Co.,Ltd.
Original Assignee
HEFEI AIKE PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HEFEI AIKE PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical HEFEI AIKE PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201610647359.7A priority Critical patent/CN106254287B/zh
Publication of CN106254287A publication Critical patent/CN106254287A/zh
Application granted granted Critical
Publication of CN106254287B publication Critical patent/CN106254287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

一种基于FPGA的多通道高速输入信号自动de‑skew方法，涉及高速数据采集领域，具体包括以下步骤：步骤(1)检测并计算各数据通道间相对skew值；步骤(2)补偿各数据通道的skew使得各数据通道对齐；步骤(3)将数据锁存触发信号对齐到锁存窗口的中心。本发明基于FPGA中动态相位调整技术以及动态延迟技术，针对每个通道进行de‑skew，从而使得各通道数据在接收端进行锁存时达到完全的同步性，增大了数据有效锁存窗口，提高了数据锁存的正确性，为高速/超高速数据采集系统提供了一种可靠且行之有效的数据锁存方法。

Description

一种基于FPGA的多通道高速输入信号自动de-skew方法
技术领域
本发明涉及高速数据采集技术，更具体的涉及一种基于FPGA的多通道高速输入信号自动de-skew方法。
背景技术
随着对精度和速率要求越来越高，目前数据采集系统向着多通道和超高速两个方向发展。多通道高速输入信号通常存在一个关键性的问题，即各路高速信号之间同步性差，通常会存在较大的偏差(skew)。在低速应用场景中，由于每个数据位持续时间长，这种skew不会造成数据锁存问题，但在高速/超高速应用场景下，每个数据位持续时间非常短，如果通道之间skew较大，则有效锁存窗口将大大缩小，基本无法进行正确的数据锁存，而且随着通道数量增大，由于不确定性大大增加，各通道之间的差异将会扩大，即有效数据锁存窗口会继续恶化，则可以想见，要达到对多通道的同时正确的锁存是非常困难的。
针对高速数据采集系统中多通道高速输入信号存在的skew问题，目前较为常见的解决方法是采用源同步方式，即发送端同时发送数据和锁存数据用的触发(时钟)信号，但即便如此，多路数据通道之间以及数据通道和触发信号通道之间依然会存在或大或小的skew。另一种常见的方法是在PCB走线上保持严格的等长关系并通过增加各通道之间走线间距尽量减小串扰，然而在一些条件下，特别在PCB尺寸受限应用场合，严格的等长走线或者较大的走线间隔很难执行。即使在保持PCB走线严格等长的情况下，由于接收端各通道之间负载(寄生)电容的差异，各通道之间依然会存在skew，在速率较高的场合，即便可以在某个工作条件下进行锁存，但是锁存窗口非常小，在长时间工作情况下或者大批量复制时，温度变化或者个体差异也会造成数据锁存可能出现误码，造成数据中有亮点或者暗点产生，这在某些应用场合如工业检测领域将是无法容忍的。综合而言，无论采用以上所述的何种外界手段，都很难完全消除多通道输入信号之间的skew。
发明内容
本发明所要解决的技术问题在于提供一种基于FPGA的多通道高速输入信号自动de-skew方法，该算法解决了多通道高速输入信号中各通道之间skew较大，有效锁存窗口大大缩小，基本无法进行正确的数据锁存的问题，拟为高速/超高速数据采集系统提供一种可靠的、有效的数据锁存方法。
本发明所要解决的技术问题采用以下技术方案来实现。
一种基于FPGA的多通道高速输入信号自动de-skew方法，具体包括以下步骤：
步骤(1)检测并计算各数据通道间相对skew值；
步骤(2)补偿各数据通道的skew使得各数据通道对齐；
步骤(3)将数据锁存触发信号对齐到锁存窗口的中心。
进一步地，所述步骤(1)中各数据通道间相对skew值的计算方法具体为：
配置前端AD系统发送训练序列，使用FPGA内部锁相环(PLL)产生锁存时钟，在锁存时钟的初始相位采集各数据通道数据，并将数据保存，然后动态调整锁存时钟的相位，每次移动一个步长，每移动一次采集一次各数据通道的数据并进行保存，锁存时钟的相位移动360度内可获得各数据通道边沿位置信息。在获取到各通道扫描结果后，以边沿最靠后通道作为参考通道，计算其他通道边沿相对于该通道边沿的差异，即可获得各通道相对skew值。
进一步地，所述步骤(2)中对各通道进行延迟补偿(de-skew)的过程具体为：
将步骤(1)中计算得到的skew值换算为延迟步长，即可得到延迟单元数N(delay)，对N(delay)取整，采用动态延迟技术，在工作过程中动态的设置各数据通道在锁存之前的延迟，使得各通道边沿完全对齐。
进一步地，所述各数据通道所采用的延迟补偿是PVT修正的，所述PVT修正是根据工艺，电压和温度进行修正的。
进一步地，所述步骤(3)中将数据锁存触发信号对齐到锁存窗口中心的方法为：
以锁存时钟当前位置作为起点，每次移动一个步长进行扫描，选择任意一个通道作为采集通道，采集该通道在当前相位下的值，直到采集到的值发生跳变停止扫描过程。根据数据率计算将锁存触发时钟对齐到窗口中心所需移动的步长，将锁存触发时钟对齐到窗口中心。
在完成de-skew之后，重新配置前端AD系统，退出训练模式，进入到正常工作状态，完成数据的正常采集工作。
本发明的有益效果为：本发明基于FPGA中动态相位调整技术以及动态延迟技术，针对每个通道进行de-skew，从而使得各通道数据在接收端进行锁存时达到完全的同步性，增大了数据有效锁存窗口，提高了数据锁存的正确性，为高速/超高速数据采集系统提供了一种可靠且行之有效的数据锁存方法；本发明采用动态延迟技术，每次上电时根据实际运行环境计算出的各通道skew值并进行动态延迟，而不是每次采用相同的延迟补偿值，这使得算法有效性和灵活性大大增加；本发明中所采用的延迟补偿技术是PVT修正的，具有高稳定性，不会因为工艺，电压，温度差异造成较大误差，从而使得本算法具有极大的可操作性和实用性。
附图说明
图1为FPGA内de-skew算法实施流程图；
图 2为本发明基本思路；
图 3检测边沿位置信息原理示意图；
图 4 动态延迟技术实现原理示意图；
图5 设置数据锁存触发时刻为窗口中心点原理示意图。
具体实施方式
为了使本发明的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
图1、图2所示，FPGA上电初始化后，使用其内部PLL产生数据锁存时钟，使能动态相位调整，并将步长设置为78.125ps。为使步长精度达到78.125ps，需要手工设置PLL的乘法和除法系数，使得PLL输出VCO频率达到最大值。完成锁存时钟准备后，下一步配置前端AD系统使产生0x55训练序列，也即产生一个时钟数据，便于边沿检测。在完成训练序列产生后，配置PLL参数使得锁存时钟相位移动一个步长，即78.125ps，移动完成后，采集各数据通道值并保存；继续移动锁存时钟相位，采集各通道数据并保存，直到完成指定次数的移动，(如图3所示)。指定次数根据实际数据率计算得到，保证在指定次数内一定能检测到数据跳变。在完成数据通道扫描后，根据保存的扫描序列计算各通道的skew值差异，通常以边沿最靠后的通道作为参考通道计算其他通道相对于该通道的skew值，在得到各通道相对skew值后，根据延迟步长值，转化为各通道需要延迟的单元数。这些单元数将被动态延迟补偿模块(如图4所示)使用对各个通道做相应的延迟，使得各通道边沿完全对齐，以增大数据锁存窗口。在完成各数据通道对齐之后，需要重新调整锁存时钟相位使得锁存时刻位于窗口中心，这通过继续移动锁存时钟相位检测边沿来完成，在检测到边沿后，继续移动半个数据位宽即可将锁存时刻固定在窗口中心位置，(如图5所示)，从而使得锁存时刻达到最大冗余度，充分保证数据锁存的正确性。在完成de-skew之后，重新配置前端AD系统使退出训练模式，进入到正常工作状态，完成数据的正常采集工作。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种基于FPGA的多通道高速输入信号自动de-skew方法，其特征在于，包括以下步骤：
步骤(1)检测并计算各数据通道间相对skew值；
步骤(2)补偿各数据通道的skew使得各数据通道对齐；
步骤(3)将数据锁存触发信号对齐到锁存窗口的中心；
其中，所述步骤(1)中各数据通道间相对skew值的计算方法具体为：
配置前端AD系统发送训练序列，使用FPGA内部锁相环(PLL)产生锁存时钟，在锁存时钟的初始相位采集各数据通道数据，并将数据保存，然后动态调整锁存时钟的相位，每次移动一个步长，每移动一次采集一次各数据通道的数据并进行保存，锁存时钟的相位移动360度内可获得各数据通道边沿位置信息，在获取到各通道扫描结果后，以边沿最靠后通道作为参考通道，计算其他通道边沿相对于该通道边沿的差异，即可获得各通道相对skew值。
2.根据权利要求1所述的一种基于FPGA的多通道高速输入信号自动de-skew方法，其特征在于，所述步骤(2)中对各通道进行延迟补偿(de-skew)的过程具体为：
将步骤(1)中计算得到的skew值换算为延迟步长，即可得到延迟单元数N(delay)，对N(delay)取整，采用动态延迟技术，在工作过程中动态的设置各数据通道在锁存之前的延迟，使得各通道边沿完全对齐。
3.根据权利要求2所述的一种基于FPGA的多通道高速输入信号自动de-skew方法，其特征在于：所述各数据通道所采用的延迟补偿是PVT修正的，所述PVT修正是根据工艺，电压和温度进行修正的。
4.根据权利要求3所述的一种基于FPGA的多通道高速输入信号自动de-skew方法，其特征在于，所述步骤(3)中将数据锁存触发信号对齐到锁存窗口中心的方法为：
以锁存时钟当前位置作为起点，每次移动一个步长进行扫描，选择任意一个通道作为采集通道，采集该通道在当前相位下的值，直到采集到的值发生跳变停止扫描过程，根据采集的数据率计算将锁存触发时钟对齐到窗口中心所需移动的步长，将锁存触发时钟对齐到窗口中心。
CN201610647359.7A 2016-08-09 2016-08-09 一种基于FPGA的多通道高速输入信号自动de-skew方法 Active CN106254287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610647359.7A CN106254287B (zh) 2016-08-09 2016-08-09 一种基于FPGA的多通道高速输入信号自动de-skew方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610647359.7A CN106254287B (zh) 2016-08-09 2016-08-09 一种基于FPGA的多通道高速输入信号自动de-skew方法

Publications (2)

Publication Number Publication Date
CN106254287A CN106254287A (zh) 2016-12-21
CN106254287B true CN106254287B (zh) 2019-04-16

Family

ID=58079155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610647359.7A Active CN106254287B (zh) 2016-08-09 2016-08-09 一种基于FPGA的多通道高速输入信号自动de-skew方法

Country Status (1)

Country Link
CN (1) CN106254287B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109586692B (zh) * 2018-11-28 2020-07-31 中国科学院西安光学精密机械研究所 一种应用于ad源同步数据接收的fpga动态相位调整方法
CN111835335B (zh) * 2020-05-26 2021-06-04 上海安路信息科技股份有限公司 现场可编程门阵列的时钟结构及其调整方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101738141A (zh) * 2009-11-23 2010-06-16 哈尔滨工业大学 用于弹载数据采集系统的多通道数据信号同步存储方法
US7894728B1 (en) * 2005-10-21 2011-02-22 Ciena Corporation Sample timing control in an optical receiver
CN102970109A (zh) * 2012-11-16 2013-03-13 中兴通讯股份有限公司 一种高速多通道的数据传输方法、相关装置和系统
CN103199870A (zh) * 2013-02-28 2013-07-10 电子科技大学 一种触发点快速定位装置
CN104750422A (zh) * 2013-12-25 2015-07-01 深圳开立生物医疗科技股份有限公司 一种现场可编程逻辑阵列及串行数据接收转换方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
US9100167B2 (en) * 2012-11-30 2015-08-04 Broadcom Corporation Multilane SERDES clock and data skew alignment for multi-standard support

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894728B1 (en) * 2005-10-21 2011-02-22 Ciena Corporation Sample timing control in an optical receiver
CN101738141A (zh) * 2009-11-23 2010-06-16 哈尔滨工业大学 用于弹载数据采集系统的多通道数据信号同步存储方法
CN102970109A (zh) * 2012-11-16 2013-03-13 中兴通讯股份有限公司 一种高速多通道的数据传输方法、相关装置和系统
CN103199870A (zh) * 2013-02-28 2013-07-10 电子科技大学 一种触发点快速定位装置
CN104750422A (zh) * 2013-12-25 2015-07-01 深圳开立生物医疗科技股份有限公司 一种现场可编程逻辑阵列及串行数据接收转换方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
多通道LVDS接收器数据恢复和Skew消除;高专;《万方数据库》;20110314;正文第18页第8行-第44页第14行，图3-5、图4-26

Also Published As

Publication number Publication date
CN106254287A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US11063741B2 (en) Phase control block for managing multiple clock domains in systems with frequency offsets
CN100571118C (zh) 用于时钟同步的方法和装置
US4604582A (en) Digital phase correlator
US9118392B2 (en) Isolated serializer-deserializer
CN101366220B (zh) 无线接收装置和无线接收方法
CN101621296B (zh) 一种高速dac的同步方法及装置
WO2009096199A1 (en) Instant-acquisition clock and data recovery systems and methods for serial communications links
CN101669318B (zh) 偏置和随机延迟的消除
US10277387B2 (en) Signal recovery circuit, electronic device, and signal recovery method
JPH08125647A (ja) 精密タイミング回復用集積回路装置及び方法
CN103621005A (zh) 用于快速相位对齐的增强型鉴相器
US20090195276A1 (en) System and method for implementing a digital phase-locked loop
CN106254287B (zh) 一种基于FPGA的多通道高速输入信号自动de-skew方法
US11902015B2 (en) Multi-channel signal synchronization system, circuit, and method
US9762224B2 (en) Timing prediction circuit and method
CN101795125A (zh) 振荡器电路及门控振荡器的校准方法
CN1086533C (zh) 在电话线路上线路编码信号的传输电路
CN108449086B (zh) 多通道高速串行总线发送端并行端口同步方法及电路
KR101706196B1 (ko) 위상 동기 성능을 개선한 뱅뱅 위상 검출기
CN106802424A (zh) 一种多频卫星导航接收机快速引导跟踪方法及装置
US7664215B2 (en) Signal alignment based on data signal
CN105991136B (zh) 模数转换器的串行接口及其数据对齐方法和装置
US8750430B2 (en) Data receiver circuit
US8513994B2 (en) State machine for deskew delay locked loop
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 230088 Building 1, yizhi science and Technology Industrial Park, 388 Yanzihe Road, high tech Zone, Hefei City, Anhui Province

Patentee after: Hefei Eko Photoelectric Technology Co.,Ltd.

Address before: 230088 a208, University Science Park, 602 Huangshan Road, high tech Zone, Hefei City, Anhui Province

Patentee before: HEFEI ITEK PHOTOELECTRICS TECHNOLOGY CO.,LTD.

CP03 Change of name, title or address