CN1322073A - 一种宽带码分多址系统码跟踪及解扩解扰方法和装置 - Google Patents

Abstract

本发明提供了一种宽带码分多址系统中的码跟踪及解扩解扰方法,根据接收的多径相位进行PN码相位的粗略滑动,用时钟滑动控制及PN码发生器209产生本地帧同步;用中路的能量滤波结果对早迟能量差的滤波结果作归一化运算,其结果送比较判决及多次确认电路211比较,进行PN码相位的精细调整,最后将中路积分得到的解调数据输出。本发明提供了一种采用如上方法实现的宽带码分多址系统中的码跟踪及解扩解扰装置。

Description

一种宽带码分多址系统码跟踪及解扩解扰方法和装置

本发明涉及通讯领域中宽带码分多址(W-CDMA)系统，特别是涉及宽带码分多址(W-CDMA)系统中码跟踪及解扩解扰的方法和装置。

在码分多址蜂窝系统中，多个用户共用相同的频带，占用相同频带的调制信号可以通过具有随机特性的高速PN码波形来进行区分。在发射端，窄带数据信号用用户特定的高速PN码扩展其频谱(即扩频)，得到宽带调制信号；而在接收端，接收机用相同的PN码与接收信号进行相关解扩，从而得到还原的窄带数据信号。调制的宽带信号经过射频调制后发射到空间，经过不同的传播路径最终到达接收端，即所谓的多径传输现象存在。例如，一个理想脉冲经过空间信道，在接收端可收到一系列的脉冲，每个脉冲都因衰落不同而具有不同的信号强度，所以无线空间信道可看作多径信道。这种多径信道具有下面两个特性：一是多径传播造成接收信号在时间上的扩展；二是在不同的多径时具有不同衰落。除此以外，各个多径到达接收端的相位也是随机的，因而不同相位的多径信号在接收端叠加在一起，信号的强度会出现快速的起伏，这就是通常所说的多径衰落现象。而这种衰落现象会大大降低接收机性能。为对付这种多径衰落造成的负面影响，可采用多径分集接收技术将这种多径信号分离后再加以合并，从而减小衰落，提高整个系统的性能。

在码分多址(CDMA)系统中，采用RAKE接收机实现多径分集接收技术，即使用多个并行相关器分别跟踪不同的多径，然后将所有解调(解扩解扰)得到的窄带信号按照一定的规则加以合并。在RAKE接收机中，各个解调支路与传播多径信号的同步以及同步精度是接收机性能的关键所在。

在传统的RAKE接收机中，通常的做法是采用多径搜索器和跟踪解调指峰(finger)在控制单元(通常是微处理器)的控制下，将解调后的多路信号进行时序对齐，然后加权合并，从而完成多径分集接收的过程。其中搜索器是对多径定时的粗略同步，在得到这种粗略同步后，由控制单元将其中若干较好的(即通常所说的较强径)多径定时分配给解调单元。每个解调单元在解调信号的同时，还要对所分配的多径定时进行精细调整。一般而言，搜索器所实现的粗略同步的精度为PN码片长度的一半，即(1/2)×chip，再经过跟踪环路的的精细调整，可使定时精度达到(1/N)×chip,N一般取值为8或16。跟踪环路的另一个主要的目的是，动态地调整时序以抵销由于收发信机之间的相对移动而造成的多径定时漂移。

在解调单元中，为了达到PN码的精确同步，一般采用跟踪环路来实现跟踪功能。两种最基本的PN码跟踪环为延迟锁定环DLL和抖动环TDL，其它的还有修改的码跟踪环MCTL、自适应的码跟踪环ACTL等等，它们都是迟早门跟踪环的变种，都存在相干和非相干两种方式。相干和非相干的区别在于能否利用接收信号的相位信息，能利用相位信息的称为相干方式，不能利用的则为非相干方式。

传统的延迟锁定环DLL采用非相干方式，其结构如图1所示，它包括：三个相关器101、105、108，三个积分清零器102、106、111，两个求平方器103、107，减法器104(早迟路相减)，环路滤波器113及由环路误差信号驱动的内含PN码发生器的压控时钟发生器(VCCG)109,VCCG，门限比较器110以及比较判决模块112。其具体方法为：接收扩频信号r(t)分别进入三个相关器101、105、108，与压控时钟发生器(VCCG)109所产生的三路不同相位PN码相乘，然后分别进行各自的积分清零处理得到解扩解扰信号。图1中上面的两个支路即早迟两路所得数据信号通过减法器104相减，得到误差信号，再经过环路滤波器113滤除环路噪声，所得滤波误差信号与门限值比较，超过门限时则驱动压控时钟发生器的时钟相位向前或向后摆动，从而使解扩解扰定时跟踪多径相关峰值的摆动。图1中最下面的支路(108、111、112)为解调支路，输入扩频信号r(t)与经过定时调整的PN码进行相关，积分清零处理后经过判决模块112进行判决，输出解调数据。这种作法的特点是结构简单，定时误差容易提取，但它在快衰落环境中，移动台接收信号的能量起伏变化大约80dB，亦即比较门限值是动态变化的，因此门限设置较为困难；另外，传统方法在噪声干扰严重的环境中会出现明显的跟踪抖动，容易造成频繁的跟踪失锁，从而使跟踪及解调性能下降。

在名称为“COHERENT TRACKING APPARATUS AND METHOD FOR CDMA RECEIVER”专利号为US5,898,665的美国专利中采用了相干DLL方法，在此专利中迟早两路相关的结果直接求差，然后利用信道估计的相位估计值补偿掉所求的的差值的信道相位噪声，再利用这一误差信号与门限值进行比较，去控制定时时钟的前后摆动，从而实现跟踪功能。这种相干DLL的方法由于没有采用非相干DLL中的平方运算，可降低噪声对跟踪环路的影响。但要实现精确的信道估计较为困难，尤其在收发信机之间的相对运动速度较快时，信道估计的误差较大。用误差较大的相位估计值补偿迟早相关差值，同样会影响定时误差信号提取的准确性，从而造成跟踪性能的下降。另外，在快衰落情况下，此专利的相干DLL与前面的非相干一样存在门限值难以确定的问题。

本发明的目的是在宽带码分多址(W-CDMA)基带系统中，预设在多径搜索已经完成的前提下，提出一种改进的非相干DLL跟踪方法，同时给出了以此为基础的完整的码跟踪和解调装置，它可在高噪声环境和快速移动情况下实现精确的码跟踪，而且所构造的解调指峰硬件资源占用较少，容易实现与其它模块的接口。

本发明提供了一种宽带码分多址系统中的码跟踪及解扩解扰方法，包括如下步骤：

1、根据接收的多径相位进行PN码相位的粗略滑动，用时钟滑动控制及PN码发生器209产生本地帧同步；

2、进行PN码相位的精细调整，用中路的能量滤波结果对早迟能量差的滤波结果作归一化运算，其结果送比较判决及多次确认电路211比较；

3、将中路积分得到的解调数据输出。

本发明提供了一种采用如上方法实现的宽带码分多址系统中的码跟踪及解扩解扰装置，其特征在于包括如下部分：

降采样、解扩解扰前端处理电路，用于对输入的高倍速率数字信号进行CHIP降采样，并将降采样信号与PN码进行相关，并对相关值求积分；

环路滤波及滑动控制门限比较电路，对早、中、迟三路相关积分值求能量，将中路能量的滤波值对早、迟两路信号的能量差的滤波值做归一化，此归一化值与MPU送来的阀值进行比较，以决定CHIP码片脉冲的滑动或者不滑动；

锁定检测滤波及锁定门限比较电路，用解调支路能量直接滤波，将滤波值与比较电路的门限值进行比较，结果用于业务信道或者专用信道数据的选通；

码片滑动控制及时钟控制电路，用于控制CHIP码片的粗滑和细滑以及控制产生系统所有所需的时钟信号；

解扩解扰后数据缓存控制电路，缓存多径解扩解扰的数据，利用时隙同步延迟产生DSP中断，最终达到多径对齐。

与传统的码跟踪和解扩解扰方法及装置相比，本发明将时钟和PN码滑动分为粗略和精细两种方式，前者由MPU控制，后者由新的非相干延迟跟踪锁定环路控制，跟踪速度大大提高；为了避免滑动时钟的来回摆动，利用误差值的符号设置内部状态值S的值，当S的绝对值超过另一个确认次数门限M时，才确认本次滑动；设置了新的解扩解扰后数据缓存多径对齐的方法，电路构造简单实用。以上这些特点使得跟踪精度可达(1/N)×CHIP(N=8或16)，跟踪范围可达30-50微秒。

以下将结合附图和实施例对本发明做进一步详细的说明。

图1为传统非相干延迟跟踪锁定环路

图2为本发明所采用的一种新的非相干延迟跟踪锁定环路

图3为本发明根据图2所示的非相干延迟跟踪锁定环路方案，所构造的WCDMA系统码跟踪、解扩解扰装置系统结构图；

图4为系统结构图3中降采样、解扩解扰前端处理模块30的详细结构图

图5为系统结构图3中环路滤波及滑动控制比较模块的详细结构图40；

图6为系统结构图3中锁定检测滤波器及锁定门限比较模块50的详细结构图；

图7为系统结构图3中码片滑动控制模块及时钟控制模块60的详细结构图；

图8为系统结构图3中解扩解扰后数据缓存控制模块70或71的详细结构图；

图9为CHIP级时钟和PN码片滑动示意图。

本发明采用改进的非相干DLL方法进行跟踪，其结构如图2所示，主要改进是跟踪支路的方法：利用早迟两路通过减法器204求能量差，然后送环路滤波器214，同时对中路积分值210通过求平方器212平方获得能量，通过滤波并将滤波值作归一化213，其结果送比较判决及多次确认电路211。

这样，就不再使用图1中的压控时钟发生器(VCCG)109，而采用以时钟恢复电路产生本地帧同步，以此为PN码启动信号，利用微处理器(MPU)配置PN码发生器参数，时钟滑动控制及PN码发生器209产生PN码和接收信号r(t)求相关、然后积分，再求平方，再由比较电路211的结果控制所需的时钟滑动及PN码发生器209，其中时钟及PN码相位滑动部分是影响跟踪速度和精度的关键。

本发明的具体方法可以分为以下步骤：

1、根据接收的多径相位进行PN码相位的粗略滑动：整个跟踪环路首先接收来自搜索器的某个多径相位，然后根据搜到的多径和相位配置在图2中的时钟滑动控制及PN码发生器209作用下调整PN码的时钟，使其向前或向后滑动若干个相位，直到与所分配的多径相位一致为止，此处滑动的相位一般以(1/2)×chip为单位。

2、进行PN码相位的精细调整：

1)早，中和迟三路定时差分别为-Δ,0,Δ的复数(即I,Q两路)采样数据通过相关器201、208、205分别与同相的PN码进行相关运算；然后通过积分清零器202、210、206进行符号(SYMBOL)级积分，通过求平方器203、212、207对每一支路求能量；

2)将早和迟两路能量通过减法器204作差，对此差值通过环路滤波器214进行滤波；同时对中路的能量也通过滤波器215进行滤波；用中路的能量滤波结果对早迟能量差的滤波结果通过归一化电路213作归一化运算，得到定时误差信号，此信号可为正数也可能是负数；

3)将定时误差信号与设定的门限值在比较判决及多次确认电路211中进行比较，比较的结果控制所需的时钟滑动控制及PN码发生器209:a、当大于或等于门限时，根据误差值的符号将设置内部状态值S的值：当误差值为正时，S值加1，为负时减1；当S的绝对值超过另一个确认次数门限M时，如果S值为正，则控制PN码定时进行慢滑(PN码延迟)1/N个码片；S为负时，控制PN码定时进行快滑1/N(PN码加快)个码片，从而实现了1/N码片的定时相位的精确调整。b、当误差信号小于门限时，则内部状态不变，亦不进行定时的调整。

3、在跟踪所需时钟及PN码相位滑动完成之后，将早迟中三路之中路积分得到解调数据输出，这正是解扩解扰得到的数据内容。

基于以上方法，本发明还提出了跟踪环路及其解调单元的完整的硬件实现结构。本发明的装置作为RAEK接收机中的解调finger，可将高速的采样数据解调后生成低速的信道承载调制数据，同时构造了它与搜索器以及在finger之后对解调数据进行的信道估计和补偿合并器之间的接口，这样可将RAKE接收机中处理高速数据和低速数据按功能分割开，在实际应用中可根据实际的硬件资源灵活配置解调finger的个数，每个按照本专利构造的解调finger可容易与其它功能模块一同构造完整的RAKE接收机。

本发明采用大规模FPGA设计(当然也可采用ASIC)实现，构成RAKE接收机的一个径，每个径的设计都采用了新的非相干延迟跟踪锁定环路和新的解扩解扰后数据缓存的方案，多径(即多个指峰FINGER)的构成与此相同。如图3所示，在图3中，3A表示粗略滑动命令及相位值；3B表示控制时钟精细滑动；3C表示导频信道解扩解扰数据；3D表示跟踪支路；3E表示解调支路。本发明由以下部分组成：

1、降采样、解扩解扰前端处理模块30

如图4所示，主要包括对AD变换后输入的I、Q两路高倍速率数字信号进行CHIP级的降采样，降采样信号和PN码发生器输出的PN码进行相关，并在一个码符号内对相关值求积分，码符号的CHIP个数由扩频因子SF决定。

降采样分为早、中、迟三路，三路间隔为若干延迟，以此相对应存在早、中、迟三路相关积分值，称为跟踪支路。另有一解调支路。这样，就存在两路PN码发生器305、308，早、中、迟、解调支路四路相关器304、309、312、315，八路积分器302、303、310、311、313、314、316、317。A/D采样器来的I、Q两路高倍CHIP数字信号，经过降采样电路307CHIP级降采样，分别与PN码发生器1305(早中迟三路或叫做跟踪支路)、PN码发生器2 308(解调支路)通过四路相关器304、309、312、315信号相关，对每一路相关所得实部(R)、虚部(I)按扩频因子SF规定的符号(CHIP数目)积分清零，积分值(RR和II)送滤波器模块求能量(RR2+II2)。上文描述的是一个径、两个信道的情况，多信道传输与此类同。PN码发生器的有关参数：扰码(GOLD码)、扩频码(0VSF码)、扩频因子(SF)由微处理器MPU及接口电路10配置。码片滑动控制及时钟控制电路60负责提供各个部分所需的帧同步信号、CHIP级时钟、高倍CHIP时钟、符号(SYMBOL)时钟，图4中的虚线即为时钟控制。为节省FPGA资源，简化电路实现复杂的度，积分值在求能量和送入滤波器进行滤波时，都作了截短处理。

由A/D采样器所产生的I、Q两路基带采样信号，首先进入降采样电路307，选择器按CHIP级时钟将基带信号降采样，设置此采样选择器的目的是：PN码相位同步调整，使本地产生的PN码相位与输入信号中的多径PN码相位同步。采样选择器产生三路复数采样：早支路，迟支路，中间支路分别进入早相关器304、迟相关器312和中间支路相关器309，此三路复数数据分别在三个相关器中进行相关运算，然后求积分，运算结果数据速率降为符号(SYMBOL)级，三个相关器除需要解扩解扰用的由PN码发生器1 305产生的PN码(1×CHIP时钟)之外还需要符号(SYMBOL)时钟。解调支路处理与此类同。

图4中，相关器304、309、312、315的运算公式如下所示，输入信号(I、Q)与输入的来自PN码发生器码(PN_I、PN_Q)进行复数乘法，所得结果进入积分(清零)器302、303、310、311、313、314、316、317进行累加，累加长度为一个解调符号的长度。积分器的清零输入为符号时钟：

REAL=I×PN_I+Q×PN_Q

IMAG=Q×PN_I-I×PN_Q

2、环路滤波及滑动控制比较电路40

如图5所示，MPU及接口电路10通过滤波器系数锁存器402提供一阶数字滤波器403、410的系数。先来自降采样、解扩解扰前端处理电路30的早、迟、中三路相关积分值通过3路求平方和电路406、407、408求能量(RR2+II2)。早迟两路信号能量通过减法器409，此差值经过一阶数字滤波器403滤波，上述滤波结果送归一化电路401，在归一化电路中上述差值对中路能量408通过一阶数字滤波器410的滤波值输出求商(归一化)。进入归一化电路401的中路数据来自导频信道，其积分值可用于解调导频信息。此归一化值送入比较电路405，比较电路405中预置门限值，此值可由MPU及接口电路10通过比较门限电路404写入。归一化电路401输出值与此门限值比较，比较的结果当误差信号值大于门限值时则给出时钟和PN码片滑动调整信号，而调整的方向则由早迟两路能量差值的正负来决定。

考虑到FPGA中除法运算硬件资源消耗较大，归一化电路中可以采用被除数乘系数逐次与除数比较最后确定近似商的方法。如上文所述，CHIP级时钟滑动分为两种：粗滑和细滑调整，这种方案应用于对CHIP级时钟进行自动精细滑动调整(即细滑)的情形，在图9中给出了CHIP级时钟滑动的例子。

跟踪是一个渐进的动态过程，为避免在某一位置上前后时钟频繁来回调整(摆动)，从而影响解调的结果(主要是误码率)，可设置一个状态计数器SCOUNTER，当误差信号值大于门限值时SCOUNTER加1或减1，而加1或减1则由早迟两路能量差值的正负来决定，待SCOUNTER的绝对值累积达到某一定值(一般为3-5)时，才进行一次PN码快速前后滑动。虽然这种做法，使跟踪速度有所降低，但从跟踪和解调的整个性能来看还是值得的。

3、锁定检测滤波器及锁定门限比较电路50

见图6所示，锁定检测滤波器及锁定门限比较电路50设计与环路滤波及滑动控制比较电路40设计相同，但无归一化过程。解调支路能量501(相关积分值求平方和)通过一阶数字滤波器(锁定检测滤波器)505直接参与滤波，滤波后的电平值送比较电路504。由MPU及接口电路10在滤波器系数锁存器502中设置滤波器系数，并通过MPU设置锁定上下门限电路503来设定比较电路上下门限值，锁定检测滤波器505的输出值与二者分别进行比较，结果控制解调支路开门信号5A用于业务信道或专用信道数据的选通。

在PN码跟踪完成之后，只有能量大于上门限值，解扩解扰电路才会进入“入锁”状态，解调的数据才是有效的(选通)；在这之后，如果低于下门限才认为“失锁”，解调的数据无效(禁止)，否则状态维持不变。

4、码片滑动控制及时钟控制模块60

滑动分为两类：粗略滑动(例如1/2×CHIP前后滑动)和精细滑动(例如1/8×CHIP前后滑动)。前者无需经过相关、积分、滤波、比较等过程，由微处理器MPU直接控制完成；后者则相反，且滑动过程不受MPU控制而自动调整，但MPU可以屏蔽它。粗略滑动的优先级高于精细滑动，粗略滑动仅仅是在码跟踪初期或失锁处理时需要完成的动作。滑动的位置，表明了当前码片相位，由一宽度为若干位的当前码片相位寄存器601保存，MPU可以通过读取该寄存器的值，精确地知道目前CHIP级码片相对于原始值(搜索窗口的起始位置)滑动了多少细滑单位值。

在本发明的宽带码分多址(W-CDMA)系统中码跟踪系统中，利用小区搜索得到的帧同步信号，经过前级时钟恢复电路(非本文涉及)得到本装置的时钟信号，本发明的时钟控制与再生电路608，利用其中的高倍CHIP时钟(如8×CHIP)产生所需的所有时钟信号(包括CHIP级时钟，及由扩频因子所决定的符号时钟)，CHIP级时钟是上述滑动技术的工作点。本发明需要根据上述步骤1、2、3对高倍CHIP级时钟计数，以此为基准来控制CHIP级时钟的脉宽(PN码加快或延迟，在607中进行)，并根据滑动寄存器的当前值对时钟恢复电路来的帧同步进行延迟，从而得到本发明所涉及系统的CHIP级时钟(滑动后)、符号级时钟、帧同步信号，同时为多径解扩解扰数据缓存和多径对齐提供“时隙”同步时钟。

CHIP码片粗略滑动相位由MPU及接口电路10写入滑动位置寄存器602中，MPU及接口电路10能够读当前码片相位寄存器601，两者之差为滑动绝对量，符号决定方向：若为正，表明当前码片相位相对位置应向后(后滑即PN码延迟)；若为负，表明当前码片相位相对位置应向前(前滑即PN码加快)；若为零，则CHIP级时钟脉宽保持不变。绝对量输入CHIP时钟电路607，对输入的高倍CHIP时钟插入脉宽或延迟，并通过时钟控制电路608产生滑动后的CHIP级时钟、SYMBOL级时钟及新的帧同步输出。同时由于滑动位置寄存器602是以(1/2)×CHIP为单位，而当前码片相位寄存器是以(1/N)×CHIP为单位(一般N为2的低次幂)，所以二者在求差(603)以后，需要两级计数器(604,605)寄存，计数器1(604)代表粗略滑动值，计数器2(605)代表由第一级换算过来的精细滑动值。

在图7中，6A代表高倍CHIP时钟、帧同步输入；6B代表滑动后的CHIP级时钟、SYMBOL级时钟、新的帧同步输出。

为了更好地理解本发明滑动的概念，在图8中给出了粗滑(以1/2×CHIP为例)、细滑(以1/8×CHIP为例)码片滑动的例子。环路滤波器模块40中的比较电路405控制精细滑动，根据时钟与PN码片的前后精细滑动，计数器2 605在606中加1或减去1，将新值送入当前码片相位寄存器601中，其值就是以码片细滑一次长度为单位的滑动(PN码延迟)总长度，MPU就可以由此得知当前新的PN码的绝对相位值。由于CHIP级码片可以以细滑单位长度前后滑动，以CHIP为计数单位的符号时钟(SYMBOL)及以细滑长度为单位的帧同步相位都会有所改变，其中帧同步会相应的延迟滑动位置寄存器内容所规定的长度。

之所以分为CHIP码片精细滑动和粗略滑动，是因为当本解调指峰锁定的多径因某中原因消失后，MPU会给此解扩解扰指峰分配新的多径相位，新的多径相位值与当前相位值之间会有一定差值，此时MPU配置码片滑动定时模块进行快速摆动(粗略滑动)，使CHIP级时钟进行相位的连续滑动(PN码快速跟踪)，直到滑到新的相位为止，在此期间解扩解扰工作将停止，等待重新锁定到新的多径相位时再进行解扩解扰及跟踪运算，这样，跟踪的速度就会大大提高，从而弥补了单纯只有精细滑动所带来的初始阶段跟踪速度较慢的不足。滑动时钟控制与再生电路608将产生经过相位调整的码片(CHIP级)时钟，而符号(SYMBOL)时钟则从属于码片(CHIP级)时钟，这是因为只有将码片(CHIP级)时钟按发射机所用扩频因子进行计数，才能得到相应的符号(SYMBOL)时钟。

值得一提的是，当解调指峰跟踪的多径相位由于移动台一基站的相对运动而发生小的漂移时，跟踪环路会自动调整本地PN码的相位使其紧跟接收信号PN码的摆动，所以，由环路滤波控制的精细滑动，其滑动的单位长度大小不仅是跟踪本身的需要，而且是满足跟踪精度所要求的，在本发明中，跟踪的精度可达到(1/N)×CHIP或更高(N为16或更高)，从而满足宽带码分多址(W-CDMA)系统的要求。

5、多径解扩解扰后数据缓存控制电路70、71

见图8，本发明以一种新的装置来实现多径对齐、缓存跟踪解扩解扰后的数据，即采用双口RAM交替缓存解扩解扰数据，利用时隙同步延迟产生DSP中断，最终达到多径对齐，实现宽带码分多址(W-CDMA)系统中码跟踪、解扩解扰的目标。

多径(FINGERS)产生延迟的范围是0∽几十us，最大对应于几百码片(一个码片的宽度约为260ns)，将多径搜索得到的主径时隙同步延迟一定宽度，作为解扩解扰多径对齐信号，这个延迟宽度远远超过多径引起的码符号相位差的最大值，故是可行的。同时由于双口RAM的缓存作用，系统解扩解扰数据时，不会损失任何信息。

在本发明中，数字信号处理器DSP对所有双口RAM统一编址，另外用一信号FINGER_CS对每径进行选通，各个径(FPGA)的INT信号都由主径时隙同步的延迟信号产生，同时接到DSP的中断上，且由于DSP每次读的都是上一个时隙的内容，在本时隙一并读走，实现了多径对齐的效果。如果是多径多码传输的情况，对上述的电路只需进行平行扩张，硬件电路的复杂度并无质的变化。

图8就是多径对齐和解扩解扰后数据缓存控制电路，将多径解扩解扰的数据放在双口RAM703、704中，双口RAM的大小设为LENTH个字，因为一个时隙的符号(SYMBOL)数目由扩频因子SF决定，所以LENTH的长度随SF大小和解扩解扰的信道种类有所变化。每径为每个信道设置一对双口RAM，存储一个信道的解扩解扰后的数据。具体操作时，相邻两个时隙的数据交替存放，每时隙向DSP发一次中断INT，由DSP将该信道解扩解扰后的数据读走。

如图8所示，在具体实现时，使用组合逻辑701将解扩解扰来的符号数据(SYMBOL)存入双口RAM703、704中，片选门电路702和非门705、706在时隙同步信号SLOT_SYN作用下，负责两块双口RAM的读写倒换，在某一时刻，本装置电路写一片双口RAM703，DSP读另一片双口RAM704；下一时隙写一片双口RAM704，DSP读另一片双口RAM703。

以上介绍了本发明实施方法和装置实现步骤，为了更好的理解本发明的内容，在本文的最后，图9给出了MPU控制下的1×CHIP码片前后单位长度为(1/2)×CHIP的码片连续滑动的例子；自动控制1×CHIP码片时钟进行前后单位长度为(1/8)×CHIP，即N=8的时钟码片滑动的例子。如图9所示，9A表示后滑4个1/2×CHIP；9B表示前滑3个1/2×CHIP；9C表示后滑一个1/8×CHIP，宽度较正常脉冲宽1/8×CHIP；9D表示前滑一个1/8×CHIP，宽度较正常脉冲窄1/8×CHIP。

Claims (9)

1、一种宽带码分多址系统码跟踪及解扩解扰方法，包括如下步骤：

1)根据接收的多径相位进行PN码相位的粗略滑动，用时钟滑动控制及PN

码发生器(209)产生本地帧同步；

2)进行PN码相位的精细调整，用中路的能量滤波结果对早迟能量差的滤波

结果作归一化运算，其结果送比较判决及多次确认电路(211)比较；

3)将中路积分得到的解调数据输出。

2、如权利要求1所属的码跟踪及解扩解扰方法，其特征在于所述的步骤2)PN码的精细调整包括以下步骤：

1)早，中和迟三路采样数据通过相关器(201)、(208)、(205)分别与同相的PN码进行相关运算，然后通过积分清零器(202)、(210)、(206)进行符号级积分，通过求平方器(203)、(212)、(207)对每一支路求能量；

2)将早和迟两路能量通过减法器(204)作差，对此差值通过环路滤波器(214)进行滤波，同时对中路的能量也通过滤波器(215)进行滤波，用中路的能量滤波结果对早迟能量差的滤波结果通过归一化电路(213)作归一化运算，得到定时误差信号；

3)将定时误差信号与设定的门限值在比较判决及多次确认电路(211)中进行比较，比较的结果控制所需的时钟滑动控制及PN码发生器(209)。

3、一种采用如权利要求1所述的方法实现的宽带码分多址系统码跟踪及解扩解扰装置，其特征在于包括如下部分：

降采样、解扩解扰前端处理电路(30)，用于对输入的高倍速率数字信号进行CHIP降采样，并将降采样信号与PN码进行相关，并对相关值求积分；

环路滤波及滑动控制门限比较电路(40)，对早、中、迟三路相关积分值求能量，将中路能量的滤波值对早、迟两路信号的能量差的滤波值做归一化，此归一化值与MPU送来的阀值进行比较，以决定CHIP码片脉冲的滑动或者不滑动；

锁定检测滤波及锁定门限比较电路(50)，用解调支路能量直接滤波，将滤波值与比较电路的门限值进行比较，结果用于业务信道或者专用信道数据的选通；

码片滑动控制及时钟控制电路(60)，用于控制CHIP码片的粗滑和细滑以及控制产生系统所有所需的时钟信号；

解扩解扰后数据缓存控制电路(70)、(71)，缓存多径解扩解扰的数据，利用时隙同步延迟产生DSP中断，最终达到多径对齐。

4、如权利要求3所述的码跟踪及解扩解扰装置，其特征在于：所述的降采样、解扩解扰前端处理电路(30)包括两路PN码发生器(305)、(308)，早、中、迟、解调支路四路相关器(304)、(309)、(312)、(315)，八路积分器(302)、(303)、(310)、(311)、(313)、(314)、(316)、(317)，A/D采样器来的I、Q两路高倍CHIP数字信号，经过降采样电路(307)CHIP级降采样，分别与PN码发生器1(305)(早中迟三路或叫做跟踪支路)、PN码发生器2(308)(解调支路)通过四路相关器信号相关，对每一路相关所得实部、虚部按扩频因子SF规定的符号积分清零，积分值送滤波器模块求能量。

5、如权利要求4所述的码跟踪及解扩解扰装置，其特征在于：所述的相关器(304)、(309)、(312)、(315)的运算公式如下所示：

REAL=I×PN_I+Q×pN_Q

IMAG=Q×pN_I-I×pN_Q

6、如权利要求3所述的码跟踪及解扩解扰装置，其特征在于：所述的环路滤波及滑动控制门限比较电路(40)中MPU及接口电路(10)通过滤波器系数锁存器(402)提供一阶数字滤波器(403)、(410)的系数，来自降采样、解扩解扰前端处理电路(30)的早、迟、中三路相关积分值通过3路求平方和电路(406)、(407)、(408)求能量，早迟两路信号能量通过减法器(409)，此差值经过一阶数字滤波器(403)滤波，上述滤波结果送归一化电路(401)，在归一化电路中上述差值对中路能量(408)通过一阶数字滤波器(410)的滤波值输出求商并将归一化值送入比较电路(405)，与比较电路(405)中预置门限值比较，当误差信号值大于门限值时则给出时钟和PN码片滑动调整信号。

7、如权利要求3所述的码跟踪及解扩解扰装置，其特征在于：所述的锁定检测滤波及锁定门限比较电路(50)中的解调支路能量(501)通过一阶数字滤波器(505)直接参与滤波，滤波后的电平值送比较电路(504)，由MPU及接口电路(10)在滤波器系数锁存器(502)中设置滤波器系数，并通过MPU设置锁定上下门限电路(503)来设定比较电路上下门限值，锁定检测滤波器(505)的输出值与二者分别进行比较，结果控制解调支路开门信号5A用于业务信道或专用信道数据的选通。

8、如权利要求3所述的码跟踪及解扩解扰装置，其特征在于：所述的码片滑动控制及时钟控制电路(60)中，MPU及接口电路(10)将CHIP码片粗略滑动相位写入滑动位置寄存器(602)中，MPU及接口电路(10)能够读当前码片相位寄存器(601)，两者之差为滑动绝对量，绝对量输入CHIP时钟电路(607)，对输入的高倍CHIP时钟插入脉宽或延迟，并通过时钟控制电路(608)产生滑动后的CHIP级时钟、SYMBOL级时钟及新的帧同步输出。

9、如权利要求3所述的码跟踪及解扩解扰装置，其特征在于所述的解扩解扰后数据缓存控制电路(70)、(71)中，使用组合逻辑(701)将解扩解扰来的符号数据(SYMBOL)存入双口RAM(703)、(704)中，片选门电路(702)和非门(705)、(706)在时隙同步信号SLOT SYN作用下，负责两块双口RAM的读写倒换。

Images