CN103077731B - 校正装置与校正方法 - Google Patents

校正装置与校正方法 Download PDF

Info

Publication number
CN103077731B
CN103077731B CN201210393825.5A CN201210393825A CN103077731B CN 103077731 B CN103077731 B CN 103077731B CN 201210393825 A CN201210393825 A CN 201210393825A CN 103077731 B CN103077731 B CN 103077731B
Authority
CN
China
Prior art keywords
signal
edge
input signal
detecting
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210393825.5A
Other languages
English (en)
Other versions
CN103077731A (zh
Inventor
张又文
湛益淞
杨金彬
马昌博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103077731A publication Critical patent/CN103077731A/zh
Application granted granted Critical
Publication of CN103077731B publication Critical patent/CN103077731B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种校正装置与校正方法。校正装置包含侦测电路与校正电路。侦测电路通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘是负缘。校正电路耦接至侦测电路，并依据侦测结果去校正至少一路信号源。校正方法包含下列步骤：通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘为负缘；以及依据校正结果来校正该多路信号源中至少一路信号源。本发明所提供的校正装置以及相关的校正方法可以校正信号源以对所传送信号中不理想效应所造成的失真进行补偿。

Description

校正装置与校正方法
技术领域
本发明是关于校正传送器端(transmitterend)所传送至接收器端(receiverend)的信号，特别关于一种对传送器端所传送至接收器端的信号执行相位侦测/边缘距离侦测(edgedistancedetection)的校正装置以及相关校正方法。
背景技术
对于一些应用来说，传送器芯片会透过多个传输线与接收器芯片通信，因此，传送器芯片会同时传送多路信号，以将控制信息或数据信息传送给接收器芯片。以光学存储装置为例，控制器芯片可以透过控制器芯片与光学选取单元(opticalpick-upunit,OPU)之间的多个频道，来产生多个写入使能(writeenable,WEN)信号以控制设置在光学读取单元上的雷射二极管的雷射功率，其中进行雷射功率控制的格雷码(graycode)具有多个比特，其由所传送的多个写入使能信号所同时且分别传送。然而，假如控制器芯片本身、光学读取单元本身及/或控制器芯片与光学选取单元之间的界面存在不理想的效应(non-idealeffect)，则一个或多个写入使能信号可能会失真(distorted)。举例来说，写入使能信号之间的错位(misalignment)会致使所传送的格雷码在光学选取单元处错误解码，因而造成雷射二极管错误的功率控制。
所以，需要一种可以校正多路信号源以对所传送信号中不理想效应所造成的失真进行补偿的创新的信号校正设计。
发明内容
有鉴于此，本发明提出一种校正装置以及相关的校正方法。
依据本发明第一实施方式，提供一种校正装置。校正装置包含了侦测电路与校正电路。侦测电路通过侦测多路信号源所产生的多路信号的边缘之间的关系来产生侦测结果，其中该多个边缘中至少一个是负缘。校正电路耦接至侦测电路，并依据侦测结果来校正该多路信号源中至少一路信号源。
依据本发明第二实施方式，提供一种校正方法。该校正方法包含下述步骤：通过侦测多路信号源所产生的多路信号的边缘之间的关系来产生侦测结果，其中该多个边缘中至少一个是负缘；并依据侦测结果来校正该多路信号源中至少一路信号源。
依据本发明第三实施方式，提供一种校正装置。该校正装置包含了边缘距离侦测器与校正电路。边缘距离侦测器侦测第一信号源所产生的第一信号的第一边缘与第二信号源所产生的第二信号的第二边缘之间的距离。校正电路耦接至边缘侦测器，并依据边缘距离侦测器所侦测的距离，来校正至少一路信号源。
本发明所提供的校正装置以及相关的校正方法可以校正信号源以对所传送信号中不理想效应所造成的失真进行补偿。
附图说明
图1为依据本发明的第一示范性实施方式的使用校正装置的电子装置的示意图。
图2为本发明相位侦测器的示范性实现的示意图。
图3A为在第二信号校正之前使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图3B为在第二信号校正之后使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图3C为在调整过的第二信号再次校正之后使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图4A为在第二信号校正之前使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图4B为在第二信号校正之后使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图4C为在调整过的第二信号再次校正之后使用图2所示的相位侦测器来侦测第一信号的正缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图5A为在第二信号校正之前使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图5B为在第二信号校正之后使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图5C为在调整过的第二信号再次校正之后使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的正缘之间的领先/落后关系的操作的示意图。
图6A为在第二信号校正之前使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图6B为在第二信号校正之后使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图6C为在调整过的第二信号再次校正之后使用图2所示的相位侦测器来侦测第一信号的负缘与第二信号的负缘之间的领先/落后关系的操作的示意图。
图7为本发明边缘距离侦测器的示范性实现的示意图。
图8为图7所示的边缘距离侦测器的示范性操作的示意图。
图9A为在第二信号校正之前使用图7所示的边缘距离侦测器来侦测第一信号的正缘与第二信号的负缘之间的距离的操作的示意图。
图9B为在第二信号校正之后使用图7所示的边缘距离侦测器来侦测第一信号的正缘与第二信号的负缘之间的距离的操作的示意图。
图9C为在调整过的第二信号再次校正之后使用图7所示的边缘距离侦测器来侦测第一信号的正缘与第二信号的负缘之间的距离的操作的示意图。
图10为依据本发明的第二示范性实施方式的使用校正装置的电子装置的示意图。
图11为依据本发明的第三示范性实施方式的使用校正装置的电子装置的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应当理解，电子设备制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或通过其他装置或连接手段间接地电气连接至所述第二装置。
本发明的主要概念在于使用相位侦测(phasedetection)或边缘距离侦测(edgedistancedetection)以监控传送器芯片本身、接收器芯片本身及/或传送器芯片与接收器芯片之间的界面处的不理想效应所造成的失真。举例来说，所使用的相位侦测方法可以特别设计来对两路信号的正缘(risingedge)之间的错位、两路信号的负缘(fallingedge)之间的错位以及一路信号的正缘与另一路信号的负缘之间的错位进行监控。同样地，所使用的边缘距离侦测方法可以特别设计来对两路信号的正缘之间的距离、两路信号的负缘之间的距离以及一路信号的正缘与另一路信号的负缘之间的距离进行监控。接下来会说明更进一步的细节。
图1是依据本发明的第一示范性实施方式的使用校正装置110的电子装置100的示意图。电子装置100包含传送器芯片102、接收器芯片104以及多条传输线106_0~106_N，其中传输线106_0~106_N耦接于传送器芯片102与接收器芯片104之间，提供多个频道CH_0~CH_N。举例来说，电子装置100可以是光学存储装置(例如光碟机)，传送器芯片102可以设置在控制器内，而接收器芯片104可设置在光学选取单元内。应该注意的是，任何使用图1所示的硬件配置的应用均落于本发明的范畴内。如图1所示，传送器芯片102具有多路信号源（例如频道控制器108_1~108_N+1），而本发明提出的示范性校正装置110设置在接收器芯片104之内。接收器芯片104用于接收频道控制器108_1~108_N+1所产生的多路信号；另外，所接收的该多路信号也会馈入校正装置110。在此示范性实施方式中，校正装置110包含侦测电路112与校正电路114。侦测电路112通过侦测该多路信号源(例如，频道控制器108_1~108_N+1)所产生的该多路信号的边缘来产生侦测结果DR。校正电路114耦接至侦测电路112，并依据侦测结果DR来产生校正信号SC，其中校正信号SC是校正该多路信号源(例如，频道控制器108_1~108_N+1)中的至少一路信号源。
可以使用能够侦测第一信号的第一边缘是否领先或落后第二信号的第二边缘的相位侦测器来实现侦测电路112。需要注意的是，所使用的相位侦测器支持一个边缘(其为负缘)与另一个边缘(其为正缘或是负缘)之间的错位的侦测，也就是说，第一边缘与第二边缘其中至少一个是负缘。此外，所使用的相位侦测器也可以支持两个正缘之间的错位的侦测。请参照图2，图2是本发明相位侦测器200的示范性实现的示意图。侦测电路112可以通过图2所示的相位侦测器200来加以实现。相位侦测器200侦测接收器芯片104所接收的任意两路信号之间的领先/落后(leading/lagging)关系，也就是说，所接收的该多路信号包含频道控制器108_1~108_N+1的一个频道控制器所产生的第一信号S1与频道控制器108_1~108_N+1的另一个频道控制器所产生的第二信号S2。相位侦测器200包含(但不限于)第一处理单元202、第二处理单元204、第一选择器206、第二选择器208以及触发器(例如，D型触发器)210。
第一处理单元202依据第一信号S1来产生第一输入信号SI_1与第二输入信号SI_2，其中第一输入信号SI_1与第二输入信号SI_2是彼此反相的(outofphase)，也就是说，第一输入信号SI_1与第二输入信号SI_2之间具有180度相位差。在此示范性实施方式中，第一处理单元202包含缓冲第一信号S1以输出第一输入信号SI_1的非反相缓冲器(non-invertingbuffer)212，以及缓冲相同的第一信号S1以输出第二输入信号SI_2的反相缓冲器(invertingbuffer)214。
关于第二处理单元204，第二处理单元204依据第二信号S2来产生第三输入信号SI_3与第四输入信号SI_4，其中第三输入信号SI_3与第四输入信号SI_4是彼此反相的(也就是说，第三输入信号SI_3与第四输入信号SI_4之间具有180度相位差)。在此实施方式中，第二处理单元204包含缓冲第二信号S2以输出第三输入信号SI_3的非反相缓冲器216，以及缓冲相同的第二信号S2以输出第四输入信号SI_4的反相缓冲器218。
第一选择器206选择第一输入信号SI_1与第二输入信号SI_2的其中之一作为第一输出信号SO_1。举例来说，假如是监控第一信号S1的正缘来执行相位侦测，则第一选择信号SEL_1会控制第一选择器206来输出第一输入信号SI_1作为第一输出信号SO_1(也就是说，SO_1=SI_1)；然而，假如是监控第一信号S1的负缘来执行作相位侦测，则第一选择信号SEL_1会控制第一选择器206来输出第二输入信号SI_2作为第一输出信号SO_1(也就是说，SO_1=SI_2)。
关于第二选择器208，第二选择器208选择第三输入信号SI_3与第四输入信号SI_4作为第二输出信号SO_2。举例来说，假如是监控第二信号S2的正缘来执行相位侦测，则第二选择信号SEL_2会控制第二选择器208来输出第三输入信号SI_3作为第二输出信号SO_2(也就是说，SO_2=SI_3)；然而，假如是监控第二信号S2的负缘来执行相位侦测，则第二选择信号SEL_2会控制第二选择器208来输出第四输入信号SI_4作为第二输出信号SO_2(也就是说，SO_2=SI_4)。
如图2所示，触发器210具有接收第一输出信号SO_1的数据输入端口D、接收第二输出信号SO_2(其用来作为取样时钟)的时钟输入端口CK以及产生侦测结果DR的数据输出端口Q。举例来说，触发器210由正缘触发，因此，当第二输出信号SO_2具有正缘时，触发器210会取样第一输出信号SO_1的目前逻辑值来设定指示两边缘之间的领先/落后关系的侦测结果DR。
请一同参照图3A、图3B以及图3C。图3A是在第二信号S2校正之前使用图2所示的相位侦测器200来侦测第一信号S1的正缘与第二信号S2的正缘之间的领先/落后关系的操作的示意图。图3B是在第二信号S2校正之后使用图2所示的相位侦测器200来侦测第一信号S1的正缘与第二信号S2的正缘之间的领先/落后关系的操作的示意图。图3C是在调整过的第二信号S2再次校正之后使用图2所示的相位侦测器200来侦测第一信号S1的正缘与第二信号S2的正缘之间的领先/落后关系的操作的示意图。
如图3A所示，由于第一输出信号SO_1的正缘落后于第二输出信号SO_2的正缘，侦测结果DR可以设为低逻辑值“0”，这也意味着第一信号S1的正缘落后于第二信号S2的正缘。当接获指示边缘错位的侦测结果DR的通知时，图1所示的校正电路114会校正产生第一信号S1与第二信号S2的多路信号源中的至少一路信号源。假设频道控制器108_1产生第一信号S1，而频道控制器108_2产生第二信号S2，在示范性设计中，如图3B所示，第一信号S1是固定的，而校正电路114会校正频道控制器108_2以让第二信号S2的相位向前移动，从图3B可看出，由于第一输出信号SO_1的正缘仍然落后于第二输出信号SO_2的正缘，侦测结果DR仍会设为低逻辑值“0”，这仍意味着第一信号S1的正缘落后于第二信号S2的正缘。同样地，如图3C所示，当接获指示边缘错位的侦测结果DR的通知时，校正电路114会再一次校正频道控制器108_2以让第二信号S2的相位向前移动，从图3C可看出，由于第一输出信号SO_1的正缘现在领先第二输出信号SO_2的正缘，侦测结果DR将会设为高逻辑值“1”，这意味着第一信号S1的正缘现在领先第二信号S2的正缘，因此完成了基于处理第一信号S1与第二信号S2所产生的相位侦测结果的校正过程。
需要注意的是，所绘示的施加于第二信号S2的相位调整步长(phaseadjustingstep)只用于图示目的。实际上，可以视设计考虑/需求来调整相位调整步长的大小。举例来说，当使用较小的相位调整步长时，校正过程可以让所校正的第二信号S2的正缘更接近或完全对准第一信号S1的正缘。
图4A、图4B以及图4C为使用图2所示的相位侦测器200以侦测第一信号S1的正缘与第二信号S2的负缘之间的领先/落后的关系的操作的示意图。图5A、图5B以及图5C为使用图2所示的相位侦测器200以侦测第一信号S1的负缘与第二信号S2的正缘之间的领先/落后的关系的操作的示意图。图6A、图6B以及图6C为使用图2所示的相位侦测器200以侦测第一信号S1的负缘与第二信号S2的负缘之间的领先/落后的关系的操作的示意图。由于本领域技术人员可在读过上述说明后轻易了解图4A~图6C所示的相位侦测操作，故更进一步的说明便在此省略以求简洁。
在设计变化中，可以使用能够侦测第一信号的第一边缘与第二信号的第二边缘之间的距离的边缘距离侦测器(edgedistancedetector)来实现侦测电路112。需要注意的是，所使用的边缘距离侦测器支持一个边缘(其为负缘或正缘)与另一个边缘(其为正缘或负缘)之间的距离的侦测。请参照图7，图7是本发明边缘距离侦测器700的示范性实现的示意图。图1所示的侦测电路112可以由图7所示的边缘距离侦测器700来加以实现。边缘距离侦测器700侦测接收器芯片104所接收的任意两个信号之间的距离，也就是说，所接收的多路信号包含频道控制器108_1~108_N+1的一个频道控制器所产生的第一信号S1与频道控制器108_1~108_N+1的另一个频道控制器所产生的第二信号S2。边缘距离侦测器700包含(但不限于)第一处理单元702、第二处理单元704、第一选择器706、第二选择器708、逻辑电路710、时钟发生器712、多个触发器(例如，D型触发器)714_0~714_M以及判断单元716。
第一处理单元702依据第一信号S1来产生第一输入信号SI_1与第二输入信号SI_2，其中第一输入信号SI_1与第二输入信号SI_2是彼此反相的(也就是说，第一输入信号SI_1与第二输入信号SI_2之间有着180度相位差)。在此示范性实施方式中，第一处理单元702包含缓冲第一信号S1以输出第一输入信号SI_1的非反相缓冲器722，以及缓冲相同的第一信号S1以输出第二输入信号SI_2的反相缓冲器724。
关于第二处理单元704，第二处理单元704依据第二信号S2来产生第三输入信号SI_3与第四输入信号SI_4，其中第三输入信号SI_3与第四输入信号SI_4是彼此反相的(也就是说，第三输入信号SI_3与第四输入信号SI_4之间有着180度相位差)。在此示范性实施方式中，第二处理单元704包含缓冲第二信号S2以输出第三输入信号SI_3的非反相缓冲器726，以及缓冲相同的第二信号S2以输出第四输入信号SI_4的反相缓冲器728。
第一选择器706选择第一输入信号SI_1与第二输入信号SI_2的其中之一作为第一输出信号SO_1。举例来说，假如是监控第一信号S1的正缘来执行边缘距离侦测，则第一选择信号SEL_1会控制第一选择器706来输出第一输入信号SI_1作为第一输出信号SO_1(也就是说，SO_1=SI_1)；然而，假如是监控第一信号S1的负缘来执行边缘距离侦测，则第一选择信号SEL_1会控制第一选择器706来输出第二输入信号SI_2作为第一输出信号SO_1(也就是说，SO_1=SI_2)。
关于第二选择器708，第二选择器708选择第三输入信号SI_3与第四输入信号SI_4的其中之一作为第二输出信号SO_2。举例来说，假如是监控第二信号S2的负缘来执行边缘距离侦测，则第二选择信号SEL_2会控制第二选择器708来输出第三输入信号SI_3作为第二输出信号SO_2(也就是说，SO_2=SI_3)；然而，假如是监控第二信号S2的正缘来执行边缘距离侦测，则第二选择信号SEL_2会控制第二选择器708来输出第四输入信号SI_4作为第二输出信号SO_2(也就是说，SO_2=SI_4)。
逻辑电路710通过对第一输出信号SO_1与第二输出信号SO_2执行预定逻辑操作，来产生逻辑输出SO_3。明确来说，所产生的逻辑输出SO_3可以带有第一信号S1与第二信号S2中所监控边缘的边缘距离信息。在此实施方式中，逻辑电路710是使用与门(ANDgate)来实现，因此，高逻辑值“1”的周期便代表了第一信号S1与第二信号S2中所监控的边缘之间的距离。然而，使用与门来实现逻辑电路710只是为了图示目的，只要具有所需要的边缘距离信息的逻辑输出SO_3可成功产生并送往后续的信号处理阶段，则逻辑电路710亦可以由不同的逻辑门或组合逻辑(combinationallogic)来加以实现。
时钟发生器712产生具有相同频率但不同相位的多个取样时钟CLK_0~CLK_M，举例来说(但本发明并不以此为限)，时钟发生器712可以使用锁相回路(phase-lockedloop,PLL)来实现，而具有相邻相位的两个取样时钟之间的相位差可以是0.125T，其中T是取样时钟的周期。触发器714_0~714_M分别具有数据输入端口D、数据输出端口Q以及时钟输入端口CK。如图7所示，触发器714_0~714_M的数据输入端口D接收相同的逻辑输出SO_3，而时钟发生器712会分别产生取样时钟CLK_0~CLK_M至触发器714_0~714_M的时钟输入端口CK，换句话说，相同的逻辑输出SO_3可由具有不同相位的多重取样时钟CLK_0~CLK_M来取样，而所得到的取样值P_0~P_M会由触发器714_0~714_M的数据输出端口Q来输出。基于所产生的取样值P_0~P_M，判断单元716会因而产生侦测结果DR。举例来说，判断单元716可以计算所有取样值之中“1”的个数或“0”的个数来估算出边缘距离。
请参照图8以更加清楚地了解边缘距离侦测机制的操作。图8是图7所示的边缘距离侦测器700的示范性操作的示意图。考虑一种使用边缘距离侦测器700来侦测第一信号S1的正缘与第二信号S2的负缘之间的距离，且具有相邻相位的两个取样时钟之间的相位差为0.125T的情形，因此，取样时钟CLK_0~CLK_M的数量为8。第一选择器706输出第一输入信号SI_1作为第一输出信号SO_1，而第二选择器708输出第三输入信号SI_3作为第二输出信号SO_2。可从图8看出，取样值P_0在取样时间点T0具有低逻辑值“0”，取样值P_1在取样时间点T1具有高逻辑值“1”，以及取样值P_M在取样时间点TM亦具有高逻辑值“1”，因为有七个取样值为高逻辑值“1”而只有一个取样值为“0”，判断单元716因此产生侦测结果DR来指示第一信号S1的正缘与第二信号S2的负缘之间的边缘距离大于0.75T并小于1.00T。
假设频道控制器108_1产生第一信号S1，而频道控制器108_2产生第二信号S2。因此，图1所示的校正电路114通过检查边缘距离侦测器700所估算的边缘距离是否落于介于距离D1与距离D2的目标范围TR内，来选择性地校正频道控制器108_1与频道控制器108_2其中的至少一个频道控制器。
请一同参照图9A、图9B以及图9C。图9A是在第二信号S2校正之前使用图7所示的边缘距离侦测器700来侦测第一信号S1的正缘与第二信号S2的负缘之间的距离的操作的示意图。图9B是在第二信号S2校正之后使用图7所示的边缘距离侦测器700来侦测第一信号S1的正缘与第二信号S2的负缘之间的距离的操作的示意图。图9C是在调整过的第二信号S2再次校正之后使用图7所示的边缘距离侦测器700来侦测第一信号S1的正缘与第二信号S2的负缘之间的距离的操作的示意图。
如图9A所示，侦测结果DR指示第一信号S1的正缘与第二信号S2的负缘之间的距离D不落于目标范围TR内。当接获指示侦测结果DR的通知时，图1所示的校正电路114会校正产生第一信号S1与第二信号S2的多路信号源中至少一路信号源，在示范性实施方式中，如图9B所示，第一信号S1是固定的，而校正电路114会校正频道控制器108_2以让第二信号S2的相位向前移动，而从图9B可看出，侦测结果DR仍指示第一信号S1的正缘与第二信号的负缘之间的距离D不落于目标范围TR内。同样地，当接获指示侦测结果DR的通知时，如图9C所示，校正电路114会再次校正频道控制器108_2以让第二信号S2的相位向前移动，从图9C可看出，侦测结果DR现在指示第一信号S1的正缘与第二信号的负缘之间的距离D是落于目标范围TR内，因此，基于处理第一信号S1与第二信号S2所得到的边缘距离侦测结果的校正过程便完成。需要注意的是，施加于第二信号S2的相位调整步长只用于图示目的，实际上，可以视设计考虑/需求来调整相位调整步长的大小。
关于图1所示的电子装置100，校正装置110设置在接收器芯片104内，以针对传送器芯片102本身、接收器芯片104本身及/或传送器芯片102与接收器芯片104之间的界面所造成的失真来补偿所接收到的信号。然而，这只用于图示的目的，而非对本发明设限，也就是说，任何使用校正装置110的应用都属于本发明的范畴。请参照图10，图10是依据本发明的第二示范性实施方式的使用校正装置110的电子装置1000的示意图。电子装置1000包含传送器芯片1002、接收器芯片1004以及多条传输线1006_0~1006_N，其中传输线1006_0~1006_N耦接于传送器芯片1002与接收器芯片1004之间，提供多个频道CH_0~CH_N。举例来说(但本发明并不以此为限)，电子装置1000可以是光学存储装置(例如，光碟机)，传送器芯片1002可设置在控制器内，而接收器芯片1004可设置在光学读取单元内。需要注意的是，任何使用图10所示的硬件配置的应用均属于本发明的范畴。
电子装置100与电子装置1000之间主要的差异在于：校正装置110设置在内部设有该多路信号源(例如，频道控制器108_1~108_N+1)的传送器芯片1002内，因此达成了针对传送器芯片1002处的非理想效应所造成的失真来校正该多路信号源以补偿所传送的信号的目的。关于设置在传送器芯片1002内的侦测电路112，可以使用图2所示的相位侦测器200或图7所示的边缘距离侦测器700来实现。本领域技术人员可在读过上述说明后轻易了解图10所示的校正装置110所执行的校正过程，故更进一步的说明便在此省略以求简洁。
请参照图11，图11是依据本发明的第三实施方式的使用校正装置110的电子装置1100的示意图。电子装置1100包含传送器芯片1102、接收器芯片1104以及多条传输线1106_0~1106_N，其中传输线1106_0~1106_N耦接于传送器芯片1102与接收器芯片1104之间，提供多个频道CH_0~CH_N。举例来说(但本发明并不以此为限)，电子装置1100可以是光学存储装置(例如，光碟机)，传送器芯片1102可设置在控制器内，而接收器芯片1104可设置在光学读取单元内。需要注意的是，任何使用图11所示的硬件配置的应用均属于本发明的范畴。
电子装置100与电子装置1100之间主要的差异在于：校正装置110的校正电路114设置在内部设有该多路信号源(例如，频道控制器108_1~108_N+1)的传送器芯片1102内，而校正装置110的侦测电路112则设置在接收器芯片1104内，因此达成了针对传送器芯片1102本身、接收器芯片1104本身及/或传送器芯片1102与接收器芯片1104之间的界面处的非理想效应所造成的失真来校正该多路信号源以对所传送的信号进行补偿的目的。关于设置在传送器芯片1102内的侦测电路112，可以使用图2所示的相位侦测器200或图7所示的边缘距离侦测器700来实现。本领域技术人员可在读过上述说明后轻易了解图11所示的校正装置110所执行的校正过程，故更进一步的说明便在此省略以求简洁。
应该要注意的是，图1、图10和图11所示的频道控制器108_1~108_N+1在校正期间所产生的多路信号不一定需要是周期性信号。在侦测电路112的处理速度很快的情形下，使用频道控制器108_1~108_N+1来提供用于信号校正的非周期性信号是可行的。另外，当侦测电路112的处理速度很快时，所使用的相位侦测机制/边缘距离侦测机制可以处理两路以上的信号，因而允许校正电路114同时对多路信号源进行校正。
以上所述仅为本发明的较佳实施方式，本领域技术人员凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (19)

1.一种校正装置，其特征在于，包含：
侦测电路，通过侦测多路信号源所产生的多路信号的多个边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘是负缘；其中该多个信号包含自第一信号源产生的第一信号和第二信号源产生的第二信号；以及该侦测电路包含：
第一处理单元，依据该第一信号来产生第一输入信号与第二输入信号，其中该第一输入信号与该第二输入信号彼此反相；
第二处理单元，依据该第二信号来产生第三输入信号与第四输入信号，其中该第三输入信号与该第四输入信号彼此反相；以及至少部分基于该第一输入信号、该第二输入信号、该第三输入信号以及该第四输入信号的至少一部分得到的信号来产生该侦测结果；以及
校正电路，耦接至该侦测电路并依据该侦测结果来校正该多路信号源中的至少一路信号源。
2.根据权利要求1所述的校正装置，其特征在于，该侦测电路与该多路信号源设置在同一传送器芯片内。
3.根据权利要求1所述的校正装置，其特征在于，该多路信号源设置在传送器芯片内，以及该侦测电路设置在接收器芯片内，该接收器芯片从该传送器芯片接收该多路信号。
4.根据权利要求1所述的校正装置，其特征在于，该侦测电路为相位侦测器，侦测该第一信号的第一边缘领先或落后于该第二信号的第二边缘，而该第一边缘与该第二边缘其中至少一个是负缘。
5.根据权利要求1所述的校正装置，其特征在于，该侦测电路进一步包含：
第一选择器，在第一选择信号的控制下从该第一输入信号与该第二输入信号之中选择其中之一作为第一输出信号；
第二选择器，在第二选择信号的控制下从该第三输入信号与该第四输入信号之中选择其中之一作为第二输出信号；以及
触发器，具有接收该第一输出信号的数据输入端口、接收该第二输出信号的时钟输入端口以及产生该侦测结果的数据输出端口。
6.根据权利要求1所述的校正装置，其特征在于，该侦测电路为边缘距离侦测器，侦测该第一信号的第一边缘与该第二信号的第二边缘之间的距离，而该第一边缘与该第二边缘其中至少一个是负缘。
7.根据权利要求6所述的校正装置，其特征在于，该校正电路通过检查该距离是否落在目标范围内，来选择性地校正该第一信号源与该第二信号源中的至少其中之一。
8.根据权利要求1所述的校正装置，其特征在于，该侦测电路进一步包含：
第一选择器，在第一选择信号的控制下从该第一输入信号与该第二输入信号之中选择其中之一作为第一输出信号；
第二选择器，在第二选择信号的控制下从该第三输入信号与该第四输入信号之中选择其中之一作为第二输出信号；
逻辑电路，通过对该第一输出信号与该第二输出信号执行预定逻辑操作，来产生逻辑输出；
时钟发生器，产生具有不同相位的多个取样时钟；
多个触发器，每一触发器具有数据输入端口、数据输出端口以及时钟输入端口，其中该多个触发器的多个数据输入端口接收该逻辑输出，以及该多个触发器的多个时钟输入端口则分别接收该多个取样时钟；以及
判断单元，依据该多个触发器的该多个数据输出端口的输出，来产生该侦测结果。
9.一种校正方法，其特征在于，包含：
通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中的至少一个边缘是负缘；其中该多个信号包含自第一信号源产生的第一信号和第二信号源产生的第二信号；以及产生该侦测结果的步骤包含：
依据该第一信号来产生第一输入信号与第二输入信号，其中该第一输入信号与该第二输入信号彼此反相；
依据该第二信号来产生第三输入信号与第四输入信号，其中该第三输入信号与该第四输入信号彼此反相；以及至少部分基于该第一输入信号、该第二输入信号、该第三输入信号以及该第四输入信号的至少一部分得到的信号来产生该侦测结果；以及
依据该侦测结果来校正该多路信号源中的至少一路信号源。
10.根据权利要求9所述的校正方法，其特征在于，该多路信号源设置在传送器芯片内，以及产生该侦测结果的步骤在同一传送器芯片内执行。
11.根据权利要求9所述的校正方法，其特征在于，该多路信号源设置在传送器芯片内，以及产生该侦测结果的步骤在从该传送器芯片接收该多路信号的接收器芯片内执行。
12.根据权利要求9所述的校正方法，其特征在于，产生该侦测结果的步骤进一步包含：
侦测该第一信号的第一边缘领先或落后于该第二信号的第二边缘，其中该第一边缘与该第二边缘其中至少一个是负缘。
13.根据权利要求9所述的校正方法，其特征在于，产生该侦测结果的步骤包含：
在第一选择信号的控制下选择该第一输入信号与该第二输入信号的其中之一作为第一输出信号；
在第二选择信号的控制下选择该第三输入信号与该第四输入信号的其中之一作为第二输出信号；
将该第一输出信号传送给触发器的数据输入端口；
将该第二输出信号传送给该触发器的时钟输入端口；以及
从位于该触发器的数据输出端口的输出，来得到该侦测结果。
14.根据权利要求9所述的校正方法，其特征在于，产生该侦测结果的步骤包含：
侦测该第一信号的第一边缘与该第二信号的第二边缘之间的距离，其中该第一边缘与该第二边缘其中至少一个是负缘。
15.根据权利要求14所述的校正方法，其特征在于，校正该多路信号源中的至少一路信号源的步骤包含：
通过检查该距离是否落于目标范围内，来选择性地校正该第一信号源与该第二信号源中的至少其中之一。
16.根据权利要求9所述的校正方法，其特征在于，产生该侦测结果的步骤进一步包含：
在第一选择信号的控制下选择该第一输入信号与该第二输入信号的其中之一作为第一输出信号；
在第二选择信号的控制下选择该第三输入信号与该第四输入信号的其中之一作为第二输出信号；
通过对该第一输出信号与该第二输出信号执行预定逻辑操作，来产生逻辑输出；
产生具有不同相位的多个取样时钟；
将该逻辑输出传送至多个触发器的多个数据输入端口；
将该多个取样时钟分别传送至该多个触发器的多个时钟输入端口；以及
从位于该多个触发器的多个数据输出端口的输出，来得到该侦测结果。
17.一种校正装置，其特征在于，包含：
边缘距离侦测器，侦测第一信号源所产生的第一信号的第一边缘与第二信号源所产生的第二信号的第二边缘之间的距离；其中该侦测电路包含：
第一处理单元，依据该第一信号来产生第一输入信号与第二输入信号，其中该第一输入信号与该第二输入信号彼此反相；
第二处理单元，依据该第二信号来产生第三输入信号与第四输入信号，其中该第三输入信号与该第四输入信号彼此反相；以及至少部分基于该第一输入信号、该第二输入信号、该第三输入信号以及该第四输入信号的至少一部分得到的信号来确定该距离；以及
校正电路，耦接至该边缘距离侦测器并依据该边缘距离侦测器所侦测到的该距离，来校正该多路信号源中的至少一路信号源。
18.根据权利要求17所述的校正装置，其特征在于，该边缘距离侦测器进一步包含：
第一选择器，在第一选择信号的控制下从该第一输入信号与该第二输入信号之中选择其中之一作为第一输出信号；
第二选择器，在第二选择信号的控制下从该第三输入信号与该第四输入信号之中选择其中之一作为第二输出信号；
逻辑电路，通过对该第一输出信号与该第二输出信号执行预定逻辑操作，来产生逻辑输出；
时钟发生器，产生具有不同相位的多个取样时钟；
多个触发器，每一触发器具有数据输入端口、数据输出端口、以及时钟输入端口，其中该多个触发器的多个数据输入端口接收该逻辑输出，而该多个触发器的多个时钟输入端口分别接收该多个取样时钟；以及
判断单元，依据位于该多个触发器的该多个数据输出端口的输出，来产生该侦测结果。
19.根据权利要求17所述的校正装置，其特征在于，该校正电路会通过检查该距离是否落于目标范围内，来选择性地校正该第一信号源与该第二信号源中的至少其中之一。
CN201210393825.5A 2011-10-25 2012-10-17 校正装置与校正方法 Expired - Fee Related CN103077731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/280,341 2011-10-25
US13/280,341 US20130099835A1 (en) 2011-10-25 2011-10-25 Calibration apparatus for performing phase detection/edge distance detection upon signals and related calibration method thereof

Publications (2)

Publication Number Publication Date
CN103077731A CN103077731A (zh) 2013-05-01
CN103077731B true CN103077731B (zh) 2016-01-13

Family

ID=48135456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210393825.5A Expired - Fee Related CN103077731B (zh) 2011-10-25 2012-10-17 校正装置与校正方法

Country Status (3)

Country Link
US (1) US20130099835A1 (zh)
CN (1) CN103077731B (zh)
TW (1) TWI555336B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320494B2 (en) 2011-06-13 2019-06-11 Mediatek Inc. RF testing system using integrated circuit
US20140154997A1 (en) 2012-11-30 2014-06-05 Mediatek Inc. Rf testing system
US10069578B2 (en) 2011-06-13 2018-09-04 Mediatek Inc. RF testing system with parallelized processing
CN105652109A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 系统与已校正装置
CN113468091B (zh) * 2020-03-30 2023-03-21 重庆达方电子有限公司 用于计算机输入装置的信号传输系统及信号传输方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206181A (zh) * 1997-07-21 1999-01-27 三星电子株式会社 具有全周期补偿功能的光盘读装置及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251764B2 (en) * 2003-05-27 2007-07-31 International Business Machines Corporation Serializer/deserializer circuit for jitter sensitivity characterization
DE112005000210T5 (de) * 2004-01-20 2007-03-01 Advantest Corp. Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
US7496137B2 (en) * 2005-05-25 2009-02-24 Advantest Corporation Apparatus for measuring jitter and method of measuring jitter
US7816960B2 (en) * 2007-08-09 2010-10-19 Qualcomm Incorporated Circuit device and method of measuring clock jitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206181A (zh) * 1997-07-21 1999-01-27 三星电子株式会社 具有全周期补偿功能的光盘读装置及其操作方法

Also Published As

Publication number Publication date
TWI555336B (zh) 2016-10-21
TW201318351A (zh) 2013-05-01
CN103077731A (zh) 2013-05-01
US20130099835A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103077731B (zh) 校正装置与校正方法
US8582391B2 (en) Adjusting clock error across a circuit interface
EP2238708B1 (en) Apparatus and methods for differential signal receiving
US10025345B2 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
US20230409072A1 (en) Drift detection in timing signal forwarded from memory controller to memory device
US7719334B2 (en) Apparatus and method for multi-phase clock generation
US20070224958A1 (en) Receiver circuit and receiver circuit testing method
US20070088991A1 (en) Method and apparatus for verifying multi-channel data
CN102299786A (zh) 数字接收机
US7839179B2 (en) Balanced phase detector
JP2011061350A (ja) 受信装置及びその受信方法
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
US8427457B2 (en) Display driver and built-in-phase-calibration circuit thereof
US7372380B2 (en) Data transmitting/receiving device
US8941425B2 (en) Semiconductor device compensating for internal skew and operating method thereof
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
JP2008219813A (ja) Ｌｖｄｓ受信装置、ｌｖｄｓ受信方法、ｌｖｄｓデータ伝送システム、および半導体装置
KR102401996B1 (ko) 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
US8300755B2 (en) Timing recovery circuit, communication node, network system, and electronic device
US7375561B2 (en) Timing adjustment circuit and method thereof
KR101515360B1 (ko) 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공
US20110261915A1 (en) System and method for self-correcting the multiphase clock
US7795941B2 (en) Frame pulse signal latch circuit and phase adjustment method
US20120307874A1 (en) Cdr circuit, receiver, and transmitting-receiving system
TW202125144A (zh) 訊號接收電路、記憶體儲存裝置及訊號接收方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160113

Termination date: 20201017

CF01 Termination of patent right due to non-payment of annual fee