TWI555336B - 校正裝置與校正方法 - Google Patents

校正裝置與校正方法 Download PDF

Info

Publication number
TWI555336B
TWI555336B TW101139479A TW101139479A TWI555336B TW I555336 B TWI555336 B TW I555336B TW 101139479 A TW101139479 A TW 101139479A TW 101139479 A TW101139479 A TW 101139479A TW I555336 B TWI555336 B TW I555336B
Authority
TW
Taiwan
Prior art keywords
signal
input signal
edge
output
input
Prior art date
Application number
TW101139479A
Other languages
English (en)
Other versions
TW201318351A (zh
Inventor
張又文
湛益淞
楊金彬
馬昌博
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201318351A publication Critical patent/TW201318351A/zh
Application granted granted Critical
Publication of TWI555336B publication Critical patent/TWI555336B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Description

校正裝置與校正方法
本發明所揭露之實施例是關於校正傳送器端(transmitter end)所傳送至接收器端(receiver end)之訊號，尤指一種用以對傳送器端所傳送至接收器端之訊號執行相位偵測/邊緣距離偵測(edge distance detection)之校正裝置以及其相關校正方法。
對於一些應用來說，傳送器晶片會透過複數個傳輸線與接收器晶片通訊，因此，傳送器晶片會同時傳送複數個訊號，以將控制資訊或資料資訊傳送給接收器晶片。以光學儲存裝置為例，控制器晶片可以透過控制器晶片與光學選取單元(optical pick-up unit,OPU)之間的複數個頻道，來產生複數個寫入致能(write enable,WEN)訊號以控制設置於光學讀取單元上之雷射二極體之雷射功率，其中用以進行雷射功率控制之一格雷碼(gray code)具有複數個位元，其是由所傳送之複數個寫入致能訊號所同時且分別傳送。然而，假如控制器晶片本身、光學讀取單元本身及/或控制器晶片與光學選取單元之間的介面存在不理想之效應(non-ideal effect)，則一或多個寫入致能訊號可能會失真(distorted)。舉例來說，寫入致能訊號之間的錯位(misalignment)會致使所傳送之格雷碼在光學選取單元處被錯誤解碼，因而造成雷射二極體之錯誤的功率控制。
所以，需要一種可以校正複數個訊號源以對所傳送訊號中不理想效應所造成之失真進行補償之創新的訊號校正設計。
依據本發明之示範性實施例，提出了用以對從傳送器端傳送至接收器端之訊號執行相位偵測/邊緣距離偵測之校正裝置以及相關之校正方法，以解決上述問題。
依據本發明之第一觀點/實施例，揭露了一示範性校正裝置。該示範性校正裝置包含了偵測電路與校正電路。偵測電路是用以藉由偵測複數個訊號源所產生之複數個訊號之邊緣間之關係來產生偵測結果，其中該些邊緣中至少一個是負緣。校正電路是耦接至偵測電路，並用以依據偵測結果來校正該些訊號源中至少一訊號源。
依據本發明之第二觀點/實施例，揭露了一示範性校正方法。該示範性校正方法包含下述步驟：藉由偵測複數個訊號源所產生之複數個訊號之邊緣間之關係來產生偵測結果，其中該些邊緣其中至少一個是負緣；並依據偵測結果來校正該些訊號源中至少一訊號源。
依據本發明之第三觀點/實施例，提出了另一示範性校正裝置。該示範性校正裝置包含了邊緣距離偵測器與校正電路。邊緣距離偵測器是用以偵測第一訊號源所產生之第一訊號之第一邊緣與第二訊號源所產生之第二訊號之第二邊緣間之距離。校正電路是耦接至邊 緣偵測器，並用以依據邊緣距離偵測器所偵測之距離，來校正至少一訊號源。
本發明之一優點在於本發明校正裝置以及相關之校正方法可以校正訊號源以對所傳送訊號中不理想效應所造成之失真進行補償。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。
本發明之概念是使用相位偵測(phase detection)或邊緣距離偵測(edge distance detection)以監控傳送器晶片本身、接收器晶片本身及/或傳送器晶片與接收器晶片之間的介面處之不理想效應所造成之失真。舉例來說，所使用之相位偵測方法可以是特別設計來對兩訊號之正緣(rising edge)之間的錯位、兩訊號之負緣(falling edge)之間的錯位以及一訊號之正緣與另一訊號之負緣之間的錯位進行監控。同樣 地，所使用之邊緣距離偵測方法可以是特別設計來對兩訊號之正緣之間的距離、兩訊號之負緣之間的距離以及一訊號之正緣與另一訊號之負緣之間的距離進行監控。接下來會說明更進一步的細節。
第1圖是依據本發明之第一示範性實施例之使用校正裝置110之電子裝置100的示意圖。電子裝置100包含傳送器晶片102、接收器晶片104以及複數條傳輸線106_0~106_N，其中傳輸線106_0~106_N耦接於傳送器晶片102與接收器晶片104之間，用以提供複數個頻道CH_0~CH_N。舉例來說，電子裝置100可以是光學儲存裝置(例如光碟機)，傳送器晶片102可以被設置於控制器之內，而接收器晶片104可被設置於光學選取單元內。應該注意的是，任何使用第1圖中所示之硬體組態的應用均落於本發明之範疇內。如第1圖所示，傳送器晶片102具有複數個訊號源(例如頻道控制器108_1~108_N+1)，而本發明提出之示範性校正裝置110是被設置在接收器晶片104之內。接收器晶片104是用於接收頻道控制器108_1~108_N+1所產生之複數個訊號；另外，所接收之該些訊號也會被饋入校正裝置110。在此示範性實施例中，校正裝置110包含偵測電路112與校正電路114。偵測電路112是用以藉由偵測該些訊號源(例如，頻道控制器108_1~108_N+1)所產生之該些訊號之邊緣來產生偵測結果DR。校正電路114是耦接至偵測電路112，並用以依據偵測結果DR來產生校正訊號SC，其中校正訊號SC是用以校正該些訊號源(例如，頻道控制器108_1~108_N+1)中的至少一訊號源。
可以使用能夠偵測第一訊號之第一邊緣是否領先或落後第二訊號之第二邊緣的相位偵測器來實作偵測電路112。需要注意的是，所使用之相位偵測器係支援一邊緣(其為負緣)與另一邊緣(其為正緣或是負緣)之間的錯位之偵測，也就是說，第一邊緣與第二邊緣其中至少一個是負緣。此外，所使用之相位偵測器也可以支援兩正緣之間的錯位之偵測。請參照第2圖，第2圖是本發明相位偵測器200之示範性實作的示意圖。偵測電路112可以藉由第2圖中所示之相位偵測器200來加以實現。相位偵測器200是用以偵測接收器晶片104所接收之任兩個訊號之間的領先/落後(leading/lagging)關係，也就是說，所接收之該些訊號包含頻道控制器108_1~108_N+1之一頻道控制器所產生的第一訊號S1與頻道控制器108_1~108_N+1之另一頻道控制器所產生的第二訊號S2。相位偵測器200包含(但不限於)第一處理單元202、第二處理單元204、第一選擇器206、第二選擇器208以及正反器(例如，D型正反器)210。
第一處理單元202是用以依據第一訊號S1來產生第一輸入訊號SI_1與第二輸入訊號SI_2，其中第一輸入訊號SI_1與第二輸入訊號SI_2是彼此反相的(out of phase)(也就是說，第一輸入訊號SI_1與第二輸入訊號SI_2之間具有180度相位差)。在此示範性實施例中，第一處理單元202包含用以緩衝第一訊號S1以輸出第一輸入訊號SI_1之非反相緩衝器(non-inverting buffer)212，以及用以緩衝相同之第一訊號S1以輸出第二輸入訊號SI_2之反相緩衝器(inverting buffer)214。
關於第二處理單元204，第二處理單元204是用以依據第二訊號產生S2來產生第三輸入訊號SI_3與第四輸入訊號SI_4，其中第三輸入訊號SI_3與第四輸入訊號SI_4是彼此反相的(也就是說，第三輸入訊號SI_3與第四輸入訊號SI_4之間具有180度相位差)。在此實施例中，第二處理單元204包含用以緩衝第二訊號S2以輸出第三輸入訊號SI_3之非反相緩衝器216，以及用以緩衝相同之第二訊號S2以輸出第四輸入訊號SI_4之反相緩衝器218。
第一選擇器206是用以選擇第一輸入訊號SI_1與第二輸入訊號SI_2之其一來作為第一輸出訊號SO_1。舉例來說，假如是監控第一訊號S1之正緣來執行相位偵測，則第一選擇訊號SEL_1會控制第一選擇器206來輸出第一輸入訊號SI_1作為第一輸出訊號SO_1(也就是說，SO_1=SI_1)；然而，假如是監控第一訊號S1之負緣來執行作相位偵測，則第一選擇訊號SEL_1會控制第一選擇器206來輸出第二輸入訊號SI_2作為第一輸出訊號SO_1(也就是說，SO_1=SI_2)。
關於第二選擇器208，第二選擇器208是用以選擇第三輸入訊號SI_3與第四輸入訊號SI_4作為第二輸出訊號SO_2。舉例來說，假如是監控第二訊號S2之正緣來執行相位偵測，則第二選擇訊號SEL_2會控制第二選擇器208來輸出第三輸入訊號SI_3作為第二輸 出訊號SO_2(也就是說，SO_2=SI_3)；然而，假如是監控第二訊號S2之負緣來執行相位偵測，則第二選擇訊號SEL_2會控制第二選擇器208來輸出第四輸入訊號SI_4作為第二輸出訊號SO_2(也就是說，SO_2=SI_4)。
如第2圖所示，正反器210具有用以接收第一輸出訊號SO_1的資料輸入埠D、用以接收第二輸出訊號SO_2(其用來作為取樣時脈)的時脈輸入埠CK以及用以產生偵測結果DR的資料輸出埠Q。舉例來說，正反器210是由正緣所觸發，因此，當第二輸出訊號SO_2具有正緣時，正反器210會取樣第一輸出訊號SO_1之目前邏輯值來設定用以指示兩邊緣之間的領先/落後關係之偵測結果DR。
請一同參照第3A圖、第3B圖以及第3C圖。第3A圖是在第二訊號S2被校正之前使用第2圖所示之相位偵測器200來偵測第一訊號S1與第二訊號S2之正緣間之領先/落後關係的操作的示意圖。第3B圖是在第二訊號S2被校正之後使用第2圖所示之相位偵測器200來偵測第一訊號S1與第二訊號S2之正緣間之領先/落後關係的操作的示意圖。第3C圖是在調整過的第二訊號S2被再次校正之後使用第2圖所示之相位偵測器200來偵測第一訊號S1與第二訊號S2之正緣間之領先/落後關係的操作的示意圖。
如第3A圖中所示，由於第一輸出訊號SO_1之正緣落後於第二輸出訊號SO_2之正緣，偵測結果DR可以被設為低邏輯值「0」， 這也意味著第一訊號S1之正緣落後於第二訊號S2之正緣。當接獲指示邊緣錯位之偵測結果DR的通知時，第1圖中所示之校正電路114會校正產生第一訊號S1與第二訊號S2之複數個訊號源中的至少一訊號源。假設頻道控制器108_1產生第一訊號S1，而頻道控制器108_2產生第二訊號S2，在一示範性設計中，如第3B圖所示，第一訊號S1是固定的，而校正電路114會校正頻道控制器108_2以讓第二訊號S2之相位向前移動，從第3B圖可看出，由於第一輸出訊號SO_1之正緣仍然落後於第二輸出訊號SO_2之正緣，偵測結果DR仍會被設為低邏輯值「0」，這仍意味著第一訊號S1之正緣落後於第二訊號S2之正緣。同樣地，如第3C圖所示，當接獲指示邊緣錯位之偵測結果DR的通知時，校正電路114會再一次校正頻道控制器108_2以讓第二訊號S2之相位向前移動，從第3C圖中可看出，由於第一輸出訊號SO_1之正緣現在領先第二輸出訊號SO_2之正緣，偵測結果DR將會被設為高邏輯值「1」，這意味著第一訊號S1之正緣現在領先第二訊號S2之正緣，因此完成了基於處理第一訊號S1與第二訊號S2所產生之相位偵測結果的校正過程。
需要注意的是，所繪示之施加於第二訊號S2的相位調整步階(phase adjusting step)只用於圖示目的。實際上，可以視設計考量/需求來調整相位調整步階的大小。舉例來說，當使用較小之相位調整步階時，校正過程可以讓所校正之第二訊號S2之正緣更接近於或完全對準於第一訊號S1之正緣。
第4A圖、第4B圖以及第4C圖中所示為使用第2圖中所示之相位偵測器200以偵測第一訊號S1之正緣與第二訊號S2之負緣之間之領先/落後的關係之示範性過程。第5A圖、第5B圖以及第5C圖中所示為使用第2圖中所示之相位偵測器200以偵測第一訊號S1之負緣與第二訊號S2之正緣之間之領先/落後的關係之示範性過程。第6A圖、第6B圖以及第6C圖中所示為使用第2圖中所示之相位偵測器200以偵測第一訊號S1與第二訊號S2之負緣之間之領先/落後的關係之示範性過程。由於熟習技藝者可在讀過上述說明後輕易了解第4A圖~第6C圖中所示之相位偵測操作，故更進一步的說明便在此省略以求簡潔。
於一設計變化中，可以使用能夠偵測第一訊號之第一邊緣與第二訊號之第二邊緣之間的距離之邊緣距離偵測器(edge distance detector)來實作偵測電路112。需要注意的是，所使用之邊緣距離偵測器係支援一邊緣(其為負緣或正緣)與另一邊緣(其為正緣或負緣)之間的距離之偵測。請參照第7圖，第7圖是本發明邊緣距離偵測器700之示範性實作的示意圖。第1圖所示之偵測電路112可以由第7圖所示之邊緣距離偵測器700來加以實現。邊緣距離偵測器700是用以偵測接收器晶片104所接收之任兩個訊號之間的距離，也就是說，所接收之複數個訊號包含頻道控制器108_1~108_N+1之一頻道控制器所產生之第一訊號S1與頻道控制器108_1~108_N+1之另一頻道控制器所產生之第二訊號S2。邊緣距離偵測器700包含(但不限於)第一處理單元702、第二處理單元704、第一選擇器706、 第二選擇器708、邏輯電路710、時脈產生器712、複數個正反器(例如，D型正反器)714_0~714_M以及判斷單元716。
第一處理單元702是用以依據第一訊號S1來產生第一輸入訊號SI_1與第二輸入訊號SI_2，其中第一輸入訊號SI_1與第二輸入訊號SI_2是彼此反相的(也就是說，第一輸入訊號SI_1與第二輸入訊號SI_2之間有著180度相位差)。在此示範性實施例中，第一處理單元702包含用以緩衝第一訊號S1以輸出第一輸入訊號SI_1之非反相緩衝器722，以及用以緩衝相同之第一訊號S1以輸出第二輸入訊號SI_2之反相緩衝器724。
關於第二處理單元704，第二處理單元704是用以依據第二訊號S2來產生第三輸入訊號SI_3與第四輸入訊號SI_4，其中第三輸入訊號SI_3與第四輸入訊號SI_4是彼此反相的(也就是說，第三輸入訊號SI_3與第四輸入訊號SI_4之間有著180度相位差)。在此示範性實施例中，第二處理單元704包含用以緩衝第二訊號S2以輸出第三輸入訊號SI_3之非反相緩衝器726，以及用以緩衝相同之第二訊號S2以輸出第四輸入訊號SI_4之反相緩衝器728。
第一選擇器706是用以選擇第一輸入訊號SI_1與第二輸入訊號SI_2之其一來作為第一輸出訊號SO_1。舉例來說，假如是監控第一訊號S1之正緣來執行邊緣距離偵測，則第一選擇訊號SEL_1會控制第一選擇器706來輸出第一輸入訊號SI_1作為第一輸出訊號 SO_1(也就是說，SO_1=SI_1)；然而，假如是監控第一訊號S1之負緣來執行邊緣距離偵測，則第一選擇訊號SEL_1會控制第一選擇器706來輸出第二輸入訊號SI_2作為第一輸出訊號SO_1(也就是說，SO_1=SI_2)。
關於第二選擇器708，第二選擇器708是用以選擇第三輸入訊號SI_3與第四輸入訊號SI_4之其一來作為第二輸出訊號SO_2。舉例來說，假如是監控第二訊號S2之負緣來執行邊緣距離偵測，則第二選擇訊號SEL_2會控制第二選擇器708來輸出第三輸入訊號SI_3作為第二輸出訊號SO_2(也就是說，SO_2=SI_3)；然而，假如是監控第二訊號S2之正緣來執行邊緣距離偵測，則第二選擇訊號SEL_2會控制第二選擇器708來輸出第四輸入訊號SI_4作為第二輸出訊號SO_2(也就是說，SO_2=SI_4)。
邏輯電路710是用以藉由對第一輸出訊號SO_1與第二輸出訊號SO_2執行一預定邏輯操作，來產生邏輯輸出SO_3。明確來說，所產生之邏輯輸出SO_3可以帶有第一訊號S1與第二訊號S2中所監控之邊緣的邊緣距離資訊。在此實施例中，邏輯電路710是使用一及閘(AND gate)來實作，因此，高邏輯值「1」之週期便代表了第一訊號S1與第二訊號S2中所監控之邊緣之間的距離。然而，使用及閘來實現邏輯電路710只是為了圖示目的，只要具有所需要之邊緣距離資訊之邏輯輸出SO_3可成功產生並送往後續的訊號處理階段，則邏輯電路710亦可以由不同的邏輯閘或組合邏輯 (combinational logic)來加以實現。
時脈產生器712是用以產生具有相同頻率但不同相位之複數個取樣時脈CLK_0~CLK_M，舉例來說(但本發明並不以此為限)，時脈產生器712可以使用鎖相迴路(phase-locked loop,PLL)來實作，而具有相鄰相位之兩個取樣時脈之間的相位差可以是0.125T，其中T是取樣時脈之週期。正反器714_0~714_M分別具有資料輸入埠D、資料輸出埠Q以及時脈輸入埠CK。如第7圖所示，正反器714_0~714_M之資料輸入埠D是用以接收相同之邏輯輸出SO_3，而時脈產生器712會分別產生取樣時脈CLK_0~CLK_M至正反器714_0~714_M之時脈輸入埠CK，換句話說，相同之邏輯輸出SO_3可由具有不同相位之多重取樣時脈CLK_0~CLK_M來取樣，而所得到的取樣值P_0~P_M會由正反器714_0~714_M之資料輸出埠Q來輸出。基於所產生的取樣值P_0~P_M，判斷單元716會因而產生偵測結果DR。舉例來說，判斷單元716可以計算所有取樣值之中「1」的個數或「0」的個數來估算出邊緣距離。
請參照第8圖以更加清楚地了解邊緣距離偵測機制的操作。第8圖是第7圖中所示之邊緣距離偵測器700之示範性操作的示意圖。考慮一種使用邊緣距離偵測器700來偵測第一訊號S1之正緣與第二訊號S2之負緣之間的距離，且具有相鄰相位之兩個取樣時脈之間的相位差為0.125T的情形，因此，取樣時脈CLK_0~CLK_M之數量為8。第一選擇器706輸出第一輸入訊號SI_1作為第一輸出訊 號SO_1，而第二選擇器708輸出第三輸入訊號SI_3作為第二輸出訊號SO_2。可從第8圖看出，取樣值P_0在取樣時間點T0具有低邏輯值「0」，取樣值P_1在取樣時間點T1具有高邏輯值「1」，以及取樣值P_M在取樣時間點TM亦具有高邏輯值「1」，因為有七個取樣值為高邏輯值「1」而只有一個取樣值為「0」，判斷單元716因此產生偵測結果DR來指示第一訊號S1之正緣與第二訊號S2之負緣之間的邊緣距離大於0.75T並小於1.00T。
假設頻道控制器108_1產生第一訊號S1，而頻道控制器108_2產生第二訊號S2。因此，第1圖所示之校正電路114是用以藉由檢查邊緣距離偵測器700所估算之邊緣距離是否落於介於距離D1與距離D2之目標範圍TR內，來選擇性地校正頻道控制器108_1與頻道控制器108_2的其中至少一個頻道控制器。
請一同參照第9A圖、第9B圖以及第9C圖。第9A圖是在第二訊號S2被校正之前使用第7圖所示之邊緣距離偵測器700來偵測第一訊號S1之正緣與第二訊號S2之負緣間之距離的操作的示意圖。第9B圖是在第二訊號S2被校正之後使用第7圖所示之邊緣距離偵測器700來偵測第一訊號S1之正緣與第二訊號S2之負緣間之距離的操作的示意圖。第9C圖是在調整過的第二訊號S2被再次校正之後使用第7圖所示之邊緣距離偵測器700來偵測第一訊號S1之正緣與第二訊號S2之負緣間之距離的操作的示意圖。
如第9A圖所示，偵測結果DR指示第一訊號S1之正緣與第二訊號S2之負緣之間的距離D不落於目標範圍TR內。當接獲指示偵測結果DR的通知時，第1圖中所示之校正電路114會校正產生第一訊號S1與第二訊號S2之複數個訊號源中至少一訊號源，在一示範性實施例中，如第9B圖所示，第一訊號S1是固定的，而校正電路114會校正頻道控制器108_2以讓第二訊號S2之相位向前移動，而從第9B圖可看出，偵測結果DR仍指示第一訊號S1之正緣與第二訊號之負緣間之距離D不落於目標範圍TR內。同樣地，當接獲指示偵測結果DR的通知時，如第9C圖所示，校正電路114會再次校正頻道控制器108_2以讓第二訊號S2之相位向前移動，從第9C圖可看出，偵測結果DR現在指示第一訊號S1之正緣與第二訊號之負緣間之距離D是落於目標範圍TR內，因此，基於處理第一訊號S1與第二訊號S2所得到之邊緣距離偵測結果之校正過程便完成了。需要注意的是，施加於第二訊號S2之相位調整步階只用於圖示目的，實際上，可以視設計考量/需求來調整相位調整步階的大小。
關於第1圖所示之電子裝置100，校正裝置110是被設置於接收器晶片104內，以針對傳送器晶片102本身、接收器晶片104本身及/或傳送器晶片102與接收器晶片104之間的介面所造成之失真來補償所接收到的訊號。然而，這只用於圖示之目的，而非對本發明設限，也就是說，任何使用校正裝置110的應用都屬於本發明之範疇。請參照第10圖，第10圖是依據本發明之第二示範性實施例之使用校正裝置110之電子裝置1000的示意圖。電子裝置1000包 含傳送器晶片1002、接收器晶片1004以及複數條傳輸線1006_0~1006_N，其中傳輸線1006_0~1006_N耦接於傳送器晶片1002與接收器晶片1004之間，用以提供複數個頻道CH_0~CH_N。舉例來說(但本發明並不以此為限)，電子裝置1000可以是光學儲存裝置(例如，光碟機)，傳送器晶片1002可被設置於控制器內，而接收器晶片1004可被設置於光學讀取單元內。需要注意的是，任何使用第10圖中所示之硬體組態的應用均屬於本發明之範疇。
電子裝置100與電子裝置1000之間主要的差異在於：校正裝置110是被設置於內部設有該些訊號源(例如，頻道控制器108_1~108_N+1)之傳送器晶片1002內，因此達成了針對傳送器晶片1002處之非理想效應所造成之失真來校正該些訊號源以補償所傳送之訊號的目的。關於設置於傳送器晶片1002內的偵測電路112，可以使用第2圖中所示之相位偵測器200或第7圖所示之邊緣距離偵測器700來實作。熟習技藝者可在讀過上述說明後輕易了解第10圖所示之校正裝置110所執行的校正過程，故更進一步的說明便在此省略以求簡潔。
請參照第11圖，第11圖是依據本發明之第三實施例之使用校正裝置110之電子裝置1100的示意圖。電子裝置1100包含傳送器晶片1102、接收器晶片1104以及複數條傳輸線1106_0~1106_N，其中傳輸線1106_0~1106_N耦接於傳送器晶片1102與接收器晶片1104之間，用以提供複數個頻道CH_0~CH_N。舉例來說(但本發 明並不以此為限)，電子裝置1100可以是光學儲存裝置(例如，光碟機)，傳送器晶片1102可被設置於控制器內，而接收器晶片1104可被設置於光學讀取單元內。需要注意的是，任何使用第11圖中所示之硬體組態的應用均屬於本發明之範疇。
電子裝置100與電子裝置1100之間主要的差異在於：校正裝置110之校正電路114是被設置於內部設有該些訊號源(例如，頻道控制器108_1~108_N+1)之傳送器晶片1102內，而校正裝置110之偵測電路112則是被設置於接收器晶片1104內，因此達成了針對傳送器晶片1102本身、接收器晶片1104本身及/或傳送器晶片1102與接收器晶片1104之間的介面處之非理想效應所造成之失真來校正該些訊號源以對所傳送之訊號進行補償的目的。關於設置於傳送器晶片1102內的偵測電路112，可以使用第2圖中所示之相位偵測器200或第7圖所示之邊緣距離偵測器700來實作。熟習技藝者可在讀過上述說明後輕易了解第11圖所示之校正裝置110所執行的校正過程，故更進一步的說明便在此省略以求簡潔。
應該要注意的是，第1圖/第10圖/第11圖中所示之頻道控制器108_1~108_N+1在校正期間所產生之複數個訊號不一定需要是週期性訊號。在偵測電路112之處理速度很快的情形下，使用頻道控制器108_1~108_N+1來提供用於訊號校正之非週期性訊號是可行的。另外，當偵測電路112之處理速度很快時，所使用之相位偵測機制/邊緣距離偵測機制可以處理兩個以上的訊號，因而允許校正 電路114同時對多個訊號源進行校正。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、1000、1100‧‧‧電子裝置
102、1002、1102‧‧‧傳送器晶片
104、1004、1104‧‧‧接收器晶片
106_0、106_1、106_N、1006_0、1006_1、 1006_N、1106_0、1106_1、1106_N‧‧‧ 傳輸線
108_1、108_2、108_N+1‧‧‧頻道控制器
110‧‧‧校正裝置
112‧‧‧偵測電路
114‧‧‧校正電路
200‧‧‧相位偵測器
202、702‧‧‧第一處理單元
204、704‧‧‧第二處理單元
206、706‧‧‧第一選擇器
208、708‧‧‧第二選擇器
210、714_0、714_1、714_M‧‧‧正反器
212、216、722、726‧‧‧非反相緩衝器
214、218、724、728‧‧‧反相緩衝器
700‧‧‧邊緣距離偵測器
710‧‧‧邏輯電路
712‧‧‧時脈產生器
716‧‧‧判斷單元
第1圖係繪示依據本發明之第一示範性實施例之使用校正裝置之電子裝置的示意圖。
第2圖係繪示本發明相位偵測器之示範性實作的示意圖。
第3A圖係繪示在第二訊號被校正之前使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第3B圖係繪示在第二訊號被校正之後使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第3C圖係繪示在調整過的第二訊號被再次校正之後使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第4A圖係繪示在第二訊號被校正之前使用第2圖所示之相位偵測器來偵測第一訊號之正緣與第二訊號之負緣間之領先/落後關係的操作的示意圖。
第4B圖係繪示在第二訊號被校正之後使用第2圖所示之相位偵測器來偵測第一訊號之正緣與第二訊號之負緣間之領先/落後關係的 操作的示意圖。
第4C圖係繪示在調整過的第二訊號被再次校正之後使用第2圖所示之相位偵測器來偵測第一訊號之正緣與第二訊號之負緣間之領先/落後關係的操作的示意圖。
第5A圖係繪示在第二訊號被校正之前使用第2圖所示之相位偵測器來偵測第一訊號之負緣與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第5B圖係繪示在第二訊號被校正之後使用第2圖所示之相位偵測器來偵測第一訊號之負緣與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第5C圖係繪示在調整過的第二訊號被再次校正之後使用第2圖所示之相位偵測器來偵測第一訊號之負緣與第二訊號之正緣間之領先/落後關係的操作的示意圖。
第6A圖係繪示在第二訊號被校正之前使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之負緣間之領先/落後關係的操作的示意圖。
第6B圖係繪示在第二訊號被校正之後使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之負緣間之領先/落後關係的操作的示意圖。
第6C圖係繪示在調整過的第二訊號被再次校正之後使用第2圖所示之相位偵測器來偵測第一訊號與第二訊號之負緣間之領先/落後關係的操作的示意圖。
第7圖係繪示本發明邊緣距離偵測器之示範性實作的示意圖。
第8圖係繪示第7圖中所示之邊緣距離偵測器之示範性操作的示意圖。
第9A圖係繪示在第二訊號被校正之前使用第7圖所示之邊緣距離偵測器來偵測第一訊號之正緣與第二訊號之負緣間之距離的操作的示意圖。
第9B圖係繪示在第二訊號被校正之後使用第7圖所示之邊緣距離偵測器來偵測第一訊號之正緣與第二訊號之負緣間之距離的操作的示意圖。
第9C圖係繪示在調整過的第二訊號被再次校正之後使用第7圖所示之邊緣距離偵測器來偵測第一訊號之正緣與第二訊號之負緣間之距離的操作的示意圖。
第10圖係繪示依據本發明之第二示範性實施例之使用校正裝置之電子裝置的示意圖。
第11圖係繪示依據本發明之第三示範性實施例之使用校正裝置之電子裝置的示意圖。
100‧‧‧電子裝置
102‧‧‧傳送器晶片
104‧‧‧接收器晶片
106_0、106_1、106_N‧‧‧傳輸線
108_1、108_2、108_N+1‧‧‧頻道控制器
110‧‧‧校正裝置
112‧‧‧偵測電路
114‧‧‧校正電路

Claims (21)

  1. 一種校正裝置，包含：一偵測電路，用以藉由偵測複數個訊號源所產生之複數個訊號之邊緣間之關係，來產生一偵測結果，其中該些邊緣中之至少一邊緣是負緣；其中，該些訊號包含該些訊號源中之一第一訊號源所產生之一第一訊號與一第二訊號源所產生之一第二訊號；以及該偵測電路包含：一第一處理單元，用以依據該第一訊號來產生一第一輸入訊號與一第二輸入訊號，其中該第一輸入訊號與該第二輸入訊號彼此反相；一第二處理單元，用以依據該第二訊號來產生一第三輸入訊號與一第四輸入訊號，其中該第三輸入訊號與該第四輸入訊號彼此反相；以及至少部分基於該第一輸入訊號、該第二輸入訊號、該第三輸入訊號以及該第四輸入訊號的至少一部分得到的訊號來產生該偵測結果；以及一校正電路，耦接至該偵測電路並用以依據該偵測結果來校正該些訊號源中的至少一訊號源。
  2. 如申請專利範圍第1項所述之校正裝置，其中該偵測電路與該些訊號源是被設置於同一傳送器晶片之內。
  3. 如申請專利範圍第1項所述之校正裝置，其中該些訊號源是被設置於一傳送器晶片之內，以及該偵測電路是被設置於一接收器晶 片內，該接收器晶片內用以從該傳送器晶片接收該些訊號。
  4. 如申請專利範圍第1項所述之校正裝置，其中該偵測電路為一相位偵測器，用以偵測該第一訊號之一第一邊緣是領先或是落後於該第二訊號之一第二邊緣，而該第一邊緣與該第二邊緣其中至少一個是負緣。
  5. 如申請專利範圍第1項所述之校正裝置，其中該偵測電路進一步包含：一第一選擇器，用以從該第一輸入訊號與該第二輸入訊號之中選擇其一來作為一第一輸出訊號；一第二選擇器，用以從該第三輸入訊號與該第四輸入訊號之中選擇其一來作為一第二輸出訊號；以及一正反器，具有用以接收該第一輸出訊號之一資料輸入埠、用以接收該第二輸出訊號之一時脈輸入埠以及用以產生該偵測結果之一資料輸出埠。
  6. 如申請專利範圍第1項所述之校正裝置，其中該偵測電路為一邊緣距離偵測器，用以偵測該第一訊號之一第一邊緣與該第二訊號之一第二邊緣之間之一距離，而該第一邊緣與該第二邊緣其中至少一個是負緣。
  7. 如申請專利範圍第6項所述之校正裝置，其中該校正電路藉由檢 查該距離是否落在一目標範圍內，來選擇性地校正該第一訊號源與該第二訊號源中至少其一。
  8. 如申請專利範圍第1項所述之校正裝置，其中該偵測電路進一步包含：一第一選擇器，用以從該第一輸入訊號與該第二輸入訊號之中選擇其一來作為一第一輸出訊號；一第二選擇器，用以從該第三輸入訊號與該第四輸入訊號之中選擇其一來作為一第二輸出訊號；一邏輯電路，用以藉由對該第一輸出訊號與該第二輸出訊號執行一預定邏輯操作，來產生一邏輯輸出；一時脈產生器，用以產生具有不同相位之複數個取樣時脈；複數個正反器，每一正反器具有一資料輸入埠、一資料輸出埠以及一時脈輸入埠，其中該些正反器之複數個資料輸入埠是用以接收該邏輯輸出，以及該些正反器之複數個時脈輸入埠則是分別用以接收該些取樣時脈；以及一判斷單元，用以依據該些正反器之該些資料輸出埠處之輸出，來產生該偵測結果。
  9. 如申請專利範圍第8項所述之校正裝置，其中該校正電路會藉由檢查該距離是否落於一目標範圍內，來選擇性地校正該第一訊號源與該第二訊號源中至少其一。
  10. 一種校正方法，包含：藉由偵測複數個訊號源所產生之複數個訊號之邊緣間之關係，來產生一偵測結果，其中該些邊緣中之至少一邊緣是負緣；其中，該些訊號包含該些訊號源中之一第一訊號源所產生之一第一訊號與一第二訊號源所產生之一第二訊號；以及產生該偵測結果的步驟包含：依據該第一訊號來產生一第一輸入訊號與一第二輸入訊號，其中該第一輸入訊號與該第二輸入訊號彼此反相；依據該第二訊號來產生一第三輸入訊號與一第四輸入訊號，其中該第三輸入訊號與該第四輸入訊號彼此反相；以及至少部分基於該第一輸入訊號、該第二輸入訊號、該第三輸入訊號以及該第四輸入訊號的至少一部分得到的訊號來產生該偵測結果；以及依據該偵測結果來校正該些訊號源中的至少一訊號源。
  11. 如申請專利範圍第10項所述之校正方法，其中該些訊號源是被設置於一傳送器晶片內，以及產生該偵測結果之步驟是於同一傳送器晶片內被執行。
  12. 如申請專利範圍第10項所述之校正方法，其中該些訊號源是被設置於一傳送器晶片內，以及產生該偵測結果之步驟是於用以從該傳送器晶片接收該些訊號之一接收器晶片內被執行。
  13. 如申請專利範圍第10項所述之校正方法，其中產生該偵測結果之步驟進一步包含：偵測該第一訊號之一第一邊緣是領先或是落後於該第二訊號之一第二邊緣，其中該第一邊緣與該第二邊緣其中至少一個是負緣。
  14. 如申請專利範圍第10項所述之校正方法，其中產生該偵測結果之步驟進一步包含：選擇該第一輸入訊號與該第二輸入訊號之其一來作為一第一輸出訊號；選擇該第三輸入訊號與該第四輸入訊號之其一來作為一第二輸出訊號；將該第一輸出訊號傳送給一正反器之一資料輸入埠；將該第二輸出訊號傳送給該正反器之一時脈輸入埠；以及從位於該正反器之一資料輸出埠之一輸出，來得到該偵測結果。
  15. 如申請專利範圍第10項所述之校正方法，其中產生該偵測結果之步驟進一步包含：偵測該第一訊號之一第一邊緣與該第二訊號之一第二邊緣之間之一距離，其中該第一邊緣與該第二邊緣其中至少一個是負緣。
  16. 如申請專利範圍第15項所述之校正方法，其中校正該些訊號源中的至少一訊號源之步驟包含：藉由檢查該距離是否落於一目標範圍內，來選擇性地校正該第一訊號源與該第二訊號源中至少其一。
  17. 如申請專利範圍第10項所述之校正方法，其中產生該偵測結果之步驟進一步包含：選擇該第一輸入訊號與該第二輸入訊號之其一來作為一第一輸出訊號；選擇該第三輸入訊號與該第四輸入訊號之其一來作為一第二輸出訊號；藉由對該第一輸出訊號與該第二輸出訊號執行一預定邏輯操作，來產生一邏輯輸出；產生具有不同相位之複數個取樣時脈；將該邏輯輸出傳送至複數個正反器之複數個資料輸入埠；將該些取樣時脈分別傳送至該些正反器之複數個時脈輸入埠；以及從位於該些正反器之複數個資料輸出埠之輸出，來得到該偵測結果。
  18. 如申請專利範圍第17項所述之校正方法，其中校正該些訊號源中的至少一訊號源之步驟包含：藉由檢查該距離是否落於一目標範圍內，來選擇性地校正該第 一訊號源與該第二訊號源中至少其一。
  19. 一種校正裝置，包含：一邊緣距離偵測器，用以偵測一第一訊號源所產生之一第一訊號之一第一邊緣與一第二訊號源所產生之一第二訊號之一第二邊緣之間的一距離；其中該偵測電路包含：一第一處理單元，用以依據該第一訊號來產生一第一輸入訊號與一第二輸入訊號，其中該第一輸入訊號與該第二輸入訊號彼此反相；一第二處理單元，用以依據該第二訊號來產生一第三輸入訊號與一第四輸入訊號，其中該第三輸入訊號與該第四輸入訊號彼此反相；以及至少部分基於該第一輸入訊號、該第二輸入訊號、該第三輸入訊號以及該第四輸入訊號的至少一部分得到的訊號來產生該距離；以及一校正電路，耦接至該邊緣距離偵測器並用以依據該邊緣距離偵測器所偵測到之該距離，來校正該些訊號源中的至少一訊號源。
  20. 如申請專利範圍第19項所述之校正裝置，其中該邊緣距離偵測器進一步包含：一第一選擇器，用以從該第一輸入訊號與該第二輸入訊號之中選擇其一來作為一第一輸出訊號；一第二選擇器，用以從該第三輸入訊號與該第四輸入訊號之中 選擇其一來作為一第二輸出訊號；一邏輯電路，用以藉由對該第一輸出訊號與該第二輸出訊號執行一預定邏輯操作，來產生一邏輯輸出；一時脈產生器，用以產生具有不同相位之複數個取樣時脈；複數個正反器，每一正反器具有一資料輸入埠、一資料輸出埠、以及一時脈輸入埠，其中該些正反器之複數個資料輸入埠是用以接收該邏輯輸出，而該些正反器之複數個時脈輸入埠分別用以接收該些取樣時脈；以及一判斷單元，用以依據位於該些正反器之該些資料輸出埠處之輸出，來產生該偵測結果。
  21. 如申請專利範圍第19項所述之校正裝置，其中該校正電路會藉由檢查該距離是否落於一目標範圍內，來選擇性地校正該第一訊號源與該第二訊號源之至少其一。
TW101139479A 2011-10-25 2012-10-25 校正裝置與校正方法 TWI555336B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/280,341 US20130099835A1 (en) 2011-10-25 2011-10-25 Calibration apparatus for performing phase detection/edge distance detection upon signals and related calibration method thereof

Publications (2)

Publication Number Publication Date
TW201318351A TW201318351A (zh) 2013-05-01
TWI555336B true TWI555336B (zh) 2016-10-21

Family

ID=48135456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139479A TWI555336B (zh) 2011-10-25 2012-10-25 校正裝置與校正方法

Country Status (3)

Country Link
US (1) US20130099835A1 (zh)
CN (1) CN103077731B (zh)
TW (1) TWI555336B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140154997A1 (en) 2012-11-30 2014-06-05 Mediatek Inc. Rf testing system
US10069578B2 (en) 2011-06-13 2018-09-04 Mediatek Inc. RF testing system with parallelized processing
US10320494B2 (en) 2011-06-13 2019-06-11 Mediatek Inc. RF testing system using integrated circuit
CN105652109A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 系统与已校正装置
CN113468091B (zh) * 2020-03-30 2023-03-21 重庆达方电子有限公司 用于计算机输入装置的信号传输系统及信号传输方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060268970A1 (en) * 2005-05-25 2006-11-30 Advantest Corporation Apparatus for measuring jitter and method of measuring jitter
US20070277069A1 (en) * 2003-05-27 2007-11-29 Bonneau Dominique P Serializer/deserializer circuit for jitter sensitivity characterization
US20080018371A1 (en) * 2004-01-20 2008-01-24 Advantest Corporation Pulse width adjustment circuit, pulse width adjustment method, and test apparatus for semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532370B1 (ko) * 1997-07-21 2006-01-27 삼성전자주식회사 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
US7816960B2 (en) * 2007-08-09 2010-10-19 Qualcomm Incorporated Circuit device and method of measuring clock jitter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070277069A1 (en) * 2003-05-27 2007-11-29 Bonneau Dominique P Serializer/deserializer circuit for jitter sensitivity characterization
US20080018371A1 (en) * 2004-01-20 2008-01-24 Advantest Corporation Pulse width adjustment circuit, pulse width adjustment method, and test apparatus for semiconductor device
US20060268970A1 (en) * 2005-05-25 2006-11-30 Advantest Corporation Apparatus for measuring jitter and method of measuring jitter

Also Published As

Publication number Publication date
CN103077731B (zh) 2016-01-13
US20130099835A1 (en) 2013-04-25
TW201318351A (zh) 2013-05-01
CN103077731A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
TWI555336B (zh) 校正裝置與校正方法
US7259606B2 (en) Data sampling clock edge placement training for high speed GPU-memory interface
US8422590B2 (en) Apparatus and methods for differential signal receiving
US8468398B2 (en) Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
JP5666575B2 (ja) メモリデバイスにおける書き込みタイミングの調節
TW201924226A (zh) 構型為調整時脈間偏移之電子電路
US8594264B1 (en) Phase detection and aligned signal selection with multiple phases of clocks
JPWO2008114508A1 (ja) データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
US8514920B2 (en) Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices
JP2011061350A (ja) 受信装置及びその受信方法
JP2004166265A (ja) 受信差動データ信号におけるジッタを補償するための方法およびシステム
JP2013070323A (ja) Ｃｄｒ回路及びｃｄｒ方法
JP2017079405A (ja) 周波数検出方法
KR102401996B1 (ko) 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
US6239629B1 (en) Signal comparison system and method for detecting and correcting timing errors
JP2008219813A (ja) Ｌｖｄｓ受信装置、ｌｖｄｓ受信方法、ｌｖｄｓデータ伝送システム、および半導体装置
US8300755B2 (en) Timing recovery circuit, communication node, network system, and electronic device
US10057524B2 (en) Image capturing apparatus
JP7214855B2 (ja) メタステーブル状態検出装置及び方法、ａｄｃ回路
JP6631117B2 (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
US9225506B2 (en) Receiving apparatus for differential signals
US7795941B2 (en) Frame pulse signal latch circuit and phase adjustment method
JP2012222497A (ja) 受信回路及びエラー検出方法
KR20070088205A (ko) 자동 위상 정렬 장치 및 그 방법
JP2009047480A (ja) 半導体試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees