CN103618552B - 一种基于高速总线实现模拟信号采样的系统及方法 - Google Patents

Abstract

本发明涉及一种基于高速总线实现模拟信号采样的系统及方法，包括模拟信号接收模块，高速总线采样模块和数字信号输出模块，还可包括电平调整模块、差分比较模块、运算放大模块，所述各个模块相互连接；所述高速总线采样模块，在总线采样时钟节拍下，使用数字总线完成对模拟信号的数字化处理；另外，所述电平调整模块和差分比较模块，能够很方便的设定和滤除直流基准，甚至用于叠加特殊信号采样；所述运算放大模块，可实现采样量化电压的比例控制；本发明利用高速总线将模拟信号转换成数字信号，具有高速，低成本，方便调整，灵活扩展的特点，方便后续的数字化信号处理。

Description

一种基于高速总线实现模拟信号采样的系统及方法

技术领域

本发明涉及模拟信号采样，尤其涉及一种基于高速总线实现模拟信号采样的系统及方法。

背景技术

随着数字电子技术的迅速发展，各种数字设备，特别是数字电子计算机的应用日益广泛，几乎渗透到国民经济的所有领域之中。数字计算机只能够对数字信号进行处理，处理的结果还是数字量，它在用于处理自然界中信号的时候，所要处理的变量往往是连续变化的物理量，如温度、压力、速度等都是模拟量，这些非电子信号的模拟量先要经过传感器变成电压信号，然后再转换成数字量，才能够送往各种数字信号处理系统进行处理。

信号数字化是对原始信号进行数字近似，它需要用一个时钟和一个模数转换器来实现。所谓数字近似是指以N-bit的数字信号代码来量化表示原始信号，这种量化以bit位单位，可以精细到1/2^N。时钟决定信号波形的采样速度和模数转换器的变换速率。转换精度可以做到24bit，而采样频率也有可能高达1GHZ，但两者不可能同时做到。通常数字位数越多，装置的速度就越慢。同时，该过程也被称作模数转换。

模数转换的过程模数转换包括采样、保持、量化和编码四个过程。在某些特定的时刻对这种模拟信号进行测量叫做采样，量化噪声及接收机噪声等因素的影响，采样速率一般取fS＝2.5fmax。通常采样脉冲的宽度tw是很短的，故采样输出是断续的窄脉冲。要把一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。假设噪声信号在量化电平中是均匀分布的，则量化噪声均方值与量化间隔和模数转换器的输入阻抗值有关。编码是将量化后的信号编码成二进制代码输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程中同时实现的，且所用时间又是保持时间的一部分。

模数转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。

模数转换器最重要的参数是转换的精度与转换速率，通常用输出的数字信号的二进制位数的多少表示精度，用每秒转换的次数来表示速率。转换器能够准确输出的数字信号的位数越多，表示转换器能够分辨输入信号的能力越强，转换器的性能也就越好。高精度高速度的A/D转换器在军事，太空，医疗等尖端领域有着至关重要的地位。

现有的A/D转换器，价格一般比较高，A/D转换器是做好的芯片，各参数都是固定的，这样会造成其输出数字信号的位宽一般是确定的，不能根据需要进行调整，也不能进行位数的扩展；且其判决电平也是确定的，对于不同的模拟信号要选用不同的A/D转换器，不能广泛适用于各种模拟信号。

发明内容

本发明所要解决的技术问题是提供一种基于高速总线实现的模拟信号采样系统及方法，实现高速、低成本的模拟信号采样，并可实现灵活调整输出的数字信号位宽，以及实现位宽的灵活扩展。

本发明解决上述技术问题的技术方案如下：一种基于高速总线实现模拟信号采样的系统，包括模拟信号接收模块、采样时钟信号产生模块、高速总线采样模块和数字信号输出模块；

所述模拟信号接收模块，其输出端与高速总线采样模块的输入端相连，用于将模拟信号传送至高速总线采样模块中；

所述采样时钟信号产生模块，其输出端与高速总线采样模块的输入端相连，其用于产生采样时钟信号，并将采样时钟信号传送至高速总线采样模块中；

所述高速总线采样模块，其输出端与数字信号输出模块的输入端相连，其用于在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块；

所述数字信号输出模块，其用于实现数字信号的输出，供下游对数字信号进行进一步的处理。

本发明的有益效果是：基于高速总线，在采样时钟的作用下，将模拟信号转换为数字信号，具有高速，低成本，方便调整位宽，及位宽扩展灵活等特点。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，上述技术方案还可包括目标判决电平调整模块，所述目标判决电平调整模块包括电平调整模块和差分比较模块；

所述模拟信号接收模块的输出端与所述差分比较模块的输入端相连，所述电平调整模块的输出端与所述差分比较模块的输入端相连；所述差分比较模块的输出端与高速总线采样模块的输入端相连。

采用上述进一步方案的有益效果是：目标判决电平调整模块包括电平调整模块和差分比较模块，可通过设置直流基准电压来调整目标判决电平的值，同时可起到滤除输入信号的直流分量，或叠加所需其他信号。

进一步，上述技术方案还可包括目标判决电平调整模块，所述目标判决电平调整模块包括运算放大模块；

所述运算放大模块，其输入端与模拟信号接收模块的输出端相连接，其输出端与高速总线采样模块的输入端相连接。

采用上述进一步方案的有益效果是：目标判决电平调整模块包括运算放大模块，可通过设置运算放大系数调整目标判决电平。

进一步，上述技术方案还可包括目标判决电平调整模块，所述目标判决电平调整模块同时包括电平调整模块、差分比较模块和运算放大模块；

所述模拟信号接收模块的输出端与所述差分比较模块的输入端相连，所述电平调整模块的输出端与所述差分比较模块的输入端相连；所述差分比较模块的输出端与运算放大模块的输入端相连；所述运算放大模块的输出端与高速总线采样模块的输入端相连；

或者，运算放大模块的输入端与模拟信号接收模块的输出端相连，其输出端与差分比较模块的输入端相连；所述电平调整模块的输出端与差分比较模块的输入端相连，所述差分比较模块的输出端与高速总线采样模块的输入端相连。

采用上述进一步方案的有益效果是：目标判决电平调整模块同时包括电平调整模块、差分比较模块和运算放大模块，可通过设置直流基准电压、和运算放大系数，实现调整目标判决电平的值。

进一步，上述技术方案还包括多个目标判决电平调整模块，所述多个目标判决电平调整模块与多个高速总线采样模块一一对应，每个所述目标判决电平调整模块的输入端与模拟信号接收模块的输出端相连，每个目标判决电平调整模块的输出端分别与其对应的高速总线采样模块相连。

采用上述进一步方案的有益效果是：采样多个目标判决电平调整模块对输入的模拟信号分路进行调整，各路设置的目标判决电平程梯度设置的情况下，输出的数字信号形成梯度，进而输出具有梯度的多位量化数据。

进一步，所述高速总线采样模块采用标准数字总线，所述高速总线采样模块是基于FPGA实现的；当需要进行串并转化时，还可在高速总线采样模块和数字信号输出模块之间连接移位寄存器。

采用上述进一步方案的有益效果是：可实现对输出的数字信号位宽的灵活设置，设置为一位或多位。

本发明解决上述技术问题的另一技术方案如下：一种基于高速总线实现模拟信号采样的方法，包括如下步骤：

步骤1：所述模拟信号接收模块接收模拟信号，并传送给高速总线采样模块；

步骤2：采样时钟产生模块产生采样时钟信号，并传送给高速总线采样模块；

步骤3：高速总线采样模块在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块；

步骤4：数字信号输出模块将接收的数字信号输出。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，上述技术方案还包括对模拟信号接收模块输出的模拟信号进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。

进一步，上述技术方案还包括对模拟信号接收模块输出的模拟信号进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理。

进一步，上述技术方案还包括

对模拟信号接收模块输出的模拟信号先进行差分比较处理，将经过差分比较处理的信号再进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理；

或者，对模拟信号接收模块输出的模拟信号先进行运算放大处理，将经过运算放大处理的信号再进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。

附图说明

图1为本发明所述实施例1的系统框图；

图2为本发明所述实施例2的系统框图；

图3为本发明所述实施例3的系统框图；

图4为本发明所述实施例4的系统框图；

图5为本发明所述实施例5的系统框图；

图6为本发明所述实施例6的系统框图；

图7为本发明所述一种基于高速总线实现模拟信号采样的方法流程图。

附图中，各标号所代表的部件列表如下：

1、模拟信号接收模块，2、采样时钟信号产生模块，3、高速总线采样模块，4、数字信号生成模块，5、电平调整模块，6、差分比较模块，7、运算放大模块；3-1、第一高速总线采样模块，3-2、第二高速总线采样模块，3-3、第三高速总线采样模块，9-1、第一调整模块，9-2、第二调整模块，9-3、第三调整模块。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1为本发明实施例1的系统框图，一种基于高速总线实现模拟信号采样的系统，包括模拟信号接收模块1、采样时钟信号产生模块2、高速总线采样模块3和数字信号输出模块4；

所述模拟信号接收模块1，其输出端与高速总线采样模块3的输入端相连，用于将模拟信号传送至高速总线采样模块3中；

所述采样时钟信号产生模块2，其输出端与高速总线采样模块3的输入端相连，其用于产生采样时钟信号，并将采样时钟信号传送至高速总线采样模块3中；

所述高速总线采样模块3，其输出端与数字信号输出模块4的输入端相连，其用于在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块4；

所述数字信号输出模块4，其用于实现数字信号的输出，供下游对数字信号进行进一步的处理。

其中，所述高速总线采样模块采用标准数字总线，所述高速总线采样模块可采用FPGA实现，且实现起来比较便利；当需要进行串并转化时，还可在高速总线采样模块和数字信号输出模块之间连接移位寄存器。

所述高速总线采样模块可选用不同的标准总线，以下以lvds总线为例进行介绍。

设定变量，vin：模拟信号,vref：直流基准电压，K:运算放大系数，vh：高速总线的判决高电平，vl：高速总线的判决低电平，VH：目标判决高电平；VL：目标判决低电平。其中一般情况下VH>VL,但也可使VH＝VL。

图2为本发明实施例2的系统框图，即一种基于高速总线实现模拟信号采样的系统，还包括目标判决电平调整模块，所述目标判决电平调整模块包括电平调整模块5和差分比较模块6；

本实施例中，所述差分比较模块6的正输入端与模拟信号接收模块1的输出端相连，其负输入端与电平调整模块5的输出端相连，其输出端与高速总线采样模块的输入端相连(模拟信号接收模块的输出端和电平调整模块的输出端也可都连接在差分比较模块的正输入端或负输入端，或模拟信号接收模块的输出端连接在差分比较模块的负输端，电平调整模块的输出端连接在差分比较模块的正输入端)。可通过设置直流基准电压vref来调整目标判决电平的值VH,即VH-vref＝vh，VL-vref＝vl；所以VH＝vref+vh,VL＝vref+vl；所以在设定目标判决电平时，如果高速总线的类型已确定，则高速总线的高判决电平vh和低判决电平vl的大小已确定，可通过调节直流基准电压vref的值来调整目标判决电平；当模拟信号vin>VH时，高速总线采用模块输出高电平，当vin<VL时，高速总线采样模块输出低电平；同时可起到滤除输入信号的直流分量，或叠加所需其他信号。

图3为本发明所述实施例3的系统框图，即一种基于高速总线实现模拟信号采样的系统，还可包括目标判决电平调整模块，所述目标判决电平调整模块包括运算放大模块7；所述运算放大模块7，其输入端与模拟信号接收模块1的输出端相连接，其输出端与高速总线采样模块3的输入端相连接。

本实施例中，可通过设置运算放大系数K来设定目标判决电压VH,即VH*K＝vh，VL*K＝vl；所以VH＝vh/K,VL＝vl/K；所以在设定目标判决电平时，如果高速总线的类型已确定，则高速总线的高判决电平vh和低判决电平vl的大小已确定，可通过调节运算放大系数K的值来调整目标判决电平；当模拟信号vin>VH时，高速总线采用模块输出高电平，当vin<VL时，高速总线采样模块输出低电平。

图4为本发明所述实施例4的系统框图，即一种基于高速总线实现模拟信号采样的系统，还可包括目标判决电平调整模块，所述目标判决电平调整模块包括，所述目标判决电平调整模块同时包括电平调整模块5、差分比较模块6和运算放大模块7；所述差分比较模块6的正输入端与模拟信号接收模块1的输出端相连，其负输入端与电平调整模块5的输出端相连，其输出端与运算放大模块7的输入端相连；所述运算放大模块7的输出端与高速总线采样模块3的输入端相连。

本实施例中，可通过设置直流基准电压vref和运算放大系数K来设定目标判决电压VH,即(VH-vref)K＝vh，(VL-vref)K＝vl；所以VH＝vh/K+vref,VL＝vl/K+vref；所以在设定目标判决电平时，如果高速总线的类型已确定，则高速总线的高判决电平vh和低判决电平vl的大小已确定，可通过调节直流基准电压vref和运算放大系数K的值来调整目标判决电平；当模拟信号vin>VH时，高速总线采用模块输出高电平，当vin<VL时，高速总线采样模块输出低电平。

图5为本发明所述实施例5的系统框图，即一种基于高速总线实现模拟信号采样的系统，还可包括目标判决电平调整模块，所述目标判决电平调整模块包括，所述目标判决电平调整模块同时包括电平调整模块5、差分比较模块6和运算放大模块7；运算放大模块7的输入端与模拟信号接收模块1的输出端相连，其输出端与差分比较模块6的正输入端相连；所述电平调整模块5的输出端与差分比较模块的负输入端相连，所述差分比较模块6的输出端与高速总线采样模块3的输入端相连。

本实施例中，可通过设置直流基准电压vref和运算放大系数K来设定目标判决电压VH,即VH*K-vref＝vh，VL*K-vref＝vl；所以VH＝(vh+vref)/K,VL＝(vl+vref)/K；所以在设定目标判决电平时，如果高速总线的类型已确定，则高速总线的高判决电平vh和低判决电平vl的大小已确定，可通过调节直流基准电压vref和运算放大系数K的值来调整目标判决电平；当模拟信号vin>VH时，高速总线采用模块输出高电平，当vin<VL时，高速总线采样模块输出低电平。

由上述实施例2-5可以看出，在高速总线采样模块所选用的总线标准确定后，vh和vl即被确定，通过电平调整模块、差分比较模块和运算放大模块合理的接入电路中，调节直流基准电压vref和运算放大系数K，实现对目标判决电压的调整，有很强的灵活性，且使用高速总线在采样时钟的作用下对信号进行处理，可达到较高的转换速率。

如图6所示，一种基于高速总线实现模拟信号采样的系统，还包括多个目标判决电平调整模块，所述多个目标判决电平调整模块与多个高速总线采样模块一一对应，每个所述目标判决电平的输入端与模拟信号接收模块的输出端相连，每个目标判决电平调整模块的输出端分别与其对应的高速总线采样模块相连。

本实施例中，选用了3个目标判决电平调整模块，即第一调整模块9-1、第二调整模块9-2和第三调整模块9-3，所述第一调整模块调节出的目标判决电平为1V，第二调整模块调节出的目标判决电平为2V，第三调整模块调节出的目标判决电平为3V，即采用多个目标判决电平调整模块对输入的模拟信号分路进行调整，各路设置的目标判决电平呈梯度设置的情况下，输出的数字信号形成梯度，进而输出具有梯度的多位量化数据，其中第一调整模块9-1、第二调整模块9-2和第三调整模块9-3均可选择实施例2-5中的任一种目标判决电平调整模块。

如图7所示，一种基于高速总线实现模拟信号采样的方法，包括如下步骤：

步骤1：所述模拟信号接收模块接收模拟信号，并传送给高速总线采样模块；

步骤2：采样时钟产生模块产生采样时钟信号，并传送给高速总线采样模块；

步骤3：高速总线采样模块在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块；

步骤4：数字信号输出模块将接收的数字信号输出。

在上述技术方案的基础上，本发明还可以做如下改进。

其中，上述技术方案还包括对模拟信号接收模块输出的模拟信号进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。

其中，上述技术方案还包括对模拟信号接收模块输出的模拟信号进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理。

其中，上述技术方案还包括

对模拟信号接收模块输出的模拟信号先进行差分比较处理，将经过差分比较处理的信号再进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理；

或者，对模拟信号接收模块输出的模拟信号先进行运算放大处理，将经过运算放大处理的信号再进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于高速总线实现模拟信号采样的系统，其特征在于，包括模拟信号接收模块、采样时钟信号产生模块、高速总线采样模块和数字信号输出模块；

所述模拟信号接收模块，其输出端与高速总线采样模块的输入端相连，用于将模拟信号传送至高速总线采样模块中；

所述采样时钟信号产生模块，其输出端与高速总线采样模块的输入端相连，其用于产生采样时钟信号，并将采样时钟信号传送至高速总线采样模块中；

所述高速总线采样模块，其输出端与数字信号输出模块的输入端相连，其用于在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块；

所述数字信号输出模块，其用于实现数字信号的输出，供下游对数字信号进行进一步的处理；

还包括多个目标判决电平调整模块，所述多个目标判决电平调整模块与多个高速总线采样模块一一对应，每个所述目标判决电平调整模块的输入端与模拟信号接收模块的输出端相连，每个目标判决电平调整模块的输出端分别与其对应的高速总线采样模块相连。

2.根据权利要求1所述一种基于高速总线实现模拟信号采样的系统，其特征在于，所述目标判决电平调整模块包括电平调整模块和差分比较模块；

所述模拟信号接收模块的输出端与所述差分比较模块的输入端相连，所述电平调整模块的输出端与所述差分比较模块的输入端相连；所述差分比较模块的输出端与高速总线采样模块的输入端相连。

3.根据权利要求1所述一种基于高速总线实现模拟信号采样的系统，其特征在于，所述目标判决电平调整模块包括运算放大模块；

所述运算放大模块，其输入端与模拟信号接收模块的输出端相连接，其输出端与高速总线采样模块的输入端相连接。

4.根据权利要求1所述一种基于高速总线实现模拟信号采样的系统，其特征在于，所述目标判决电平调整模块同时包括电平调整模块、差分比较模块和运算放大模块；

所述模拟信号接收模块的输出端与所述差分比较模块的输入端相连，所述电平调整模块的输出端与所述差分比较模块的输入端相连；所述差分比较模块的输出端与运算放大模块的输入端相连；所述运算放大模块的输出端与高速总线采样模块的输入端相连；

或者，运算放大模块的输入端与模拟信号接收模块的输出端相连，其输出端与差分比较模块的输入端相连；所述电平调整模块的输出端与差分比较模块的输入端相连，所述差分比较模块的输出端与高速总线采样模块的输入端相连。

5.根据权利要求1所述一种基于高速总线实现模拟信号采样的系统，其特征在于，所述高速总线采样模块采用标准数字总线，所述高速总线采样模块是基于FPGA实现的；当需要进行串并转换时，在高速总线采样模块和数字信号输出模块之间连接移位寄存器。

6.一种基于高速总线实现模拟信号采样的方法，其特征在于，基于权利要求1所述的基于高速总线实现模拟信号采样系统实现，方法包括如下步骤：

步骤1：所述模拟信号接收模块接收模拟信号，并传送给高速总线采样模块；

步骤2：采样时钟产生模块产生采样时钟信号，并传送给高速总线采样模块；

步骤3：高速总线采样模块在采样时钟信号的作用下，利用数字总线对输入的模拟信号进行数字化处理，并将产生的数字信号传送给数字信号输出模块；

步骤4：数字信号输出模块将接收的数字信号输出。

7.根据权利要求6所述一种基于高速总线实现模拟信号采样的方法，其特征在于，还包括对模拟信号接收模块输出的模拟信号进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。

8.根据权利要求6所述一种基于高速总线实现模拟信号采样的方法，其特征在于，还包括对模拟信号接收模块输出的模拟信号进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理。

9.根据权利要求6所述一种基于高速总线实现模拟信号采样的方法，其特征在于，还包括

对模拟信号接收模块输出的模拟信号先进行差分比较处理，将经过差分比较处理的信号再进行运算放大处理，将经过运算放大处理的信号传送给高速总线采样模块进行数字化处理；

或者，对模拟信号接收模块输出的模拟信号先进行运算放大处理，将经过运算放大处理的信号再进行差分比较处理，将经过差分比较处理的信号传送给高速总线采样模块进行数字化处理。