CN106027055A - 一种低功耗两步式闪烁型模数转换器 - Google Patents

一种低功耗两步式闪烁型模数转换器 Download PDF

Info

Publication number
CN106027055A
CN106027055A CN201610327182.2A CN201610327182A CN106027055A CN 106027055 A CN106027055 A CN 106027055A CN 201610327182 A CN201610327182 A CN 201610327182A CN 106027055 A CN106027055 A CN 106027055A
Authority
CN
China
Prior art keywords
comparison module
comparator
reference voltage
interval
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610327182.2A
Other languages
English (en)
Other versions
CN106027055B (zh
Inventor
贺林
刘登宝
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Advanced Technology University of Science and Technology of China
Original Assignee
Institute of Advanced Technology University of Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Advanced Technology University of Science and Technology of China filed Critical Institute of Advanced Technology University of Science and Technology of China
Priority to CN201610327182.2A priority Critical patent/CN106027055B/zh
Publication of CN106027055A publication Critical patent/CN106027055A/zh
Application granted granted Critical
Publication of CN106027055B publication Critical patent/CN106027055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种低功耗两步式闪烁型模数转换器，包括：采样保持电路、参考电压电路、第一比较模块、模块选择电路、第二比较模块、编码电路和时钟源。本发明中，对于大部分输入信号的转换只需要激活第一比较模块中比较器，节约了第二比较模块中比较器的功耗，对于剩下的小部分输入信号的转换，完成第一比较模块中比较器中的比较之后，第一比较模块中比较器的输出通过模块选择电路，激活第二比较模块中部分比较器，从而完成输入信号的转换。通过采用本发明提供的低功耗两步式闪烁型模数转换器大幅减少了平均激活的比较器数目，有效降低了闪烁型模数转换器的功耗。

Description

一种低功耗两步式闪烁型模数转换器
技术领域
本发明涉及集成电路技术领域，尤其涉及一种低功耗两步式闪烁型模数转换器。
背景技术
有线通信系统中，发射机与接收机之间的传输通道由于趋肤效应和电解质损耗的影响，呈现出低通的频率特性，这个低通特性会使得传输的数据之间出现码间干扰，从而导致系统的误码率上升。
随着有线通信应用中的数据率越来越高，传输的信号频率也在不断增加，信号经过传输通道传输时的受到的码间干扰越来越严重，传统的模拟和数模混合型均衡器已经不能有效消除接收端信号中存在的码间干扰。
与传统的模拟和数模混合型均衡器相比，基于模数转换器的数字均衡系统具有提供更精细的均衡、对于工艺/电压/温度的波动具有更好的容忍度、可以对发射的信号采用比二进制脉冲幅度调制更高阶的调制方式等优势，可以有效消除信号之间的码间干扰，已逐渐被应用于高速有线通信应用中。
基于模数转换器的数字均衡系统接收机前端需要一个高采样率、中等分辨率的模数转换器，由于此模数转换器往往达到每秒千兆甚至更高次采样，所以消耗非常大的功耗，严重限制了基于模数转换器的数字均衡系统的应用。
由于闪烁型模数转换器仅作一次比较而实行转换，从而满足了高速有线通信系统的接收机对于模数转换器高采样率的要求。但是一个N比特传统结构的闪烁型模数转换器需要采用2N-1个比较器，每次量化过程中，所有的比较器同时被激活与输入信号进行比较，使得模数转换器的功耗较高，尤其对于中度及高比特闪烁型模数转换器，所消耗的功耗随着比特数的增加而指数增加。
在闪烁型模数转换器中，对于任意一个输入信号的量化，只需要参考电压位于输入信号附近的比较器就可以完成此次转换，可以通过较少传统闪烁型模数转换器在量化过程中所激活的比较器数目，从而降低功耗。
由于码间干扰的存在，发射端的信号经过传输通道后，在接收端模数转换器的输入信号大小存在2M+1个可能的值，其中M为经过传输通道的单位脉冲响应中影响显著的码间干扰项的个数；这些可能的值落入一个N比特的闪烁型模数转换器中任意两个参考电压之间的概率的不等的，即模数转换器的输入信号在整个可能的范围内是非均匀分布的。
发明内容
基于背景技术存在的技术问题，本发明提出了一种低功耗两步式闪烁型模数转换器。
本发明提出的一种低功耗两步式闪烁型模数转换器，包括：采样保持电路、参考电压电路、第一比较模块、模块选择电路、第二比较模块、编码电路和时钟源；
第一比较模块包括N1个比较器，第二比较模块包括N2个比较器，N1与N2之和为2N-1，其中N为模数转换器的比特数；第一比较模块和第二比较模块中各比较器的差分输出端均连接编码电路，编码电路根据比较器的输出信号进行编码；
采样保持电路分别连接第一比较模块和第二比较模块中各比较器的第二差分输入端；采样保持电路对输入信号进行采样，并将采样信号提供给第一比较模块和第二比较模块中各比较器；
参考电压电路产生2N-1个参考电压，其中有N1个参考电压与第一比较模块中N1个比较器的第一差分输入端连接，剩下的N2个参考电压与第二级比较模块中N2个比较器的第一差分输入端连接；
对应第一比较模块的N1个参考电压组成第一参考电压区间，对应第二比较模块的N2个参考电压组成第二参考电压区间；第一参考电压区间包括至少两个端值，任意相邻两个端值之间的参考电压具有连续性；
时钟源连接第一比较模块的时钟输入端为第一比较模块提供时钟信号，模块选择电路连接第一比较模块输出端并从第一比较模块中获取接入第一参考电压区间上端值的比较器的输出信号作为时钟参考信号，模块选择电路输出端连接第二比较模块的时钟输入端；模块选择电路根据时钟参考信号生成时钟信号并提供给第二比较模块；
比较器均具有复位状态和比较状态；复位状态下，比较器输出端为逻辑高电平；比较状态下，比较器根据采样保持电路获取的采样信号与参考电压的比较结果生成差分输出信号；比较器根据获取的时钟信号进行状态切换。
优选地，当采样信号位于第一参考电压区间内，模块选择电路输出端获得低电平信号作为时钟信号。
优选地，参考电压电路包括2N-1个分压电阻用于产生2N-1个参考电压。
优选地，第一参考电压区间包括至少一个第一分段区间，第二参考电压区间包括至少一个第二分段区间，多个第一分段区间和多个第二分段区间相间隔，且第一分段区间和第二分段区间上的参考电压具有连续性。
优选地，模块选择电路包括反相器、第一异或门、第二异或门和与门；反相器输入端、第一异或门的两个输入端和第二异或门的第一输入端分别连接第一比较模块中接入多个第一分段区间两端端值的比较器的差分输出端，第二异或门的第二输入端输入信号为其第一输入端输入信号的反相信号，与门第二输入端连接第二异或门输出端；反相器输出端、第一异或门输出端和与门输出端分别连接各第二比较单元的时钟输入端。
优选地，第一个第一分段区间的最大端值小于第二个第一分段区间的最小端值，反相器输入端连接第一个第一分段区间最小端值对应的比较器，第一异或门的两个输入端分别连接第一个第一分段区间最大端值对应的比较器和第二个第一分段区间的最小端值对应的比较器，第二异或门的第一输入端连接第二个第一分段区间最大端值对应的比较器。
本发明提供的一种低功耗两步式闪烁型模数转换器转换过程开始时，所有第一比较模块中比较器先被触发，第二比较模块中比较器继续保持复位状态。通过调节参考电压，可使得模数转换器的输入信号落在第一比较模块的参考电压范围内的概率较大，此时，第一比较模块中比较器的输出信号使得模块选择电路输出为逻辑低电平，第二比较模块中比较器由于通过模块选择电路获得低电平时钟信号继续保持复位状态不被激活，从而对于绝大多数的输入信号，第一比较模块中比较器比较完成后即可完成转换，节约了第二比较模块中比较器的功耗。
对于少数落在第二比较模块的参考电压范围内的输入信号，转换过程开始时，第一比较模块中比较器中所有比较器单元先被触发，第二比较模块中比较器继续保持复位状态，第一比较模块中比较器比较完成后仍未完成转换，第一比较模块中比较器的输出信号使得模块选择电路的某一个输出为逻辑高电平，第二比较模块中部分比较器单元中比较器被激活，从而完成转换。即，对于少数落在第二比较模块的参考电压范围内的输入信号，第二比较模块中也只需一个比较单元中的比较器工作，可节约第二比较模块中其他比较单元的比较器功耗。
本发明中，通过采用所提出的两步式闪烁型模数转换器，有效降低了闪烁型模数转换器转换过程中平均激活的比较器数目，从而有效降低了功耗。本发明尤其应用于但不限于高速有线通信系统的接收机。
附图说明
图1为本发明提出的一种低功耗两步式闪烁型模数转换器的示意图
图2为本发明实施例提供的有线通信系统接中两步式闪烁型模数转换器中所有比较器分配的示意图；
图3为本发明实施例提供的模块选择电路的示意图；
图4为模块选择电路与第一比较模块和第二比较模块连接示意图。
具体实施方式
参照图1，本发明提出的一种低功耗两步式闪烁型模数转换器，包括：采样保持电路11、参考电压电路12、第一比较模块13、模块选择电路14、第二比较模块15、编码电路16和时钟源17。
参照图2，第一比较模块13包括N1个比较器，第二比较模块15包括N2个比较器，N1与N2之和为2N-1，其中N为模数转换器的比特数。第一比较模块13和第二比较模块15中各比较器的差分输出端均连接编码电路，编码电路16根据比较器的输出信号进行编码。
采样保持电路11分别连接第一比较模块13和第二比较模块15中各比较器的第二差分输入端。采样保持电路11对输入信号10进行采样，并将采样信号111提供给第一比较模块13和第二比较模块15中各比较器。
参考电压电路12产生2N-1个参考电压，其中有N1个参考电压与第一比较模块中N1个比较器的第一差分输入端连接，剩下的N2个参考电压与第二级比较模块中N2个比较器的第一差分输入端连接。
各比较器均具有复位状态和比较状态，复位状态下，各比较器输出逻辑高电平；比较状态下，其将第二差分输入端输入的采样信号与第一差分输入端输入的参考电压进行比较，并根据比较结果进行电平输出。
本实施方式中，对应第一比较模块的N1个参考电压组成第一参考电压区间，对应第二比较模块的N2个参考电压组成第二参考电压区间。第一参考电压区间包括至少两个端值，任意相邻两个端值之间的参考电压具有连续性。
具体地，第一参考电压区间包括两个第一分段区间，第二参考电压区间包括三个第二分段区间，第一分段区间和第二分段区间相间隔，且第一分段区间和第二分段区间上的参考电压具有连续性。第一比较模块13中的比较器形成两个第一比较单元并分别对应两个第一分段区间，第一比较单元中的比较器与对应的第一分段区间上的参考电压一一对应。第二比较模块15中的比较器形成三个第二比较单元并分别对应三个第二分段区间，第二比较单元中的比较器与对应的第二分段区间上的参考电压一一对应。
本实施方式中，2N-1个参考电压组成根据大小依次排列的参考电压序列，参考电压具有连续性表示，该多个参考电压在第一分段区间或者第二分段区间上的排序与在参考电压序列中的排序一致。
例如，本实施方式中，参考电压电路12包括的2N-1个分压电阻分别为电阻121、122、123、124、……12X、12(X+1)、……12Y、12(Y+1)、……12(2N-3)、12(2N-2)、12(2N-1)，该2N-1个分压电阻产生的参考电压依次为1211、1221、1231、1241、……12X1、12(X+1)1、……12Y1、12(Y+1)1、……12(2N-3)1、12(2N-2)1、12(2N-1)1并以此增大。参考电压1211、1221组成第一个第二分段区间，参考电压1231、1241、……12X1组成第一个第一分段区间，参考电压12(X+1)1、……12Y1组成第二个第二分段区间，参考电压12(Y+1)1、……12(2N-3)1组成第二个第一分段区间，参考电压12(2N-2)1、12(2N-1)1组成第三个第二分段区间。
第一比较模块13包括的N1个比较器分别为比较器131、132、……13(N1/2-2)、13(N1/2-1)、13(N1/2)、13(N1/2+1)、13(N1/2+2)、13(N1/2+3)、……13(N1-1)、13(N1)，其中，比较器131、132、……13(N1/2-2)、13(N1/2-1)、13(N1/2)形成第一个第一比较单元，比较器13(N1/2+1)、13(N1/2+2)、13(N1/2+3)、……13(N1-1)、13(N1)形成第二个第一比较单元。比较器131、132、……13(N1/2-2)、13(N1/2-1)、13(N1/2)、13(N1/2+1)、13(N1/2+2)、13(N1/2+3)、……13(N1-1)、13(N1)输出信号分别为1311、1321、……13(N1/2-2)1、13(N1/2-1)1、13(N1/2)1、13(N1/2+1)1、13(N1/2+2)1、13(N1/2+3)1、……13(N1-1)1、13(N1)1。
本实施方式中，第一个第一分段区间的最大端值12X1小于第二个第一分段区间的最小端值12(X+1)1。比较器131、13(N1/2)、13(N1/2+1)、13(N1)分别接入第一个第一分段区间的最小端值1231、第一个第一分段区间的最大端值12X1、第二个第一分段区间的最小端值12(Y+1)1、第二个第一分段区间的最大端值12(2N-3)1作为参考电压。
第二比较模块15包括的N2个比较器分别为比较器151、152、153、154……15(N2-3)、15(N2-2)、15(N2-1)、15(N2)其中，比较器151、152形成第一个第二比较单元15111，比较器153、154……15(N2-3)、15(N2-2)形成第二个第二比较单元15222，比较器15(N2-1)、15(N2)形成第三个第二比较单元15333。比较器151、152、153、154……15(N2-3)、15(N2-2)、15(N2-1)、15(N2)输出信号分别为1511、1521、1531、1541……15(N2-3)1、15(N2-2)1、15(N2-1)1、15(N2)1。
时钟源17连接第一比较模块13的时钟输入端为第一比较模块13中各比较器提供时钟信号171，当第一比较模块13时钟输入端输入的时钟信号171为低电平，第一比较模块13中各比较器131、132、……13(N1/2-2)、13(N1/2-1)、13(N1/2)、13(N1/2+1)、13(N1/2+2)、13(N1/2+3)、……13(N1-1)、13(N1)均处于复位状态；当第一比较模块13时钟输入端输入的时钟信号为高电平，第一比较模块13中各比较器处于比较状态，其根据采样保持电路11获取的采样信号与第一参考电压区间的比较结果生成差分输出信号。
模块选择电路14连接第一比较模块13输出端并从第一比较模块中获取接入第一参考电压区间上端值作为参考电压的比较器的输出信号作为时钟参考信号。第一参考电压区间上端值包括第一个第一分段区间的最小端值1231、第一个第一分段区间的最大端值12X1、第二个第一分段区间的最小端值12(Y+1)1、第二个第一分段区间的最大端值12(2N-3)1。
模块选择电路14输出端连接第二比较模块15的时钟输入端，模块选择电路14根据时钟参考信号生成时钟信号并提供给第二比较模块。
参照图3、图4，本实施方式中，模块选择电路14包括反相器141、第一异或门142、第二异或门143和与门144。反相器141输入端连接第一个第一分段区间最小端值对应的比较器131输出端，第一异或门142的两个输入端分别连接第一个第一分段区间最大端值对应的比较器13(N1/2)输出端和第二个第一分段区间的最小端值对应的比较器13(N1/2+1)输出端，第二异或门143的第一输入端连接第二个第一分段区间最大端值对应的比较器13(N1)输出端。第二异或门143的第二输入端输入信号为其第一输入端输入信号的反相信号，即第二异或门的两个输入端分别输入比较器13(N1)差分输出信号的同相信号和反相信号。与门第二输入端连接第二异或门143输出端；反相器141输出端、第一异或门142输出端和与门144输出端分别连接各第二比较单元的时钟输入端。
本实施方式中，当时钟源17输出的时钟信号为低电平，第一比较模块13中各比较器处于复位状态，采样保持电路处于采样状态，对输入信号10进行实时采样。当时钟源17输出的时钟信号为高电平，第一比较模块工作中各比较器进入比较状态，采样保持电路切换到保持状态，其将状态切换瞬间获得的采样信号111提供给第一比较模块中各比较器，第一比较模块中各比较器将采样信号111与各自从参考电压电路12中获得的参考电压比较，并根据比较结果进行输出。
当采样信号111电压位于第一个第一分段区间上即参考电压1231至参考电压12X1之间，此时，差分输出信号1311为高电平，差分输出信号13(N1/2)1、13(N1/2+1)1和13(N1)1均为低电平，则反相器141输出信号1411为低电平，第一异或门142输出信号1421为低电平，第二异或门143输出信号1431为高电平，与门144输出信号1441为低电平。如此，第二比较模块15中三个比较单元获得的时钟信号1411、1421和1441均为低电平，故而，第二比较模块中各比较器均处于复位状态。
当采样信号111电压位于第二个第一分段区间上即参考电压12(Y+1)1至参考电压12(2N-3)1之间，此时，差分输出信号1311、13(N1/2)1和13(N1/2+1)1均为高电平，差分输出信号13(N1)1为低电平，则反相器141输出信号1411为低电平，第一异或门142输出信号1421为低电平，第二异或门143输出信号1431为高电平，与门144输出信号1441为低电平。如此，第二比较模块15中三个比较单元获得的时钟信号1411、1421和1441均为低电平，故而，第二比较模块中各比较器均处于复位状态。
可见，当采样信号111位于第一参考电压区间内时，第二比较模块中各比较器均处于复位状态。结合图2左图可见，通过调节参考电压，可使得采样信号111绝大部分分布在第一参考电压区间内，以便节约第二比较模块功耗。
当采样信号111位于第一个第二分段区间内时，第一个第二比较单元15111输入的时钟信号1411为高电平，第二个第二比较单元15222输入的时钟信号1421和第三个第二比较单元15333输入的时钟信号1441均为低电平，即此时，第二比较模块中只有第一个第二比较单元工作，第二个第二比较单元和第三个第二比较单元中的比较器均处于复位状态。同理，当采样信号111位于第二个第二分段区间内时，第二比较模块中只有第二个第二比较单元中的比较器处于比较状态；当采样信号111位于第三个第二分段区间内时，第二比较模块中只有第三个第二比较单元中的比较器处于比较状态。
可见，当采样信号111位于第二参考电压区间内时，第二比较模块15中比较器也只有部分工作，从而节约功耗。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种低功耗两步式闪烁型模数转换器，其特征在于，包括：采样保持电路(11)、参考电压电路(12)、第一比较模块(13)、模块选择电路(14)、第二比较模块(15)、编码电路(16)和时钟源(17)；
第一比较模块(13)包括N1个比较器，第二比较模块(15)包括N2个比较器，N1与N2之和为2N-1，其中N为模数转换器的比特数；第一比较模块(13)和第二比较模块(15)中各比较器的差分输出端均连接编码电路，编码电路(16)根据比较器的输出信号进行编码；
采样保持电路(11)分别连接第一比较模块(13)和第二比较模块(15)中各比较器的第二差分输入端；采样保持电路(11)对输入信号进行采样，并将采样信号(111)提供给第一比较模块(13)和第二比较模块(15)中各比较器；
参考电压电路(12)产生2N-1个参考电压，其中有N1个参考电压与第一比较模块中N1个比较器的第一差分输入端连接，剩下的N2个参考电压与第二级比较模块中N2个比较器的第一差分输入端连接；
对应第一比较模块的N1个参考电压组成第一参考电压区间，对应第二比较模块的N2个参考电压组成第二参考电压区间；第一参考电压区间包括至少两个端值，任意相邻两个端值之间的参考电压具有连续性；
时钟源(17)连接第一比较模块(13)的时钟输入端为第一比较模块(13)提供时钟信号，模块选择电路(14)连接第一比较模块(13)输出端并从第一比较模块中获取接入第一参考电压区间上端值的比较器的输出信号作为时钟参考信号，模块选择电路(14)输出端连接第二比较模块(15)的时钟输入端；模块选择电路(14)根据时钟参考信号生成时钟信号并提供给第二比较模块；
比较器均具有复位状态和比较状态；复位状态下，比较器输出端为逻辑高电平；比较状态下，比较器根据采样保持电路(11)获取的采样信号与参考电压的比较结果生成差分输出信号；比较器根据获取的时钟信号进行状态切换。
2.如权利要求1所述的低功耗两步式闪烁型模数转换器，其特征在于，当采样信号(111)位于第一参考电压区间内，模块选择电路(14)输出端获得低电平信号作为时钟信号。
3.如权利要求1所述的低功耗两步式闪烁型模数转换器，其特征在于，参考电压电路(12)包括2N-1个分压电阻用于产生2N-1个参考电压。
4.如权利要求1所述的低功耗两步式闪烁型模数转换器，其特征在于，第一参考电压区间包括至少一个第一分段区间，第二参考电压区间包括至少一个第二分段区间，多个第一分段区间和多个第二分段区间相间隔，且第一分段区间和第二分段区间上的参考电压具有连续性。
5.如权利要求4所述的低功耗两步式闪烁型模数转换器，其特征在于，模块选择电路(14)包括反相器(141)、第一异或门(142)、第二异或门(143)和与门(144)；反相器(141)输入端、第一异或门(142)的两个输入端和第二异或门(143)的第一输入端分别连接第一比较模块(13)中接入多个第一分段区间两端端值的比较器的差分输出端，第二异或门(143)的第二输入端输入信号为其第一输入端输入信号的反相信号，与门第二输入端连接第二异或门(143)输出端；反相器(141)输出端、第一异或门(142)输出端和与门(144)输出端分别连接各第二比较单元的时钟输入端。
6.如权利要求5所述的低功耗两步式闪烁型模数转换器，其特征在于，第一个第一分段区间的最大端值小于第二个第一分段区间的最小端值，反相器(141)输入端连接第一个第一分段区间最小端值对应的比较器，第一异或门(142)的两个输入端分别连接第一个第一分段区间最大端值对应的比较器和第二个第一分段区间的最小端值对应的比较器，第二异或门(143)的第一输入端连接第二个第一分段区间最大端值对应的比较器。
CN201610327182.2A 2016-05-16 2016-05-16 一种低功耗两步式闪烁型模数转换器 Active CN106027055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610327182.2A CN106027055B (zh) 2016-05-16 2016-05-16 一种低功耗两步式闪烁型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610327182.2A CN106027055B (zh) 2016-05-16 2016-05-16 一种低功耗两步式闪烁型模数转换器

Publications (2)

Publication Number Publication Date
CN106027055A true CN106027055A (zh) 2016-10-12
CN106027055B CN106027055B (zh) 2019-05-07

Family

ID=57098587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610327182.2A Active CN106027055B (zh) 2016-05-16 2016-05-16 一种低功耗两步式闪烁型模数转换器

Country Status (1)

Country Link
CN (1) CN106027055B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106603049A (zh) * 2016-12-26 2017-04-26 中国科学技术大学 一种两级比较器及装置
CN109976222A (zh) * 2019-04-16 2019-07-05 西安建筑科技大学 一种基于单片机的a/d采集方法及装置
CN111367351A (zh) * 2020-03-19 2020-07-03 内蒙古显鸿科技股份有限公司 低功耗的电源管理电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897121A (zh) * 2007-12-13 2010-11-24 Nxp股份有限公司 针对闪速a/d转换器的时域插值方案
CN103152051A (zh) * 2013-03-04 2013-06-12 中国科学技术大学 一种低功耗逐次逼近型模数转换器
CN104883188A (zh) * 2015-05-04 2015-09-02 复旦大学 一种全数字实现的闪烁型模数转换器
CN104917524A (zh) * 2014-03-14 2015-09-16 联发科技股份有限公司 模数转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897121A (zh) * 2007-12-13 2010-11-24 Nxp股份有限公司 针对闪速a/d转换器的时域插值方案
CN103152051A (zh) * 2013-03-04 2013-06-12 中国科学技术大学 一种低功耗逐次逼近型模数转换器
CN104917524A (zh) * 2014-03-14 2015-09-16 联发科技股份有限公司 模数转换器
CN104883188A (zh) * 2015-05-04 2015-09-02 复旦大学 一种全数字实现的闪烁型模数转换器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LIN HE等: ""A Speed-Enhancing Dual-Trial Instantaneous Switching Architecture for SAR ADCs"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II:EXPRESS BRIEFS》 *
LIN HE等: ""Self-Dithering Technique for High-Resolution SAR ADC Design"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II:EXPRESS BRIEFS》 *
梅逢城 等: ""一种高速低功耗10位逐次逼近模数转换器设计"", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106603049A (zh) * 2016-12-26 2017-04-26 中国科学技术大学 一种两级比较器及装置
CN106603049B (zh) * 2016-12-26 2020-01-03 中国科学技术大学 一种两级比较器及装置
CN109976222A (zh) * 2019-04-16 2019-07-05 西安建筑科技大学 一种基于单片机的a/d采集方法及装置
CN111367351A (zh) * 2020-03-19 2020-07-03 内蒙古显鸿科技股份有限公司 低功耗的电源管理电路

Also Published As

Publication number Publication date
CN106027055B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
EP2926260B1 (en) Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US9215112B2 (en) Decision feedback equalizer
CN101821952B (zh) 用于基于锁存器的模数转换的系统和方法
CN104660227B (zh) 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器
CN106664264A (zh) 使用双极脉冲振幅调制的数据链路功率降低技术
CN104218951A (zh) 半导体器件以及半导体器件的操作方法
CN106982182A (zh) 一种高速自适应判决反馈均衡器
US10171274B2 (en) Data transmission apparatus, data reception apparatus, data transmission and reception system
WO2011090523A1 (en) Multiple word data bus inversion
CN104113332B (zh) 基于模拟延迟锁相环的时钟产生器
CN106027055A (zh) 一种低功耗两步式闪烁型模数转换器
CN104967451A (zh) 逐次逼近型模数转换器
CN108736897B (zh) 应用于高速接口物理层芯片的并串转换电路及装置
WO2015031845A1 (en) Methods and systems for energy-efficient communications interface
US9225561B2 (en) Pipelined charge redistribution decision feedback equalizer (DFE) for a receiver
US7956790B2 (en) Systems and methods for synchronous, retimed analog to digital conversion
US8427353B2 (en) High-speed flash analog to digital converter
US9864398B2 (en) Embedded clock in a communication system
US20170295045A1 (en) Embedded clock in communication system
CN110380728B (zh) 一种高分辨率的混合模数电路转换装置及转换方法
TW202141934A (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
TWI549438B (zh) 推挽式源極串聯終端的發射器設備及方法
CN112436915B (zh) 一种sysref建立时间及保持时间的检测系统
CN103401558B (zh) 一种数模转换中数据平均的处理方法及装置
CN114124052A (zh) 开关驱动器和包括开关驱动器的dac系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant