CN107769785B - 一种适用于高速模数转换器的时序控制电路 - Google Patents

一种适用于高速模数转换器的时序控制电路 Download PDF

Info

Publication number
CN107769785B
CN107769785B CN201711206392.7A CN201711206392A CN107769785B CN 107769785 B CN107769785 B CN 107769785B CN 201711206392 A CN201711206392 A CN 201711206392A CN 107769785 B CN107769785 B CN 107769785B
Authority
CN
China
Prior art keywords
logic unit
setting
judgment
control circuit
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711206392.7A
Other languages
English (en)
Other versions
CN107769785A (zh
Inventor
赵喆
李雷
刘建
李长猛
刘寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Huada Empyrean Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Empyrean Software Co Ltd filed Critical Huada Empyrean Software Co Ltd
Priority to CN201711206392.7A priority Critical patent/CN107769785B/zh
Publication of CN107769785A publication Critical patent/CN107769785A/zh
Application granted granted Critical
Publication of CN107769785B publication Critical patent/CN107769785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种适用于高速模数转换器的时序控制电路，包括，判断逻辑单元、置位控制逻辑单元、高位判断逻辑单元、可编程延迟单元，其特征在于，判断逻辑单元接收比较输出信号并判断比较输出信号是否有效；置位控制逻辑单元接受所述判断逻辑单元控制进行逻辑置位；高位判断逻辑单元接收来自所述置位控制逻辑单元的判断电平，控制所述可编程延迟单元的延迟时间；可编程延迟单元接收所述高位判断逻辑单元发出的控制信号、判断逻辑单元的判断结果信号和静态控制信号，输出比较时钟。本发明的时序控制电路可以自动延长高位置位时间，即置位电压的建立时间，保证置位电压的精度，提高模数转换器的线性度。

Description

一种适用于高速模数转换器的时序控制电路
技术领域
本发明属于集成电路设计领域，尤其涉及一种适用于高速模数转换器的时序控制电路。
背景技术
近年来，高速无线设备的发展成为驱动集成电路技术进步的重要推动力。典型的无线接收系统包括天线、混频器、模拟滤波器、模数转换器，数字滤波器以及降采样模块等等。其中模数转换器是连接模拟和数字系统的桥梁，它的性能直接影响了整体系统的线性度、功耗、带宽等关键技术指标。
相较于其他模数转换器的架构，逐次逼近型模数转换器不需要线性增益模块，更适合深亚微米工艺的演进路线，目前成为业界的研究热点。高速的逐次逼近型模数转换器通常采用异步时序逻辑，通过判断比较器的输出结果，自动置位对应的开关电容，进行下一位结果的比较。但在置位过程中，高位的开关电容可能会由于建立时间不足，而得到错误的比较结果，降低模数转换器的精度。
目前高速模数转换器的转换速率通常在100MHz以上，精度为8-14bit。以一个12bit、100MHz的模数转换器为例，通常采样时间至少为转换周期的20%，那么每位的比较时间只有0.667ns，如果采样冗余结构，或校准算法，还将存在冗余的比较周期，这一比较时间还将进一步缩短。因此需要将比较周期设计的尽量短，才能保证12bit输出。但由于高位具有较大的电容值，RC时间常数较大，过短的比较时间会导致高位信号建立不完整，大大降低模数转换器的精度。
发明内容
为了解决现有技术中存在的不足，本发明提出了一种新型的时序控制电路，延长高位的置位比较时间，从而保证模拟电压可以建立到更精确的电压值，得到正确的比较结果。
本发明提供了一种适用于高速模数转换器的时序控制电路，包括，判断逻辑单元、置位控制逻辑单元、高位判断逻辑单元、可编程延迟单元，其特征在于，
所述判断逻辑单元，其接收比较输出信号，并判断比较输出信号是否有效；
所述置位控制逻辑单元，其接受所述判断逻辑单元控制进行逻辑置位；
所述高位判断逻辑单元，其接收来自所述置位控制逻辑单元的判断电平，控制所述可编程延迟单元的延迟时间；
所述可编程延迟单元，其接收所述高位判断逻辑单元发出的控制信号、所述判断逻辑单元的判断结果信号和静态控制信号，输出比较时钟。
进一步地，所述判断逻辑单元，其根据对比较输出信号的有效性判断结果，控制置位控制逻辑单元的逻辑置位。
进一步地，所述置位控制逻辑单元，包括，从高位至低位的多个置位控制逻辑模块；所述多个置位控制逻辑模块接受所述判断逻辑单元控制对高位至低位进行置位，并将判断电平分别发送给所述高位判断逻辑单元。
进一步地，所述高位判断逻辑单元，其根据来自不同置位控制逻辑模块的判断电平，动态控制可编程延迟单元的延迟时间。
本发明提供了一种高速模数转换器，其特征在于，所述高速模数转换器，包括上述适用于高速模数转换器的时序控制电路。
本发明的时序控制电路可以自动延长高位置位时间，即置位电压的建立时间，保证置位电压的精度，提高模数转换器的线性度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的适用于高速模数转换器的时序控制电路；
图2为根据本发明的高速模数转换器原理框图；
图3为采用本发明的时序控制电路实现的效果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的适用于高速模数转换器的时序控制电路，如图1所示，本发明的适用于高速模数转换器的时序控制电路，包括，判断逻辑单元11、置位控制逻辑单元12、高位判断逻辑单元13，以及可编程延迟单元14，其中，
判断逻辑单元11，其接收来自比较器的比较输出信号，对比较输出信号的有效性进行判断，并根据判断结果控制置位控制逻辑单元12的置位；
置位控制逻辑单元12，其接收判断逻辑单元11的控制，进行逻辑置位，并将逻辑置位判断电平发送给高位判断逻辑单元13；本发明的置位控制逻辑单元12，其包括高位置位控制逻辑模块、次高位置位控制逻辑模块、次低位置位控制逻辑模块、低位置位控制逻辑模块等从高位至低位多个置位控制逻辑模块；
高位判断逻辑单元13，其接收置位控制逻辑单元12发送的逻辑置位判断电平，并根据逻辑置位判断电平动态控制可编程延迟单元14的延迟时间；
可编程延迟单元14，其接收来自高位判断逻辑单元13动态控制信号、判断逻辑单元11的判断结果信号，以及外部静态控制信号，生成比较器所需的比较时钟。
时序控制电路的工作原理如下：
首先，判断逻辑单元11，接收比较输出信号，判断比较输出信号是否有效，如果比较输出信号有效，判断逻辑单元11控制置位控制逻辑单元12的高位置位控制逻辑模块置位；在置位过程中高位判断逻辑单元13接收到来自高位置位控制逻辑模块的判断电平，并将控制信号传递给可编程延迟单元14，控制可编程延迟单元14的延迟时间，从而输出比较器所需的比较时钟。在高位置位的过程中，高位判断逻辑单元会自动拉长可编程延迟单元的延迟，次高位判断逻辑单元也具有相似的工作过程，但并不只限于高位和次高位。另外，较低位（并不只限于低位和次低位）的置位控制逻辑经过高位判断逻辑单元后，并不会增加可编程延迟单元的延迟，而直接输出比较时钟。例如置位控制逻辑模块共有8位数字信号，有可能高3位经过高位判断逻辑单元动态调整延迟，低五位直接输出；也有可能高4位经过判断逻辑，低4位直接输出，任何种组合都有可能。对于一个N位的转换器，在高位判断逻辑中，可以设定常数M，前M位会增加延迟，后N-M位不增加延迟，0≤M≤N。本发明的适用于高速模数转换器的时序控制电路可以使高位的主次逼近时序控制自动延迟比较时钟的输出，即延迟高位的置位时间，使置位电压建立到更理想的电压。通常，在大多数应用场合下，只需要对较少的高位置位时间进行延迟，其他置位时间可经过设计优化至最小延迟，因此整体转换时间不会有显著增加，不会影响转换器的转换速率。
图2为根据本发明的高速模数转换器原理框图，如图2所示，本发明的高速模数转换器，包括高精度采样开关、开关电容阵列、高速比较器、时序控制电路、锁存/解码模块几部分。在工作过程中，高精度采样开关采样差分输入信号，并将采样的电压输出至开关电容阵列保持，高速比较器根据开关电容阵列的保持结果比较出输出信号，比较输出信号传递给逐次逼近时序控制电路，并产生比较时钟和置位控制信号，比较时钟控制高速比较器进行下一位信号的比较，置位控制信号置位开关电容阵列，为下一位信号的比较过程做准备，锁存和解码模块将置位控制信号锁存，并解码成后续数字系统可以分析的多位数字输出信号。
图3为采用本发明的时序控制电路实现的效果示意图，如图3所示，在采样阶段，高精度采样开关采样VIP输入信号（正向差分输入信号）至V0，在高位置位阶段，如果采用传统的时序控制电路，D11-D7具有相等的置位周期，那么置位电压只能保持在V1，与理想值V0有较大的差异，会引起错误的比较结果。但采用本发明的新型时序控制电路，高位置位周期延长至2，则置位电压可以建立至V2，与理想值V0更加接近，从而得到正确的比较结果，保证模数转换器的精度。次高位的置位周期具有同样的工作原理，从3延长至4。
需要说明的是，如果系统需要，或采样时间允许，可以自动调整多位置位周期，而不仅限于高位和次高位。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种适用于高速模数转换器的时序控制电路，包括，判断逻辑单元、置位控制逻辑单元、高位判断逻辑单元、可编程延迟单元，其特征在于，
所述判断逻辑单元，其接收比较输出信号，并判断比较输出信号是否有效；
所述置位控制逻辑单元，其接受所述判断逻辑单元控制进行逻辑置位；
时序控制电路，产生置位控制信号，所述置位控制信号置位开关电容阵列，为下一位信号的比较过程做准备；
锁存和解码模块，将置位控制信号锁存，并解码成后续数字系统可以分析的多位数字输出信号；
所述高位判断逻辑单元，其接收来自所述置位控制逻辑单元的判断电平，控制所述可编程延迟单元的延迟时间；
所述可编程延迟单元，其接收所述高位判断逻辑单元发出的控制信号、所述判断逻辑单元的判断结果信号和静态控制信号，输出比较时钟；
比较时钟控制高速比较器进行下一位信号的比较；
高位比较器根据所述开关电容阵列的保持结果比较出输出信号。
2.根据权利要求1所述的适用于高速模数转换器的时序控制电路，其特征在于，所述判断逻辑单元，其根据对比较输出信号的有效性判断结果，控制置位控制逻辑单元的逻辑置位。
3.根据权利要求1所述的适用于高速模数转换器的时序控制电路，其特征在于，所述置位控制逻辑单元，包括，从高位至低位的多个置位控制逻辑模块；所述多个置位控制逻辑模块接受所述判断逻辑单元控制对高位至低位进行置位，并将判断电平分别发送给所述高位判断逻辑单元。
4.根据权利要求3所述的适用于高速模数转换器的时序控制电路，其特征在于，所述高位判断逻辑单元，其根据来自不同置位控制逻辑模块的判断电平，动态控制可编程延迟单元的延迟时间。
5.一种高速模数转换器，其特征在于，所述高速模数转换器，包括权利要求1-4中任一项所述的适用于高速模数转换器的时序控制电路。
CN201711206392.7A 2017-11-27 2017-11-27 一种适用于高速模数转换器的时序控制电路 Active CN107769785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711206392.7A CN107769785B (zh) 2017-11-27 2017-11-27 一种适用于高速模数转换器的时序控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711206392.7A CN107769785B (zh) 2017-11-27 2017-11-27 一种适用于高速模数转换器的时序控制电路

Publications (2)

Publication Number Publication Date
CN107769785A CN107769785A (zh) 2018-03-06
CN107769785B true CN107769785B (zh) 2020-04-07

Family

ID=61275432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711206392.7A Active CN107769785B (zh) 2017-11-27 2017-11-27 一种适用于高速模数转换器的时序控制电路

Country Status (1)

Country Link
CN (1) CN107769785B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784608A (zh) * 2003-05-15 2006-06-07 爱德万测试株式会社 测试装置
CN105450217A (zh) * 2014-09-18 2016-03-30 瑞昱半导体股份有限公司 时钟数据恢复电路及其方法
CN105959011A (zh) * 2016-06-13 2016-09-21 东南大学 一种分段延迟环模数转换器
CN106941345A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 D触发器和异步逐次逼近型模数转换器
CN107343289A (zh) * 2016-04-28 2017-11-10 网件公司 中继器带宽、无线配置及模数转换器时钟速率的调整

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9258008B2 (en) * 2014-03-31 2016-02-09 Stmicroelectronics International N.V. Adaptive delay based asynchronous successive approximation analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784608A (zh) * 2003-05-15 2006-06-07 爱德万测试株式会社 测试装置
CN105450217A (zh) * 2014-09-18 2016-03-30 瑞昱半导体股份有限公司 时钟数据恢复电路及其方法
CN107343289A (zh) * 2016-04-28 2017-11-10 网件公司 中继器带宽、无线配置及模数转换器时钟速率的调整
CN105959011A (zh) * 2016-06-13 2016-09-21 东南大学 一种分段延迟环模数转换器
CN106941345A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 D触发器和异步逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN107769785A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
US9571115B1 (en) Analog to digital converter with high precision offset calibrated integrating comparators
KR101927272B1 (ko) 연속 근사 레지스터 아날로그 디지털 컨버터
US9537499B2 (en) Circuit and method for comparator offset error detection and correction in an ADC
CN106817131B (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
US9362931B2 (en) Semiconductor device
US8482449B1 (en) Analog-to-digital converter with metastability detector
US10263634B2 (en) Analog-digital converter
JP5481809B2 (ja) コンパレータ回路及びそれを有するアナログデジタルコンバータ
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN103905049A (zh) 一种高速快闪加交替比较式逐次逼近模数转换器
US7847720B2 (en) Pipelined analog-to-digital converter
KR20140084577A (ko) 아날로그 디지털 변환장치 및 방법
US20190131997A1 (en) Bootstrapped high-speed successive approximation analog to digital converter
CN111030692A (zh) 一种高速模数转换电路及其控制方法
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN113364460B (zh) 用于超高速时域交织adc的快速收敛时钟偏差校准方法
CN107835022B (zh) 一种适用于高速模数转换器的预处理时序控制电路
CN107769785B (zh) 一种适用于高速模数转换器的时序控制电路
US10812097B1 (en) Multi-stage analog to digital converter
CN115842554B (zh) 一种逐次逼近型模数转换器
TW202141934A (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
CN110808737A (zh) 用于异步sar-adc的延迟链电路的数字校正方法
TWI777464B (zh) 訊號轉換裝置與訊號轉換方法
US11258454B2 (en) Analog-digital converter
Huang et al. Area-power-efficient 11-bit SAR ADC with delay-line enhanced tuning for neural sensing applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.