CN103579272B - 成像装置、成像系统和成像装置的制造方法 - Google Patents

成像装置、成像系统和成像装置的制造方法 Download PDF

Info

Publication number
CN103579272B
CN103579272B CN201310342100.8A CN201310342100A CN103579272B CN 103579272 B CN103579272 B CN 103579272B CN 201310342100 A CN201310342100 A CN 201310342100A CN 103579272 B CN103579272 B CN 103579272B
Authority
CN
China
Prior art keywords
component
light shielding
refractive index
insulator
shielding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310342100.8A
Other languages
English (en)
Other versions
CN103579272A (zh
Inventor
成濑裕章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103579272A publication Critical patent/CN103579272A/zh
Application granted granted Critical
Publication of CN103579272B publication Critical patent/CN103579272B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了成像装置、成像系统和成像装置的制造方法。根据本发明的示例性实施例是一种成像装置，该成像装置包括：其中布置多个受光部的基板；被配置为布置于基板上的绝缘体；多个第一部件，该多个第一部件被配置为布置于基板上，使得多个第一部件在基板上的投影中的每一个至少部分地与多个受光部中的任一个重叠，多个第一部件中的每一个的侧面被绝缘体包围；被配置为布置于绝缘体和多个第一部件上的第二部件；和被配置为布置于第二部件中的遮光部。

Description

成像装置、成像系统和成像装置的制造方法
技术领域
本发明涉及成像装置和成像装置的制造方法。
背景技术
最近，已经讨论了包括用于增加入射到受光部上的光量的光学波导的成像装置。日本专利申请公开No.2006-261249讨论了一种成像装置，该成像装置包括多个受光部、用于将来自被照体的光引导到受光部的光学波导和用于防止光入射到相邻的受光部的遮光部。
发明内容
根据本发明的一个方面，一种成像装置包括：其中布置了多个受光部的基板；布置于基板上的绝缘体；多个第一部件，所述多个第一部件布置于基板上使得所述多个第一部件中的每一个在基板上的投影至少部分地与所述多个受光部中的任一个重叠，所述多个第一部件中的每一个被绝缘体包围；布置于绝缘体和所述多个第一部件上的第二部件；和布置于第二部件中的遮光部。
根据本发明的另一方面，一种成像装置包括：其中布置了多个受光部的基板；布置于基板上的绝缘体；多个第一部件，所述多个第一部件布置于基板上使得所述多个第一部件中的每一个在基板上的投影至少部分地与所述多个受光部中的任一个重叠，所述多个第一部件中的每一个被绝缘体包围；并且，所述多个第一部件的折射率比绝缘体的折射率高；布置于绝缘体上以连接所述多个第一部件中的两个邻接的第一部件的连接部件，连接部件的折射率比绝缘体的折射率高；和布置于连接部件上的遮光部。
根据本发明的又一方面，一种成像装置的制造方法包括：制备其中布置有多个受光部并且其上布置有绝缘体的基板；在绝缘体中形成与所述多个受光部对应的多个第一开口；分别在所述多个第一开口中形成第一部件；在绝缘体上以及在多个第一部件上形成第二部件；在第二部件中形成多个第二开口；以及分别在所述多个第二开口中形成遮光部。
根据本发明的又一方面，一种成像装置的制造方法包括：制备其中布置有多个受光部并且其上布置有绝缘体的基板；形成多个第一部件，所述第一部件布置于基板上使得所述多个第一部件中的每一个在基板上的投影至少部分地与所述多个受光部中的任一个重叠，所述多个第一部件中的每一个被绝缘体包围；形成布置于绝缘体和所述多个第一部件上的第二部件，第二部件的折射率比第一部件的折射率低；和形成布置于第二部件的第一部分与第二部分之间的遮光部，其中，遮光部在基板上的投影位于所述多个第一部件之中的两个邻接的第一部件在基板上的投影之间。
从下文参照附图对示例性实施例的描述，本发明的其它特征和方面将变得清晰。
附图说明
图1是示出根据第一示例性实施例的成像装置的截面结构的示意图。
图2是示出根据第一示例性实施例的成像装置的平面布局的示意图。
图3A、图3B和图3C是示出根据第一示例性实施例和第二示例性实施例的成像装置的制造方法的示图。
图4A、图4B和图4C是示出根据第一和第二示例性实施例的成像装置的制造方法的示图。
图5A和图5B是示出根据第一和第二示例性实施例的成像装置的制造方法的示图。
图6是示出根据第二示例性实施例的成像装置的平面布局的示意图。
图7A、图7B和图7C是示出根据第三示例性实施例的成像装置的制造方法的示图。
图8是示出根据第四示例性实施例的成像装置的截面结构的示意图。
图9A、图9B和图9C是示出根据第四示例性实施例的成像装置的制造方法的示图。
图10是示出根据第一示例性实施例的成像装置的截面结构的示意图。
图11是示出根据第四示例性实施例的成像装置的截面结构的示意图。
图12是根据本发明的第五示例性实施例的成像系统的框图。
具体实施方式
本发明的示例性实施例是包括波导的成像装置。具体而言，成像装置包括其中布置有多个受光部的基板。基板可以是诸如硅和锗的半导体基板。受光部可以是诸如光电二极管的光电转换单元。
与该多个受光部对应地布置多个波导。波导可包含常规的结构。例如，波导均可包含布置于基板上的绝缘体和其侧面被绝缘体包围并具有比绝缘体的折射率高的折射率的第一部件。作为替代方案，波导均可包含在布置于基板上的绝缘体与被布置为其侧面被绝缘体包围的第一部件之间布置的空气间隙或反射部件。
示例性实施例的特征在于其中布置有遮光部的部件的折射率与波导的折射率之间的关系或其中布置有遮光部的部件的折射率与被布置于该部件上或下的部件的折射率之间的关系。例如，第二部件被布置于波导上。遮光部被布置于第二部件中。第二部件可具有比构成波导的第一部件的折射率低的折射率。作为替代方案，第三部件被布置于第二部件与波导之间。第二部件可具有比第三部件的折射率低的折射率。作为替代方案，具有与第二部件的折射率不同的折射率的第四部件可被布置于第二部件上。遮光部可由常规的材料制成。例如，遮光部可由金属制成。
另一示例性实施例是包括被布置于波导上以连接邻接（adjoining）的波导的连接部件的成像装置。例如，连接部件由与构成波导的第一部件的材料相同的材料制成。第一部件和连接部件可通过同一过程形成。在这种示例性实施例中，遮光部被布置于连接部件上。受光部可由常规的材料制成。例如，遮光部可由金属制成。
日本专利申请公开No.2006-261249没有讨论在该处布置遮光部的部件的折射率。在日本专利申请公开No.2006-261249中讨论的成像装置由此可导致光混合到邻接的受光部中。特别地，在日本专利申请公开No.2006-261249的图2A中所示的成像装置中，构成光学波导的高折射率部件被布置于受光部上。高折射率部件的一部分甚至在遮光部之上延伸。由于被布置于遮光部上的高折射率部件不被遮光，因此，斜射光趋于入射于其上。如果光入射于被布置于遮光部上的高折射率部件上，那么光可通过高折射率部件传播并入射到相邻（adjacent）的光学波导。这可导致光混合到邻接的受光部中。
光混合到邻接的受光部中可产生噪声并导致图像质量下降。根据本发明的示例性实施例中的一些，可减少光的混合以提高图像质量。
以下将更详细地描述本发明的示例性实施例。注意，本发明不仅仅限于以下描述的示例性实施例。其中在不背离本发明的要旨的情况下修改以下的示例性实施例的配置的一部分的变型例也构成本发明的示例性实施例。其中以下的示例性实施例中的任一个的配置的一部分被添加到另一示例性实施例的例子和/或其中以下的示例性实施例中的任一个的配置的一部分被另一示例性实施例的配置的一部分替代的例子也构成本发明的示例性实施例。
将描述第一示例性实施例。将参照附图描述本发明的第一示例性实施例。图1和图2分别是示出根据本示例性实施例的成像装置的截面结构和平面布局的示意图。
图1示出被布置于像素区域中的三个像素和被布置于周边电路区域中的晶体管。事实上，像素区域包含矩阵状布置的多个像素。周边电路区域包括多个晶体管，该多个晶体管包含具有相反导电类型的半导体区域的晶体管。
以下的描述针对信号电荷是电子的情况。但是，信号电荷可以是空穴。如果信号电荷是空穴，那么半导体区域被相反导电类型的半导体区域替代。
在本示例性实施例中，半导体基板101是通过外延生长形成的N型硅层。半导体基板101包含P型半导体区域和N型半导体区域。半导体基板101具有主表面102。在本示例性实施例中，主表面102是半导体基板101与层叠于半导体基板101上的热氧化膜（未示出）之间的界面。光通过主表面102入射于半导体基板101上。光的入射方向由箭头L表示。
例如，受光部103是光电二极管。在本示例性实施例中，多个受光部103被布置于半导体基板101中。在本示例性实施例中，受光部103是构成光电二极管的N型半导体区域。通过光电转换产生的电荷被收集到N型半导体区域。P型半导体区域109被布置为与半导体基板101的主表面102接触。
浮置扩散（FD）110是N型半导体区域。通过受光部103产生的电荷被传送到FD 110并被转换成电压。FD 110与未示出的放大部的输入节点电连接。可对于各像素布置放大部。作为替代方案，FD 110与未示出的信号输出线电连接。
栅电极111通过未示出的热氧化膜被布置于半导体基板101上。被布置于受光部103与FD 110之间的栅电极111是用于控制受光部103与FD 110之间的电荷传送的传送栅电极。周边电路区域包含晶体管的源极区域119和漏极区域119。
在图1中，绝缘体104被布置于半导体基板101上。在本示例性实施例中，绝缘体104是硅氧化物膜。绝缘体104可具有1.40～1.60的折射率。第一布线层112a、第二布线层112b和第三布线层112c被布置于半导体基板101上。第一布线层112a、第二布线层112b和第三布线层112c相对于半导体基板101的主表面102位于不同高度。
在本示例性实施例中，包含于第一布线层112a和第二布线层112b中的导电部件主要包含铜。包含于第三布线层112c中的导电部件主要包含铝。第三布线层112c包含构成周边电路区域的布线层和焊盘的导电部件。包含于各布线层中的导电部件可由除铜或铝以外的导电材料制成。第一布线层112a的导电部件中的一些导电部件和第二布线层112b的导电部件中的一些导电部件通过未示出的插头被电连接。第二布线层112b的导电部件中的一些导电部件和第三布线层112c的导电部件中的一些导电部件通过插头403被电连接。
插头403由诸如钨的导电材料制成。除通过插头电连接的部分以外，绝缘体104使第一布线层112a的导电部件、第二布线层112b的导电部件和第三布线层112c的导电部件相互绝缘。绝缘体104可包含多个层间绝缘膜。该多个层间绝缘膜包含被布置于半导体基板101与第一布线层112a之间的层间绝缘膜、被布置于第一布线层112a与第二布线层112b之间的层间绝缘膜和/或被布置于第二布线层112b上的层间绝缘膜。在本示例性实施例中，在多个布线层112a、112b和112c之中，第三布线层112c最远离半导体基板101。注意，布线层的数量不限于三个。
在图1中，在本示例性实施例中，第一部件106a构成用于引导光的波导。以下，第一部件106a将被称为波导部件106a。波导部件106a被布置为使得它们的侧面被绝缘体104包围。换句话说，当在沿与基板101的主表面102平行的面切取的截面中观察时，波导部件106a被绝缘体104包围。由与波导部件106a的材料相同的材料制成的连接部件106b被布置于波导部件106a和绝缘体104上。在本示例性实施例中，波导部件106a和连接部件106b是硅氮化物膜。作为替代方案，波导部件106a和连接部件106b可由硅氧氮化物膜或有机材料（诸如聚酰亚胺系聚合物的树脂）制成。波导部件106a和连接部件106b可由不同的材料制成。例如，波导部件106a可以是硅氮化物膜，并且，连接部件106b可以是硅氧氮化物膜。
在本示例性实施例中，波导部件106a和连接部件106b两者都具有比绝缘体104的折射率高的折射率。具体而言，波导部件106a和连接部件106b两者都具有大于等于1.60的折射率。由于波导部件106a的折射率比绝缘体104的折射率高，因此，入射于波导部件106a与绝缘体104之间的界面上的光基于斯奈尔定律（Snell’law）被反射。波导部件106a可由此将光限制于内部。换句话说，波导部件106a可用作用于将入射光引导到受光部103的波导。硅氮化物膜可被配置为具有高的氢含量。由硅氮化物膜制成的波导部件106a可由此通过氢供给效果终止半导体基板101的悬空键（dangling bonds）。因此，可以减少诸如白缺陷的噪声。聚酰亚胺系有机材料具有约1.7的折射率。聚酰亚胺系有机材料具有优于硅氮化物膜的嵌入特性。通过1.80～2.40的范围中的折射率，波导部件106a可提供改进的波导性能。
波导部件106a可被配置为包含多种材料。在这种情况下，多种材料中的任一种可具有比绝缘体104的折射率高的折射率。例如，波导部件106a均可包含硅氮化物膜和硅氧氮化物膜。波导部件106a均可被配置为使得硅氮化物膜被布置于波导部件106a的侧面和底部附近，并且有机材料被布置于其它区域中。如图1所示，连接部件106b不需要被布置于周边电路区域中。
与本示例性实施例不同，可通过在波导部件106a与绝缘体104之间布置空气间隙或反射部件来形成波导。在这种示例性实施例中，波导部件106a的折射率不被特别限制。在这种示例性实施例中，波导部件106a可简单地由透光材料制成。
在图1中，蚀刻阻止部件113被布置于波导部件106a与半导体基板101之间。蚀刻阻止部件113是意图在制作要被布置于绝缘体104中的用于波导部件106a的开口时精确地阻止蚀刻的层。蚀刻阻止部件113可以是用于阻碍蚀刻进展的层。蚀刻阻止部件113和波导部件106a相互接触。蚀刻阻止部件113由与绝缘体104不同的材料形成。在本示例性实施例中，蚀刻阻止部件113是硅氮化物膜。根据蚀刻条件，蚀刻阻止部件113可被省略。
在图1中，第二部件107被布置于绝缘体104和波导部件106a上。在本示例性实施例中，第二部件107是硅氧化物膜。第二部件107具有比波导部件106a的折射率低的折射率。具体而言，第二部件107的折射率落入1.40～1.60的范围内。
在本示例性实施例中，连接部件106b被布置于第二部件107与波导部件106a之间。连接部件106具有比第二部件107的折射率高的折射率。即，连接部件106b是第三部件。
具有比第二部件107的折射率高的折射率的另一部件可被布置于连接部件106b与第二部件107之间。该另一部件的例子是硅氧氮化物膜。
在图1中示出遮光部108。在本示例性实施例中，至少遮光部108的一部分被布置于第二部件107中。更具体而言，当在截面中被观察时，遮光部108中的每一个被布置于第二部件107的两个部分之间。遮光部108由金属、合金或不透光的有机材料制成。遮光部108的材料可对具有400～600nm的波长的光具有高的反射率。在本示例性实施例中，遮光部108包含钨。遮光部108可由与插头403的材料相同的材料制成，该插头403使包含于第二布线层112b中的导电部件与包含于第三布线层112c中的导电部件电连接。如果遮光部108和插头403由相同的材料制成，那么这两者可通过同一步骤形成，这使得能够简化处理。在本示例性实施例中，遮光部108和插头403由相同的材料制成并通过同一步骤形成。
在本示例性实施例中，遮光部108均包含第二部分以及由金属或合金制成的第一部分。第二部分被布置为减少包含于第一部分中的金属的扩散。具体地，关于包含于第一部分中的金属的扩散，第二部分的扩散系数比绝缘体104的扩散系数低。第二部分可由所谓的势垒金属制成。插头403也可被配置为包含第一部分和第二部分。
第四部件114和第一透镜115被布置于第二部件107上。第四部件114可用作保护膜。在本示例性实施例中，第四部件114和第一透镜115由硅氮化物膜制成。在本示例性实施例中，第四部件114和第一透镜115两者都具有比第二部件107的折射率高的折射率。注意，第四部件114只需要具有与第二部件107的折射率不同的折射率。第四部件114和第一透镜115不必需被布置。可在第一透镜115上布置平坦化膜116、滤色器117和第二透镜118。
第二部件107可具有比第一透镜115的折射率低的折射率。在本示例性实施例中，构成第一透镜115的硅氮化物膜具有约大于等于1.60的折射率。构成第二部件107的硅氧化物膜具有1.40～1.60的范围中的折射率。这种折射率的关系可提高对于斜入射光的灵敏度。原因如下：斜入射光可能无法充分地通过第一透镜115被会聚，在这种情况下，光将不入射于波导部件106a上。如果具有比第一透镜115的折射率低的折射率的第二部件107被布置于第一透镜115与波导部件106a之间，那么透过第一透镜115的光在第一透镜115与第二部件107之间的界面处向着波导部件106a被折射。作为结果，斜入射光入射于波导部件106a上，由此可提高对于斜入射光的灵敏度。
图10是示出根据本示例性实施例的成像装置的另一部分的截面结构的示意图。具有与图1的那些类似的功能的部分由相同的附图标记表示。根据本示例性实施例的像素区域包括有效像素区域和光学黑（OB）像素区域。图10示出包含于有效像素区域中的像素的截面和包含于OB像素区域中的像素的截面。
光学黑像素被布置于OB像素区域中。具体而言，遮光部902被布置于包含于OB像素区域中的像素的受光部103之上。遮光部902遮蔽包含于OB像素区域中的像素的受光部103以免受入射光。遮光部902由包含于第三布线层112c中的导电材料制成。注意，OB像素区域根据需要被设置。像素区域不需要包含OB像素区域。
下面，将描述根据本示例性实施例的遮光部108、遮光部902与第三布线层112c之间的位置关系。在本示例性实施例中，遮光部108被布置为与多个布线层112a～112c中的位置最远离半导体基板101的第三布线层112c相比，更接近半导体基板101。更具体而言，从半导体基板101的主表面102到遮光部108的底面的距离比从半导体基板101的主表面102到包含于第三布线层112c中的导电部件的底面的距离小。遮光部108也被布置为与遮光部902相比更接近半导体基板101。更具体而言，从半导体基板101的主表面102到遮光部108的底面的距离比从半导体基板101的主表面102到遮光部902的底面的距离小。如图10所示，从半导体基板的主表面102到遮光部108的顶面的距离等于从半导体基板101的主表面102到遮光部902的底面的距离。顺便说一句，从半导体基板101的主表面102到遮光部108的顶面的距离可比从半导体基板101的主表面102到遮光部902的底面的距离大。
在图1和图10中，遮光部108的底面与连接部件106b的顶面相比更接近半导体基板101。换句话说，遮光部108被部分地布置于连接部件106b中。但是，遮光部108的底面可与连接部件106b的顶面相比更远离半导体基板101。换句话说，第二部件107的一部分可被布置于遮光部108与连接部件106b之间。作为替代方案，遮光部108的底面可位于与连接部件106b的顶面相同的位置。
如图1和图10所示，在本示例性实施例中，遮光部108的顶面和第二部件107的顶面两者都与第四部件114接触。但是，第二部件107的一部分可被布置于遮光部108与第四部件114之间。在这种情况下，遮光部108与第四部件114不相互接触。
图2示出根据本示例性实施例的波导部件和遮光部的平面布局图。在图2中，具有与图1的那些类似的功能的部分由相同的附图标记表示。其详细的描述将被省略。在图2中，点线201表示像素。像素201包含受光部103（图2中未示出）和波导部件106a。各遮光部108被布置于两个邻接的波导部件106a之间。更具体而言，遮光部108被布置为使得遮光部108在半导体基板101上的投影至少部分地与布置于该两个邻接的第一部件106a之间的绝缘体104的部分在半导体基板101上的投影重叠。
在本示例性实施例中，如图2所示，均具有方形形状的像素201以矩阵的方式被二维布置。入射于这样一组的水平和垂直布置的像素上的光包含与图2的平面垂直入射的光以及斜入射光。遮光部108被布置于邻接的波导部件106a之间，使得穿过水平和垂直邻接像素的芯片上透镜（on chip lens）（第一透镜115）的斜入射光将不漏入。
遮光部108可以被布置为不与绝缘体104重叠。例如，遮光部108可沿波导部件106a的外周被布置于波导部件106a上。即使通过这种布置，遮光部108也可抑制光混合到邻接的波导部件106a中。
下面，将参照图3A、图3B和图3C到图5A和图5B，描述根据本示例性实施例的制造方法。在图3A、图3B和图3C到图5A和图5B中，具有与图1、图2和图10的那些类似的功能的部分由相同的附图标记表示。其详细的描述将被省略。
图3A示出制备半导体基板101的步骤，在该半导体基板101中布置多个受光部103并且在该半导体基板101上布置绝缘体104。更具体而言，在图3A所示的步骤中，在半导体基板101中形成半导体区域。在半导体基板101上形成栅电极111、绝缘体104、蚀刻阻止部件113、第一布线层112a和第二布线层112b。
在本步骤中，首先在半导体基板101中形成受光部103。在半导体基板101上形成栅电极111。然后形成FD 110以及构成源极和漏极的半导体区域119。
接下来，在受光部103的主表面102侧形成保护层301。例如，保护层301是硅氮化物膜。保护膜301可包括包含硅氮化物膜和硅氧化物膜的多个层。保护层301可具有用于减少在随后的步骤中对于受光部103的可能的损伤的功能。保护层301可具有抗反射功能。
在保护层301的与半导体基板101相反的一侧形成蚀刻阻止部件113。蚀刻阻止部件301可具有比稍后将形成的开口105的底部的面积大的面积。不需要在除形成开口105的底部的区域以外的区域中形成蚀刻阻止部件301。不必需形成保护层301和蚀刻阻止部件113。
接下来，形成绝缘体104、第一布线层112a和第二布线层112b。在本示例性实施例中，通过双重镶嵌方法（dual damascene method）形成第一布线层112a和第二布线层112b。将以绝缘体104包含多个层间绝缘膜104a～104e的情况为例描述该形成。为了方便起见，多个层间绝缘膜104a～104e将从最接近半导体基板101的一个层间绝缘膜起依次被称为第一到第五层间绝缘膜104a～104e。
在像素区域和周边电路区域的整个表面之上形成第一层间绝缘膜104a。如果需要的话，第一层间绝缘膜104a的在与半导体基板101相反的一侧的表面可被平坦化。在第一层间绝缘膜104a中形成未示出的接触孔。用于电连接第一布线层112a的导电部件和半导体基板101的半导体区域的插头被布置于接触孔中。
接下来，在第一层间绝缘膜104a的与半导体基板101相反的一侧形成第二层间绝缘膜104b。通过蚀刻去除第二层间绝缘膜104b的与要布置第一布线层112a的导电部件的区域对应的部分。在像素区域和周边电路区域上形成用于形成第一布线层112a的金属膜。然后通过化学机械抛光（CMP）去除金属膜，直到露出第二层间绝缘膜104b。通过这种过程，形成构成第一布线层112a的布线的导电部件的预定图案。
接下来，在像素区域和周边电路区域上形成第三层间绝缘膜104c和第四层间绝缘膜104d。通过蚀刻去除第四层间绝缘膜104d的与要布置第二布线层112b的导电部件的区域对应的部分。接下来，通过蚀刻去除第三层间绝缘膜104c的与要布置用于电连接第一布线层112a的导电部件和第二布线层112b的导电部件的插头的区域对应的部分。在像素区域和周边电路区域上形成用于形成第二布线层112b和插头的金属膜。然后，通过CMP去除金属膜，直到露出第四层间绝缘膜104d。通过这种过程，形成第二布线层112b的布线图案和插头图案。注意，在形成第三层间绝缘膜104c和第四层间绝缘膜104d之后，可首先通过蚀刻去除与要布置用于电连接第一布线层112a的导电部件与第二布线层112b的导电部件的插头的区域对应的部分。
接下来，在像素区域和周边电路区域上形成第五层间绝缘膜104e。如果需要的话，可通过CMP使第五层间绝缘膜104e的在与半导体基板101相反的一侧的表面平坦化。
可在层间绝缘膜104a～104e之间布置蚀刻阻止膜、金属扩散防止膜或具有这两种功能的膜。具体而言，如果绝缘体104是硅氧化物膜，那么可布置硅氮化物膜作为金属扩散防止膜。
可通过镶嵌方法以外的技术形成第一布线层112a和第二布线层112b。将描述镶嵌方法以外的技术的例子。在形成第一层间绝缘膜104a之后，在像素区域和周边电路区域上形成用于形成第一布线层112a的金属膜。通过蚀刻去除该金属膜的除要布置第一布线层112a的导电部件的区域以外的部分。这形成第一布线层112a的布线图案。随后，形成第二层间绝缘膜104b和第三层间绝缘膜104c，并且，以类似的方式形成第二布线层112b。在形成第二布线层112b之后，形成第四层间绝缘膜104d和第五层间绝缘膜104e。如果需要的话，第三层间绝缘膜104c和第五层间绝缘膜104e的在与半导体基板101相反的一侧的表面被平坦化。
图3B示出在绝缘体104中形成多个开口105的步骤。在与多个受光部103对应的位置中形成多个开口105。首先，在绝缘体104的与半导体基板101相反的一侧形成未示出的蚀刻掩模图案。蚀刻掩模图案被布置于除要布置开口105之处以外的区域中。换句话说，蚀刻掩模图案在要布置开口105的区域中具有开口。蚀刻掩模图案的例子是通过光刻和显影被构图的光刻胶。
随后，通过使用该蚀刻掩模图案作为掩模来蚀刻绝缘体104。这形成开口105。在蚀刻绝缘体104之后，去除蚀刻掩模图案。
如果蚀刻阻止部件113被布置，那么执行蚀刻，直到在图3B中露出蚀刻阻止部件113。在用于蚀刻绝缘体104的蚀刻条件下，蚀刻阻止部件113的蚀刻速度比在相同的条件下的绝缘体104的蚀刻速度低。如果绝缘体104是硅氧化物膜，那么蚀刻阻止部件113可以是硅氮化物膜或硅氧氮化物膜。可通过不同条件的多次蚀刻来露出蚀刻阻止部件113。
图3C示出用于分别在多个开口105中形成波导部件106a的步骤。在本示例性实施例中，在图3C的步骤中形成波导部件106a和连接部件106b。在像素区域和周边电路区域上沉积波导部件106a和连接部件106b的材料。这在开口105中形成波导部件106a，并在波导部件106a和绝缘体104上形成连接部件106b。波导部件106a和连接部件106b的材料的例子是硅氮化物膜。可通过诸如化学气相沉积（CVD）和溅射的膜形成或者通过诸如聚酰亚胺系聚合物的有机材料的涂敷，来沉积波导部件106a和连接部件106b的材料。在沉积波导部件106a和连接部件106b的材料之后，可通过使用回蚀（etch back）或CMP执行平坦化。在本示例性实施例中，执行基于CMP的平坦化。如果在图3B的步骤中绝缘体104被蚀刻以露出蚀刻阻止部件113，那么波导部件106a被布置为与蚀刻阻止部件113接触。
在本示例性实施例中，在布置于周边电路区域中的绝缘体104上沉积波导部件106a的材料。在平坦化之后且在形成第二部件107之前，去除该材料的布置于周边电路区域中的部分。此时，在像素区域中，波导部件106a的材料留在绝缘体104上。换句话说，残留的材料构成连接部件106b。从周边电路区域去除连接部件106b有利于后面描述的预期用于插头403的开口402的形成。注意，沉积于周边电路区域上的波导部件106a的材料不需要被去除。如果材料留下不被去除，那么连接部件106b甚至延伸到周边电路区域。
作为替代方案，可多次沉积相同的材料以形成波导部件106a和连接部件106b。此外，可接连地沉积多种不同的材料以形成波导部件106a和连接部件106b。例如，可通过首先沉积硅氮化物膜、然后沉积具有高的嵌入性能的有机材料，形成波导部件106a和连接部件106b。
图4A示出在绝缘体104和多个波导部件106a上形成第二部件107的步骤。在本示例性实施例中，在连接部件106b上形成第二部件107。例如，通过CVD形成硅氧化物膜。第二部件107的与半导体基板101相反的一侧可通过CMP被平坦化。
图4B示出在第二部件107中形成多个开口401的步骤。在图4B中，在要形成遮光部108的区域中形成开口401。在本示例性实施例中，在要形成插头403的区域中形成开口402。插头403预期电连接包含于第二布线层112b中的导电部件和包含于第三布线层112c中的导电部件。在本示例性实施例中，将描述遮光部108包含钨时的形成方法。
首先，在第二部件107上形成未示出的蚀刻掩模图案。蚀刻掩模图案被布置于除要布置开口401和402之处以外的区域中。换句话说，蚀刻掩模图案在要布置开口401和402的区域中具有开口。蚀刻掩模图案的例子是通过光刻和显影被构图的光刻胶。
然后，通过使用该蚀刻掩模图案为掩模蚀刻第二部件107。这形成开口401和402。在蚀刻第二部件107之后，去除蚀刻掩模图案。在本示例性实施例中，在形成开口401期间通过使用连接部件106b作为蚀刻阻止，来同时形成开口401和402。但是，不必需同时形成开口401和402。
图4C示出分别在多个开口401中形成遮光部108的步骤。更具体而言，在图4C中，形成遮光部108、插头403和第三布线层112c。
首先，在开口401和402中以及在第二部件107上形成用于形成遮光部108和插头403的金属膜。如果遮光部108包含第一部分和由势垒金属形成的第二部分，那么在形成金属膜之前，在开口401和402中以及在第二部件107上形成势垒金属层。在本示例性实施例中，遮光部108和插头403均包含主要包含钨的第一部分和主要包含作为势垒金属的钛氮化物的第二部分。然后，通过使用诸如CMP和回蚀的方法，除开口401和402内以外对金属膜和势垒金属层进行去除，使得作为底层的第二部件107露出。在本示例性实施例中，为了简化过程，同时形成遮光部108和插头403。但是，不必需同时形成遮光部108和插头403。
然后，例如，在像素区域和周边电路区域上形成铝膜。铝膜被蚀刻以形成第三布线层112c。虽然在图4C中被省略，但是，可在形成第三布线层112c的步骤中形成要布置于OB像素区域的受光部103上的遮光部902。
在图5A中，形成第四部件114和第一透镜115。在第二部件107的与半导体基板101相反的一侧形成第四部件114和第一透镜115。与像素区域的受光部103对应地布置第一透镜115。可通过常规的方法形成第四部件114和第一透镜115。
在图5B中，形成平坦化膜116、滤色器117和第二透镜118。首先，平坦化膜116形成为覆盖第四部件114和第一透镜115。平坦化膜116是绝缘体。例如，平坦化膜116由聚酰亚胺系有机材料制成。然后在与受光部103对应的位置中形成滤色器117和第二透镜118。
如上所述，在本示例性实施例中，在绝缘体104和多个波导部件106a上布置折射率比波导部件106a的折射率低的第二部件107。在第二部件107中布置遮光部108。这种配置可减少斜射光通过具有高折射率的部件传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，在绝缘体104和多个波导部件106a上布置连接部件106b。连接部件106b被布置为连接两个邻接的波导部件106a，并具有比绝缘体104的折射率高的折射率。遮光部108被布置于连接部件106b上。根据这种配置，可以减少光入射于连接邻接的波导部件106a的连接部件106b上。这可减少斜射光通过连接部件106传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，第二部件107被布置于绝缘体104和多个波导部件106a上。折射率比第二部件107的折射率高的第三部件（连接部件106b）被布置于第二部件107与多个波导部件106a之间。遮光部108被布置于第二部件107中。根据这种配置，在布置于高折射率部件上的低折射率部件中设置遮光部108可减少光入射于高折射率部件上。这可减少斜射光通过高折射率部件传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，第二部件107被布置于绝缘体104和多个波导部件106a上。折射率与第二部件107的折射率不同的第四部件114被布置为第二部件107上。遮光部108被布置于第二部件117中。第二部件107和遮光部108两者都被布置为与第四部件114接触。
根据这种配置，第二部件107不被布置于遮光部108与第四部件114之间。如果第二部件107的一部分被布置于遮光部108与第四部件114之间，那么在遮光部108之上形成第四部件114与第二部件107之间的界面。斜入射光可通过这种界面被折射或反射，并且入射于邻接的波导部件106a上。与第二部件107的一部分被布置于遮光部108与第四部件114之间的情况相比，由此可减少光的混合。作为结果，可减少光混合到邻接的受光部103中。
在本示例性实施例中，遮光部108从第二部件107的顶面延伸到底面。这可进一步提高减少光混合的效果。
将描述第二示例性实施例。第二示例性实施例针对本发明的另一示例性实施例。本示例性实施例与第一示例性实施例的不同之处在于遮光部的平面布局。在其它的方面，本示例性实施例与第一示例性实施例类似。以下的描述将仅针对与第一示例性实施例的不同之处。其它部分的描述被省略。
图6是示出根据本示例性实施例的成像装置的平面布局的示意图。图6示出波导部件106a和遮光部601。具有与图2的那些类似的功能的部分由相同的附图标记表示。其详细的描述被省略。
在本示例性实施例中，各像素201包含受光部103（图6未示出）和波导部件106a。遮光部601均被布置于两个邻接的波导部件106a之间。在本示例性实施例中，遮光部601以格子图案被布置。更具体而言，遮光部601被布置为使得遮光部601在半导体基板101上的投影包围波导部件106a在半导体基板101上的投影。遮光部601不仅被布置于被布置为在垂直方向或水平方向上邻接的波导部件106a之间，而且被布置于被布置为在对角线方向上邻接的波导部件106a之间。
根据本示例性实施例的OB像素区域具有与第一示例性实施例类似的截面结构。换句话说，图10是根据本示例性实施例的OB像素区域的示意截面图。本示例性实施例的制造方法与第一示例性实施例的制造方法类似。更具体而言，可通过图3A、图3B和图3C到图5A和图5B所示的制造方法形成本示例性实施例的成像装置。
如上所述，在本示例性实施例中，以格子图案布置遮光部601。这种配置可进一步减少光泄漏到邻接的受光部103中。
将描述第三示例性实施例。第三示例性实施例针对本发明的另一示例性实施例。本示例性实施例与第一示例性实施例的不同之处在于形成遮光部和第二部件的制造过程。以下的描述将仅针对与第一示例性实施例的不同之处。其它部分的描述被省略。
将参照图7A、图7B和图7C描述根据本示例性实施例的制造方法。在图7A～7C中，具有与图3A、图3B和图3C到图5A和图5B的那些类似的功能的部分由相同的附图标记表示。其详细的描述将被省略。根据本示例性实施例的制造方法包括第一示例性实施例的图3A～3C中所示的步骤。直到图3C的步骤与第一示例性实施例中的相同。其详细的描述将被省略。
在本示例性实施例中，在图3C所示的步骤之后，在连接部件106a上形成遮光部701。首先，在像素区域和周边电路区域上形成遮光部701的材料的膜。遮光部701的材料的膜被部分蚀刻，以形成布置于连接部件106b上的遮光部701。
接下来，在图7B中，形成第二部件702。在遮光部701、波导部件106a和连接部件106b的与半导体基板101相反的一侧形成第二部件702。第二部件702的例子是通过CVD形成的硅氧化物膜。第二部件702的在与半导体表面101相反的一侧的表面可通过CMP被平坦化。
随后，在图7C中，通过与第一示例性实施例的步骤相同的过程，形成第三布线层112c、第四部件114、第一透镜115、平坦化膜116、滤色器117和第二透镜118。
将描述通过以上的制造方法形成的本示例性实施例的成像装置。在本示例性实施例中，遮光部701至少部分地被布置于第二部件702中。更具体而言，当在截面中观察时，遮光部701均被布置为被夹在第二部件702的两个部分之间。遮光部701由金属、合金或不透光的有机材料制成。遮光部701的材料可对于具有400～600nm的波长的光具有高反射率。在本示例性实施例中，遮光部701包含钨。遮光部701可由与插头403的材料相同的材料制成，该插头403电连接包含于第二布线层112b中的导电部件与包含于第三布线层112c中的导电部件。如果遮光部701和插头403由相同的材料制成，那么这两者可通过同一步骤形成，以导致处理简化。在本示例性实施例中，遮光部701和插头403由相同的材料制成但在分开的步骤中形成。在形成第二部件702之前形成遮光部701。在形成第二部件702之后形成插头403。
在本示例性实施例中，遮光部701均包含第二部分和由金属或合金制成的第一部分。第二部分被布置为减少包含于第一部分中的金属的扩散。具体地，关于包含于第一部分中的金属的扩散，第二部分的扩散系数比绝缘体104的扩散系数低。第二部分可由所谓的势垒金属制成。插头403也可均包含第一部分和第二部分。在本示例性实施例中，遮光部701和插头403两者都包含主要包含钨的第一部分和主要包含作为势垒金属的钛氮化物的第二部分。
如图7C所示，在本示例性实施例中，第二部件702的一部分被布置于遮光部701与第四部件114之间。
如上所述，在本示例性实施例中，折射率比波导部件106a的折射率低的第二部件702被布置于绝缘体104与多个波导部件106a上。遮光部701被布置于第二部件702中。这种配置可减少斜射光通过具有高折射率的部件传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，连接部件106b被布置于绝缘体104与多个波导部件106a上。连接部件106b被布置为连接两个邻接的波导部件106a，并具有比绝缘体104高的折射率。遮光部701被布置于连接部件106b上。根据这种配置，可减少光在连接邻接的波导部件106a的连接部件106b上的入射。这可减少斜射光通过连接部件106b传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，第二部件702被布置于绝缘体104和多个波导部件106a上。折射率比第二部件702高的第三部件（连接部件106b）被布置于第二部件702与多个波导部件106a之间。遮光部701被布置于第二部件702中。根据这种配置，在布置于高折射率部件上的低折射率部件中设置遮光部701可减少光在高折射率部件上的入射。这可减少斜射光通过高折射率部件传播和减少光混合到邻接的波导部件106a中。作为结果，可减少光混合到邻接的受光部103中。
将描述第四示例性实施例。第四示例性实施例针对本发明的另一示例性实施例。本示例性实施例与第一示例性实施例的不同之处在于在绝缘体104上没有布置连接部件。在其它的方面，本示例性实施例与第一示例性实施例类似。以下的描述将仅针对与第一示例性实施例的不同之处。与第一示例性实施例的那些类似的部分的描述被省略。
图8是示出根据本示例性实施例的成像装置的截面结构的示意图。在图8中，具有与图1的那些类似的功能的部分由相同的附图标记表示。其详细的描述将被省略。如图8所示，在绝缘体104上没有布置包含与波导部件106a的材料相同的材料的部件。绝缘体104和第二部件107由此被布置为相互接触。
在本示例性实施例中，第二部件107被布置于绝缘体104和多个波导部件106a上。第二部件107具有比波导部件106a的折射率低的折射率。遮光部108至少部分地被布置于第二部件107中。换句话说，当在截面中观察时，遮光部108均被布置于第二部件107的两个部分之间。
第四部件114被布置于遮光部108与第二部件107上。第四部件114具有与第二部件107的折射率不同的折射率。遮光部108和第二部件107均被布置为与第四部件114接触。
图11是示出根据本示例性实施例的成像装置的另一部分的截面结构的示意图。具有与图8的那些类似的功能的部分由相同的附图标记表示。根据本示例性实施例的像素区域包含有效像素区域和OB像素区域。图11示出包含于有效像素区域中的像素的截面和包含于OB像素区域中的像素的截面。
OB像素区域包含光学黑像素。具体而言，遮光部902被布置于包含于OB像素区域中的像素的受光部103之上。遮光部902遮蔽包含于OB像素区域中的像素的受光部103以免受入射光。遮光部902由包含于第三布线层112c中的导电材料制成。注意，OB像素区域根据需要被设置。像素区域不需要包含OB像素区域。
图11示出布置有蚀刻阻止膜901的例子。蚀刻阻止膜901被布置于邻接的波导部件106a之间的绝缘体104上。蚀刻阻止膜901和遮光部108被布置为相互接触。蚀刻阻止膜901在后面将描述的制造过程中具有在去除沉积于绝缘体104上的波导部件106a的材料时作为阻止器的功能和在形成预期用于遮光部108的开口401时用作阻止器的功能这两者。蚀刻阻止膜901根据需要被设置。如图9A、图9B和图9C所示，可以省略蚀刻阻止膜901。
遮光部108具有与第一或第二示例性实施例类似的平面布局。换句话说，图2或图6示出根据本示例性实施例的遮光部108的平面布局。详细的描述将被省略。
下面，将参照图9A～9C描述根据本示例性实施例的制造过程。在图9A～9C中，具有与图1～8或图11类似的功能的部分由相同的附图标记表示。其详细的描述被省略。根据本示例性实施例的制造方法包括第一示例性实施例的图3A和图3B所示的步骤。直到图3B的步骤与第一示例性实施例的那些步骤类似。其详细的描述将被省略。
在图9A所示的步骤中，分别在多个开口105中形成波导部件106a。首先在像素区域和周边电路区域上沉积波导部件106a的材料。作为结果，在开口105中以及在绝缘体104上沉积波导部件106a的材料。波导部件106a的材料的例子是硅氮化物膜。可通过诸如CVD和溅射的膜形成或者通过诸如聚酰亚胺系聚合物的有机材料的涂敷，沉积波导部件106a的材料。
如果在图3B的步骤中绝缘体104被蚀刻以露出蚀刻阻止部件113，那么波导部件106a以与蚀刻阻止部件113接触的方式被布置。可多次沉积相同的材料以形成波导部件106a。可接连地形成多种不同的材料以形成波导部件106a。例如，可通过首先沉积硅氮化物膜并然后沉积具有高的嵌入性能的有机材料，形成波导部件106a。
在本示例性实施例中，去除布置于绝缘体104上的波导部件106a的材料的沉积膜的多个部分。在第一示例性实施例中，在图3C的步骤中，通过CMP将波导部件106a的材料平坦化，从而保留连接部件106b。相反，根据本示例性实施例，波导部件106a的材料经受CMP，直到底层被露出。在本示例性实施例中，由此不形成连接部件106b。可通过抛光或蚀刻去除波导部件106a的材料。
如果以与绝缘体104接触的方式沉积波导部件106a的材料，那么执行CMP，直到露出绝缘体104。用于去除波导部件106a的材料的CMP条件可以为使得绝缘体104具有比波导部件106a的材料低的抛光速度。换句话说，绝缘体104可具有作为CMP阻止器的功能。
作为替代方案，如果如图11所示的那样布置蚀刻阻止膜901，那么执行CMP，直到露出蚀刻阻止膜901。用于去除波导部件106a的材料的CMP条件可以为使得蚀刻阻止膜901具有比波导部件106a的材料低的抛光速度。在这种情况下，蚀刻阻止膜901用作CMP阻止器。
在图9B所示的步骤中，在波导部件106a上形成第二部件107、布置于第二部件107中的遮光部108、插头403和第三布线层112c。用于形成这些部件的方法与根据第一示例性实施例的图4A～4C的步骤或根据第三示例性实施例的图7A～7C的步骤类似。详细的描述因此将被省略。
如果如图11所示的那样布置蚀刻阻止膜901，那么蚀刻阻止膜901可在形成开口401期间用作阻止器。蚀刻阻止膜901由此具有用作CMP阻止器的功能和用作形成开口401期间的阻止器的功能这两者。
在图9C所示的步骤中，通过与第一示例性实施例的步骤类似的处理，形成第四部件114、第一透镜115、平坦化膜116、滤色器117和第二透镜118。
如上所述，在本示例性实施例中，在绝缘体104和多个波导部件106a上布置折射率比波导部件106a的折射率低的第二部件107。遮光部108被布置于第二部件107中。这种配置可减少斜射光通过具有高折射率的部件传播和减少光混合到邻接的波导部件106a中。作为结果，可减少光混合到邻接的受光部103中。
在本示例性实施例中，连接部件106b被布置于绝缘体104与多个波导部件106a上。连接部件106b被布置为连接两个邻接的波导部件106a并具有比绝缘体104的折射率高的折射率。遮光部108被布置于连接部件106b上。根据这种配置，可减少光在连接邻接的波导部件106a的连接部件106b上的入射。这可减少斜射光通过连接部件106传播和减少光混合到邻接的波导部件106a中。作为结果，可减少光混合到邻接的受光部103中。
在本示例性实施例中，第二部件107被布置于绝缘体104和多个波导部件106a上。折射率比第二部件107的折射率高的第三部件（连接部件106b）被布置于第二部件107与多个波导部件106a之间。遮光部108被布置于第二部件107中。根据这种配置，在布置于高折射率部件上的低折射率部件中设置遮光部108可减少光入射于高折射率部件上。这可减少斜射光通过高折射率部件传播和减少光混合到邻接的波导部件106a中。作为结果，可以减少光混合到邻接的受光部103中。
在本示例性实施例中，第二部件107被布置于绝缘体104和多个波导部件106a上。折射率与第二部件107的折射率不同的第四部件114被布置于第二部件107上。遮光部108被布置于第二部件117中。第二部件107和遮光部108两者都被布置为与第四部件114接触。
根据这种配置，第二部件107不被布置于遮光部108与第四部件114之间。如果第二部件107的一部分被布置于遮光部108与第四部件114之间，那么在遮光部108之上布置第四部件114与第二部件107之间的界面。斜入射光可通过该界面被折射或反射，并且入射于邻接的波导部件106a上。与第二部件107的一部分被布置于遮光部108与第四部件114之间的情况相比，由此可减少光的混合。作为结果，可减少光混合到邻接的受光部103中。
将描述第五示例性实施例。第五示例性实施例针对根据本发明的成像系统的示例性实施例。成像系统的例子包括数字静物照相机、数字摄像机、复印机、传真机、移动电话、车载照相机和观察卫星。图12示出作为成像系统的例子的数字静物照相机的框图。
在图12中，挡板1001保护镜头1002。镜头1002在成像装置1004上形成被照体的光学图像。光阑1003改变通过镜头1002的光量。成像装置1004是在前面的示例性实施例中的任一个中描述的成像装置。成像装置1004将通过镜头1002形成的光学图像转换成图像数据。在成像装置1004的半导体基板上形成模数（AD）转换单元。信号处理单元1007对于由成像装置1004输出的捕获数据进行各种校正，并执行数据压缩。在图12中，定时产生单元1008向成像装置1004和信号处理单元1007输出各种定时信号。通用控制单元1009控制整个数字静物照相机。帧存储器单元1010暂时存储图像数据。接口单元1011预期在记录介质1012上执行记录和/或读取。记录介质1012是在其上记录和/或从其读取捕获数据的可拆卸地附接的半导体存储器。接口单元1013预期与外部计算机通信。可从成像系统外面输入定时信号等。成像系统需要至少包括成像装置1004和处理从成像装置1004输出的成像信号的信号处理单元1007。
在本示例性实施例中，成像装置1004和AD转换单元被描述为在同一半导体基板上形成。但是，可在不同的半导体基板上形成成像装置1004和AD转换单元。此外，可在同一基板上形成成像装置1004和信号处理单元1007。
在本示例性实施例中，成像装置1004是根据第一到第四示例性实施例的成像装置中的任一个。根据第一到第四示例性实施例的成像装置中的任一个可由此被应用于成像系统。向成像系统应用根据本发明的示例性实施例可提高图像质量。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽泛的解释以包含所有这些变更方式、等同的结构和功能。

Claims (25)

1.一种成像装置，包括：
基板，在所述基板中布置多个受光部；
绝缘体，布置于所述基板上；
多个第一部件，所述多个第一部件布置于所述基板上，使得所述多个第一部件中的每一个在所述基板上的投影至少部分地与所述多个受光部中的任一个重叠，所述多个第一部件中的每一个被所述绝缘体包围；
第二部件，布置于所述绝缘体和所述多个第一部件上；
遮光部，布置于第二部件中；和
滤色器，布置在所述第二部件的上方。
2.根据权利要求1的成像装置，其中，第二部件的折射率比第一部件的折射率低。
3.根据权利要求2的成像装置，还包括：
第三部件，布置于第二部件与所述绝缘体之间以及布置于第二部件与所述多个第一部件之间，第三部件的折射率比第二部件的折射率和所述绝缘体的折射率两者高；和
第四部件，布置于第二部件上并具有与第二部件的折射率不同的折射率，
其中，所述多个第一部件具有比所述绝缘体的折射率高的折射率，并且，
其中，第二部件和所述遮光部都被布置为与第四部件接触。
4.根据权利要求1的成像装置，还包括
第三部件，布置于第二部件与所述绝缘体之间以及布置于第二部件与所述多个第一部件之间，第三部件的折射率比第二部件的折射率高。
5.根据权利要求1的成像装置，还包括
第四部件，布置于第二部件上并具有与第二部件的折射率不同的折射率，
其中，第二部件和所述遮光部都被布置为与第四部件接触。
6.根据权利要求1的成像装置，还包括布置于所述基板上的多个布线层，
其中，所述绝缘体包含多个绝缘膜，所述多个绝缘膜中的每一个布置于所述多个布线层之间。
7.根据权利要求6的成像装置，其中，所述遮光部比所述多个布线层中的最远离所述基板的布线层更接近所述基板。
8.根据权利要求6的成像装置，其中，所述遮光部由与被配置为使包含于不同的布线层中的两个布线线路相互电连接的导电部件的材料相同的材料制成。
9.根据权利要求1的成像装置，还包括被配置为遮蔽所述多个受光部中的一些受光部的第二遮光部，
其中，从所述基板到布置于第二部件中的遮光部的距离比从所述基板到第二遮光部的距离小。
10.根据权利要求9的成像装置，其中，从所述基板到布置于第二部件中的遮光部的顶面的距离大于或等于从所述基板到第二遮光部的底面的距离。
11.根据权利要求1的成像装置，其中，所述遮光部以格子图案被布置，使得遮光部在所述基板上的投影包围各第一部件在所述基板上的投影。
12.根据权利要求1的成像装置，其中，所述遮光部包含由金属或所述金属的合金制成的第一部分和由关于所述金属的扩散系数比所述绝缘体的关于所述金属的扩散系数低的材料制成的第二部分。
13.根据权利要求1的成像装置，还包括配置为布置于第二部件上的多个透镜，
其中，所述多个透镜由折射率比第二部件的折射率高的材料制成。
14.根据权利要求5的成像装置，其中，第四部件的折射率比第二部件的折射率高，并且，
其中，第四部件构成多个透镜。
15.根据权利要求1的成像装置，其中，所述多个第一部件中的每一个构成用于将光引导到所述多个受光部中的相应的一个受光部的光学波导。
16.根据权利要求1的成像装置，其中，所述遮光部被布置为使得所述遮光部在所述基板上的投影至少部分地与所述绝缘体的布置于所述多个第一部件中的两个邻接的第一部件之间的部分在所述基板上的投影重叠。
17.一种成像系统，包括：
根据权利要求1-16中任一个的成像装置；和
被配置为处理来自所述成像装置的信号的信号处理单元。
18.一种成像装置的制造方法，包括：
制备其中布置有多个受光部并且其上布置有绝缘体的基板；
在所述绝缘体中形成与所述多个受光部对应的多个第一开口；
分别在所述多个第一开口中形成第一部件；
在所述绝缘体上以及在多个第一部件上形成第二部件；
在第二部件中形成多个第二开口；
分别在所述多个第二开口中形成遮光部；以及
在所述第二部件的上方形成滤色器。
19.根据权利要求18的成像装置的制造方法，其中，形成第一部件包含在第一部件和所述绝缘体上形成连接部件，所述连接部件由与第一部件的材料相同的材料制成。
20.根据权利要求19的成像装置的制造方法，还包括：
在形成第一部件之后且在形成第二部件之前，去除布置于预定区域中的所述连接部件的一部分；
在形成第二部件之后，在第二部件之中的布置于所述预定区域中的一部分中形成用于布置插头的开口，所述插头被配置为使构成布线的多个导电部件相互电连接。
21.根据权利要求18的成像装置的制造方法，还包括在所述基板上形成多个布线层，
其中，所述遮光部和被配置为使包含于两个不同的布线层中的导电部件相互电连接的插头同时形成。
22.根据权利要求18的成像装置的制造方法，其中，形成第一部件包含在所述绝缘体上沉积构成第一部件的材料，以及去除沉积于所述绝缘体上的所述材料，
其中，蚀刻阻止膜布置于所述绝缘体上，
其中，所述材料的去除通过抛光或蚀刻被执行，并且，
其中，所述蚀刻阻止膜是抛光或蚀刻中的阻止器。
23.根据权利要求22的成像装置的制造方法，其中，所述蚀刻阻止膜是形成第二开口时的阻止器。
24.根据权利要求22的成像装置的制造方法，其中，所述抛光是化学机械抛光(CMP)。
25.一种成像装置的制造方法，包括：
制备其中布置有多个受光部并且其上布置有绝缘体的基板；
形成多个第一部件，所述多个第一部件布置于所述基板上使得所述多个第一部件中的每一个在所述基板上的投影至少部分地与所述多个受光部中的任一个重叠，所述多个第一部件中的每一个被所述绝缘体包围；
形成布置于所述绝缘体和所述多个第一部件上的第二部件，第二部件的折射率比第一部件的折射率低；
形成布置于第二部件的第一部分与第二部分之间的遮光部；和
形成在所述第二部件上方的滤色器，
其中，所述遮光部在所述基板上的投影位于所述多个第一部件之中的两个邻接的第一部件在所述基板上的投影之间。
CN201310342100.8A 2012-08-07 2013-08-07 成像装置、成像系统和成像装置的制造方法 Expired - Fee Related CN103579272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012174843A JP6053382B2 (ja) 2012-08-07 2012-08-07 撮像装置、撮像システム、および撮像装置の製造方法。
JP2012-174843 2012-08-07

Publications (2)

Publication Number Publication Date
CN103579272A CN103579272A (zh) 2014-02-12
CN103579272B true CN103579272B (zh) 2016-08-24

Family

ID=50050668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310342100.8A Expired - Fee Related CN103579272B (zh) 2012-08-07 2013-08-07 成像装置、成像系统和成像装置的制造方法

Country Status (3)

Country Link
US (1) US9239423B2 (zh)
JP (1) JP6053382B2 (zh)
CN (1) CN103579272B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
US10319765B2 (en) * 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
JP2019012739A (ja) * 2017-06-29 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2019091817A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 固体撮像装置および固体撮像装置の製造方法
NL2020615B1 (en) * 2017-12-26 2019-07-02 Illumina Inc Image sensor structure
JP2020027937A (ja) * 2018-08-10 2020-02-20 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7008054B2 (ja) * 2018-10-17 2022-01-25 キヤノン株式会社 光電変換装置および機器
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
JP2020145397A (ja) * 2018-10-17 2020-09-10 キヤノン株式会社 光電変換装置、および、それを含む機器
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
JP7465120B2 (ja) 2020-03-10 2024-04-10 キヤノン株式会社 半導体装置、その製造方法及び機器
US20220293655A1 (en) * 2021-03-11 2022-09-15 Visera Technologies Company Limited Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214668A (zh) * 2010-04-06 2011-10-12 佳能株式会社 固态图像传感器和成像系统
CN102280460A (zh) * 2010-06-08 2011-12-14 夏普株式会社 固体摄像元件和电子信息设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
CN1126900C (zh) * 1998-04-30 2003-11-05 卡西欧计算机株式会社 使用外界光和照明板的显示装置
JP2003282850A (ja) * 2002-03-26 2003-10-03 Seiko Epson Corp 固体撮像素子
JP4743842B2 (ja) 2005-03-15 2011-08-10 キヤノン株式会社 固体撮像素子
JP4968893B2 (ja) * 2006-09-14 2012-07-04 キヤノン株式会社 撮像素子及び撮像システム
JP2008166677A (ja) 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
JP2008192951A (ja) * 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
CN101494233A (zh) * 2008-01-24 2009-07-29 索尼株式会社 固态摄像装置及其制造方法
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
JP2010074218A (ja) * 2008-09-16 2010-04-02 Dainippon Printing Co Ltd 固体撮像素子とその製造方法および固体撮像素子を用いた撮像装置
JP5428451B2 (ja) 2009-03-30 2014-02-26 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010238726A (ja) * 2009-03-30 2010-10-21 Panasonic Corp 固体撮像装置およびその製造方法
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP2013157442A (ja) * 2012-01-30 2013-08-15 Nikon Corp 撮像素子および焦点検出装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214668A (zh) * 2010-04-06 2011-10-12 佳能株式会社 固态图像传感器和成像系统
CN102280460A (zh) * 2010-06-08 2011-12-14 夏普株式会社 固体摄像元件和电子信息设备

Also Published As

Publication number Publication date
CN103579272A (zh) 2014-02-12
JP2014036037A (ja) 2014-02-24
JP6053382B2 (ja) 2016-12-27
US20140044390A1 (en) 2014-02-13
US9239423B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
CN103579272B (zh) 成像装置、成像系统和成像装置的制造方法
US11211410B2 (en) Solid-state image-capturing device and production method thereof, and electronic appliance
US20240049484A1 (en) Solid-state imaging element, production method thereof, and electronic device
CN111491117B (zh) 光学扫描仪的光学传感器
TWI532157B (zh) 固態成像器件及電子裝置
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
CN103296038B (zh) 图像传感器
CN104347653A (zh) 固体摄像装置及固体摄像装置的制造方法
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2008305972A (ja) 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
CN102231384B (zh) 图像传感器及其形成方法
CN107240593B (zh) 一种堆叠式全局曝光像素单元结构及其形成方法
CN102637709A (zh) 固态图像拾取装置及其制造方法
US10217783B2 (en) Methods for forming image sensors with integrated bond pad structures
CN102637705A (zh) 半导体器件制造方法
CN102637712A (zh) 半导体装置及其制造方法
KR20090034429A (ko) 이미지 센서 및 그 제조방법
CN202134536U (zh) 一种图像传感器
CN110299375B (zh) 半导体结构及其形成方法
KR102225787B1 (ko) 이미지 센서 및 그 제조 방법
KR20100080227A (ko) 이미지 센서 및 그 제조 방법
KR100856948B1 (ko) 이미지 센서 제조방법
KR20230037955A (ko) 이미지 센서, 이를 포함하는 카메라 모듈, 이를 포함하는 전자 장치 및 그 제조 방법
KR20070071046A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20210807

CF01 Termination of patent right due to non-payment of annual fee