CN103578949A - 栅极多晶硅和多晶硅电阻集成制作方法 - Google Patents
栅极多晶硅和多晶硅电阻集成制作方法 Download PDFInfo
- Publication number
- CN103578949A CN103578949A CN201210268972.XA CN201210268972A CN103578949A CN 103578949 A CN103578949 A CN 103578949A CN 201210268972 A CN201210268972 A CN 201210268972A CN 103578949 A CN103578949 A CN 103578949A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- grid
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 162
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 33
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000012010 growth Effects 0.000 claims description 7
- 230000004224 protection Effects 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 2
- 230000000717 retained effect Effects 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种栅极多晶硅和多晶硅电阻集成制作方法，包括步骤：在硅衬底上依次形成栅介质层和第一层多晶硅；进行第一次离子注入形成多晶硅电阻的掺杂；在第一层多晶硅上形成第二层氧化；对第二层氧化硅进行刻蚀仅保留多晶硅电阻形成区域上的第二层氧化硅；进行离子注入形成栅极多晶硅的掺杂；在第一层多晶硅上形成钨硅层；依次对钨硅层和第一层多晶硅进行刻蚀。本发明中的栅极多晶硅和多晶硅电阻都是采用同一次生长的多晶硅形成，且是一次刻蚀工艺对同一多晶硅进行刻蚀形成栅极多晶硅和多晶硅电阻，所以本发明能减少工艺步骤，提高生产效率，降低生产成本。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种栅极多晶硅和多晶硅电阻集成制作方法。
背景技术
在现有一些工艺中，如在0.3～0.5um的逻辑工艺中，会使用多晶硅上生长钨硅层（WSI）作为栅极，在具有上述栅极结构的工艺中，高阻值的多晶硅电阻（HR poly）是很必须的可选工艺，由于栅极多晶硅和多晶硅电阻都使用多晶硅，但是现有栅极多晶硅和多晶硅电阻集成制作方法普遍为：如图1所示，先生提供一衬底101，在衬底101上形成场氧102，场氧102能为浅沟槽场氧；由场氧102隔离出有源区；之后进行栅极介质层和栅极多晶硅103的生长，然后分别对栅极多晶硅103进行离子注入，对于PMOS器件的栅极多晶硅注入P型离子，对于NMOS器件的栅极多晶硅注入N型离子，上述离子注入都要求使栅极多晶硅103重掺杂；然后在栅极多晶硅103上生长钨硅层104；之后，采用光刻刻蚀工艺依次对钨硅层104和栅极多晶硅103进行刻蚀形成由钨硅层104和栅极多晶硅103组成的栅极；之后进行LDD注入、侧壁生长、源漏注入，形成PMOS或NMOS器件。上述形成PMOS或NMOS器件的工艺于没有集成高阻值的多晶硅电阻的工艺相同；高阻值的多晶硅电阻是在器件的栅极和源漏工艺完成之后，在形成一二氧化硅层105、以及多晶硅层106，对多晶硅层106进行离子注入，时注入后的多晶硅层106的阻值和要形成的多晶硅电阻的阻值相同；然后经过光刻刻蚀工艺形成多晶硅电阻106。由上可知，现有栅极多晶硅和多晶硅电阻集成制作工艺中，需要进行两次多晶硅的生长，即形成栅极多晶硅103的多晶硅层的生长、以及形成多晶硅电阻106的多晶硅生长，所以制造成本相对较高。
发明内容
本发明所要解决的技术问题是提供一种栅极多晶硅和多晶硅电阻集成制作方法，能减少工艺步骤，提高生产效率，降低生产成本。
为解决上述技术问题，本发明提供的栅极多晶硅和多晶硅电阻集成制作方法，用于实现由栅极多晶硅和钨硅层组成的栅极和多晶硅电阻的集成，所述栅极多晶硅包括N型栅极多晶硅和P型栅极多晶硅两种，包括如下步骤：
步骤一、提供一具有浅沟槽隔离结构的硅衬底，所述硅衬底的有源区由浅沟槽氧化层隔离；在所述硅衬底上依次形成栅介质层和第一层多晶硅。
步骤二、对所述第一层多晶硅进行第一次离子注入，该第一次离子注入为全片注入，所述第一次离子注入形成所述多晶硅电阻的掺杂。
步骤三、在所述第一层多晶硅上形成第二层氧化硅。
步骤四、采用光刻刻蚀工艺定义出所述多晶硅电阻的图形结构并将所述多晶硅电阻形成区域外的所述第二层氧化硅去除、所述多晶硅电阻形成区域上的所述第二层氧化硅保留。
步骤五、进行离子注入形成所述栅极多晶硅的掺杂，包括：
步骤5a、采用光刻工艺定义出所述N型栅极多晶硅的区域，在该区域中进行N型离子注入形成所述N型栅极多晶硅的掺杂。
步骤5b、采用光刻工艺定义出所述P型栅极多晶硅的区域，在该区域中进行P型离子注入形成所述P型栅极多晶硅的掺杂。
步骤5a或步骤5b能放置于步骤二的所述第一次离子注入的前一步或者后一步进行、或者放置在步骤四的光刻刻蚀工艺的后一步进行。
步骤六、在步骤二、步骤四和步骤五之后，在所述硅衬底正面生长钨硅层；在所述多晶硅电阻形成区域内所述钨硅层和所述第二层氧化硅接触、在所述多晶硅电阻形成区域外所述钨硅层和所述第一层多晶硅接触。
步骤七、采用光刻工艺定义出所述栅极的形成区域并依次对所述钨硅层和所述第一层多晶硅进行刻蚀，所述栅极区域外的所述钨硅层全部去除、位于所述栅极区域外且为所述多晶硅电阻区域外的所述第一层多晶硅全部去除，刻蚀后的所述栅极多晶硅和其顶部的所述钨硅层相接触并组成所述栅极；所述多晶硅电阻区域内的所述第一层多晶硅受到所述第二层氧化硅的保护阻挡而不被刻蚀，由所述多晶硅电阻区域内保留的所述第一层多晶硅组成所述多晶硅电阻。
进一步的改进是，步骤六中还包括在所述钨硅层表面上形成一层氮化硅层的步骤，以及在步骤七中的对所述钨硅层刻蚀前还包括采用刻蚀工艺将所述栅极的形成区域外的所述氮化硅层去除的工艺。
本发明中的栅极多晶硅和多晶硅电阻都是采用同一次生长的多晶硅形成，且是采用一次刻蚀工艺对同一多晶硅进行刻蚀形成栅极多晶硅和多晶硅电阻，所以本发明能减少工艺步骤，提高生产效率，降低生产成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有栅极多晶硅和多晶硅电阻集成在一起的结构示意图；
图2是本发明实施例方法的流程图；
图3A-图3F是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3F所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例栅极多晶硅3a和多晶硅电阻3b集成制作方法用于实现由栅极多晶硅3a和钨硅层5a组成的栅极和多晶硅电阻3b的集成，所述栅极多晶硅包括N型栅极多晶硅和P型栅极多晶硅两种，包括如下步骤：
步骤一、如图3A所示，提供一具有浅沟槽隔离结构的硅衬底1，所述硅衬底1的有源区由浅沟槽场氧2隔离；在所述硅衬底1上依次形成栅介质层和第一层多晶硅3。
步骤二、如图3B所示，对所述第一层多晶硅3进行第一次离子注入，该第一次离子注入为全片注入，所述第一次离子注入形成所述多晶硅电阻的掺杂，即使所述第一层多晶硅3的电阻值等于所要形成的多晶硅电阻3b的电阻值。
步骤三、如图3C所示，在所述第一层多晶硅3上形成第二层氧化硅4。
步骤四、如图3C所示，采用光刻刻蚀工艺定义出所述多晶硅电阻3b的图形结构并将所述多晶硅电阻3b形成区域外的所述第二层氧化硅4去除、所述多晶硅电阻3b形成区域上的所述第二层氧化硅4保留。本发明实施例中所述多晶硅电阻3b的图形结构位于所述浅沟槽场氧2的上方。
步骤五、如图3C所示，进行离子注入形成所述栅极多晶硅的掺杂，包括：
步骤5a、采用光刻工艺定义出所述N型栅极多晶硅的区域，在该区域中进行N型离子注入形成所述N型栅极多晶硅的掺杂；
步骤5b、采用光刻工艺定义出所述P型栅极多晶硅的区域，在该区域中进行P型离子注入形成所述P型栅极多晶硅的掺杂。
本发明实施例中的步骤5a或步骤5b放置在步骤四的光刻刻蚀工艺的后一步进行。在其它实施例中，步骤5a或步骤5b也能放置于步骤二的所述第一次离子注入的前一步或者后一步进行。
步骤六、如图3D所示，在所述第一层多晶硅3上形成钨硅层5a。其中所述多晶硅电阻3b的形成区域上方被所述第二氧化硅4保护，此处的钨硅层5a不和所述第一层多晶硅3接触，所述多晶硅电阻3b区域外的所述钨硅层5a和所述第一层多晶硅3接触。
在其它实施例中，也能在所述钨硅层表面上再形成一层氮化硅层。
步骤七、如图3E所示，采用光刻工艺定义出所述栅极的形成区域，即先形成一层光刻胶6，再对光刻胶6进行光刻形成光刻胶6的图形结构，在栅极形成区域上方用光刻胶6保护，其它区域的光刻胶6去除。
如图3F所示，依次对所述钨硅层5a和所述第一层多晶硅3进行刻蚀，所述栅极区域外的所述钨硅层5a全部去除。对于所述第一层多晶硅3，在所述栅极形成区域上方有光刻胶6保护、在所述多晶硅电阻形成区域上方有所述第二氧化硅4保护，故对所第一层多晶硅3进行刻蚀是，位于所述栅极区域内后所述多晶硅电阻区域内的所述第一层多晶硅3保留，位于所述栅极区域外且为所述多晶硅电阻3b区域外的所述第一层多晶硅3全部去除；由刻蚀后的位于所述栅极区域内的所述第一层多晶硅3组成栅极多晶硅3a，由所述栅极多晶硅3a和其顶部的所述钨硅层5a相接触并组成所述栅极，由刻蚀后的位于所述多晶硅电阻区域内的所述第一层多晶硅3组成所述多晶硅电阻3b。
如果步骤六中还形成有所述氮化硅层，则步骤七中的对所述钨硅层5刻蚀前还包括采用刻蚀工艺将所述栅极的形成区域外的所述氮化硅层去除的工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (2)
1.一种栅极多晶硅和多晶硅电阻集成制作方法，用于实现由栅极多晶硅和钨硅层组成的栅极和多晶硅电阻的集成，所述栅极多晶硅包括N型栅极多晶硅和P型栅极多晶硅两种，其特征在于，包括如下步骤：
步骤一、提供一具有浅沟槽隔离结构的硅衬底，所述硅衬底的有源区由浅沟槽氧化层隔离；在所述硅衬底上依次形成栅介质层和第一层多晶硅；
步骤二、对所述第一层多晶硅进行第一次离子注入，该第一次离子注入为全片注入，所述第一次离子注入形成所述多晶硅电阻的掺杂；
步骤三、在所述第一层多晶硅上形成第二层氧化硅；
步骤四、采用光刻刻蚀工艺定义出所述多晶硅电阻的图形结构并将所述多晶硅电阻形成区域外的所述第二层氧化硅去除、所述多晶硅电阻形成区域上的所述第二层氧化硅保留；
步骤五、进行离子注入形成所述栅极多晶硅的掺杂，包括：
步骤5a、采用光刻工艺定义出所述N型栅极多晶硅的区域，在该区域中进行N型离子注入形成所述N型栅极多晶硅的掺杂；
步骤5b、采用光刻工艺定义出所述P型栅极多晶硅的区域，在该区域中进行P型离子注入形成所述P型栅极多晶硅的掺杂；
步骤5a或步骤5b能放置于步骤二的所述第一次离子注入的前一步或者后一步进行、或者放置在步骤四的光刻刻蚀工艺的后一步进行；
步骤六、在步骤二、步骤四和步骤五之后，在所述硅衬底正面生长钨硅层；在所述多晶硅电阻形成区域内所述钨硅层和所述第二层氧化硅接触、在所述多晶硅电阻形成区域外所述钨硅层和所述第一层多晶硅接触；
步骤七、采用光刻工艺定义出所述栅极的形成区域并依次对所述钨硅层和所述第一层多晶硅进行刻蚀，所述栅极区域外的所述钨硅层全部去除、位于所述栅极区域外且为所述多晶硅电阻区域外的所述第一层多晶硅全部去除，刻蚀后的所述栅极多晶硅和其顶部的所述钨硅层相接触并组成所述栅极；所述多晶硅电阻区域内的所述第一层多晶硅受到所述第二层氧化硅的保护阻挡而不被刻蚀，由所述多晶硅电阻区域内保留的所述第一层多晶硅组成所述多晶硅电阻。
2.如权利要求1所述的栅极多晶硅和多晶硅电阻集成制作方法，其特征在于：步骤六中还包括在所述钨硅层表面上形成一层氮化硅层的步骤，以及在步骤七中的对所述钨硅层刻蚀前还包括采用刻蚀工艺将所述栅极的形成区域外的所述氮化硅层去除的工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210268972.XA CN103578949B (zh) | 2012-07-30 | 2012-07-30 | 栅极多晶硅和多晶硅电阻集成制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210268972.XA CN103578949B (zh) | 2012-07-30 | 2012-07-30 | 栅极多晶硅和多晶硅电阻集成制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578949A true CN103578949A (zh) | 2014-02-12 |
| CN103578949B CN103578949B (zh) | 2016-11-02 |
Family
ID=50050473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210268972.XA Active CN103578949B (zh) | 2012-07-30 | 2012-07-30 | 栅极多晶硅和多晶硅电阻集成制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578949B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731674A (zh) * | 2017-08-23 | 2018-02-23 | 长江存储科技有限责任公司 | 一种金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313516B1 (en) * | 1999-06-14 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Method for making high-sheet-resistance polysilicon resistors for integrated circuits |
| KR20050002034A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 고집적 모스펫 소자의 제조방법 |
| CN1901164A (zh) * | 2005-07-22 | 2007-01-24 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN102087998A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 双多晶结构器件及其制造方法 |
| JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
-
2012
- 2012-07-30 CN CN201210268972.XA patent/CN103578949B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313516B1 (en) * | 1999-06-14 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Method for making high-sheet-resistance polysilicon resistors for integrated circuits |
| KR20050002034A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 고집적 모스펫 소자의 제조방법 |
| CN1901164A (zh) * | 2005-07-22 | 2007-01-24 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN102087998A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 双多晶结构器件及其制造方法 |
| JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731674A (zh) * | 2017-08-23 | 2018-02-23 | 长江存储科技有限责任公司 | 一种金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578949B (zh) | 2016-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| US9312369B2 (en) | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure | |
| CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| US8377788B2 (en) | SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor | |
| US20150303187A1 (en) | BiCMOS Integration Using a Shared SiGe Layer | |
| CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| US20180323293A1 (en) | Method for manufacturing a bipolar junction transistor | |
| CN103545357B (zh) | 双极性晶体管 | |
| CN102339754B (zh) | 一种son结构mosfet的制备方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| US7968417B2 (en) | Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure | |
| CN103578949A (zh) | 栅极多晶硅和多晶硅电阻集成制作方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN103151292B (zh) | 抬高源漏结构CMOS和Bipolar器件的集成方法 | |
| CN104576532A (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| EP2506297A1 (en) | Bi-CMOS Device and Method | |
| CN101127319A (zh) | 减小sti边缘漏电的方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN104992929B (zh) | BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 | |
| US10290630B2 (en) | BiCMOS integration with reduced masking steps | |
| CN103177964A (zh) | 带选择性浅槽通孔的ldmos及其制备方法 | |
| WO2023087201A1 (zh) | 半导体结构及其制备方法、射频电路、通信装置 | |
| CN103165672B (zh) | Mos器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140114 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140114 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |