CN103578394A

CN103578394A - 选通驱动电路和使用该选通驱动电路的显示装置

Info

Publication number: CN103578394A
Application number: CN201210509754.0A
Authority: CN
Inventors: 尹重先
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2012-07-31
Filing date: 2012-12-03
Publication date: 2014-02-12
Anticipated expiration: 2032-12-03
Also published as: US20140037043A1; KR101395997B1; CN103578394B; US9105329B2; KR20140017737A; TW201405513A; TWI584248B

Abstract

本文的该实施方式涉及选通驱动电路和使用该选通驱动电路的显示装置，选通驱动电路和显示装置包括多个移位寄存器。所述选通驱动电路包括：多个移位寄存器，其中，所述多个移位寄存器中的每一个均被配置为包括顺序地输出选通信号的多个级，其中，当输入了被产生为第一逻辑电平电压的第k SR选择信号时，激活第k移位寄存器的级，而当输入了被产生为第二逻辑电平电压的第k SR选择信号时，不激第k移位寄存器的级活，其中，k是等于或小于所述多个移位寄存器的数量的自然数。

Description

选通驱动电路和使用该选通驱动电路的显示装置

技术领域

下面的描述涉及一种包括多个移位寄存器的选通驱动电路和显示装置。

背景技术

随着面向信息社会的进步，对用于显示图像的显示装置的需求增加。最近，开发了各种与阴极射线管的优点对应的减小重量和体积的平板显示器。例如，最近几年广泛使用了诸如液晶显示器（LCD）、等离子显示面板（PDP）和有机发光二极管（OLED）之类的各种平板显示器。

平板显示器通过使用向显示面板的选通线顺序地供应选通信号的选通驱动电路以及向显示面板的数据线供应数据电压的数据驱动电路来显示图像。通过将安装有选通驱动集成电路（IC）的印刷电路板附于显示面板的TAB（带式自动焊接）方法或在显示面板上形成选通驱动IC的GIP（板内选通驱动IC）来实现选通驱动电路。当通过GIP方法实现选通驱动电路时，平板显示器可以是轻薄的。因此，制造公司可考虑美观设计平板显示器的外观。另外，当通过GIP方法实现选通驱动电路时，示面板制造商可布置选通信号，并且可降低制造显示面板的费用。

同时，可增加选通信号的复杂度以提高画面质量。例如，选通驱动电路包括用于产生多个选通信号的多个移位寄存器。选通驱动电路需要用于在从多个移位寄存器产生的多个选通信号中选择任何一个选通信号的复用器。选通驱动电路将由复用器选择出的选通信号供应到选通线。

然而，复用器的尺寸应该大于移位寄存器的缓冲器尺寸，以使在没有选通信号损失的情况下复用器将选通信号传送至选通线。选通驱动电路的布图区域随着复用器尺寸的变大而变大。另外，显示装置的边框区域变得更宽。显示装置的边框区域在显示装置的一侧。在与非显示器对应的边框区域上不显示图像。当通过GIP方法实现选通驱动电路时，在边框区域上形成选通驱动电路。

另外，如果长时间驱动复用器，则复用器的开关元件可能劣化。开关元件的劣化引起复用器的输出损失。

发明内容

本申请的实施方式的一个目的提供一种选通驱动电路和使用所述选通驱动电路的显示装置，所述选通驱动电路和所述显示装置在不使用复用器的情况下选择从多个移位寄存器产生的多个选通信号中的任何一个，并将选择出的选通信号顺序地供应到选通线，其中，从移位寄存器产生的选通信号的频率彼此不同。

为了实现这些目的和其它优点，并且根据本发明的一方面，选通驱动电路包括：多个移位寄存器，其中，所述多个移位寄存器中的每一个均被配置为包括顺序地输出选通信号的多个级，其中，当输入了被产生为第一逻辑电平电压的第k SR选择信号时，激活第k移位寄存器的级，而当输入了被产生为第二逻辑电平电压的第k SR选择信号时，不激活第k移位寄存器的级，其中，k是等于或小于所述多个移位寄存器的数量的自然数。

在另一方面，一种显示装置包括：显示面板，其被配置为包括数据线和选通线；数据驱动电路，其被配置为向所述数据线供应数据电压；以及选通驱动电路，其被配置为向所述选通线顺序地供应选通信号，其中，所述选通驱动电路被配置为包括多个移位寄存器，其中所述多个移位寄存器中的每一个均被配置为包括顺序地输出选通信号的多个级，其中，当输入了被产生为第一逻辑电平电压的第k SR选择信号时，激活第k移位寄存器的级，而当输入了被产生为第二逻辑电平电压的第k SR选择信号时，不激活第k移位寄存器的级，其中，k是等于或小于所述多个移位寄存器的数量的自然数。

在该发明内容中描述的特征和优点以及下面详细的描述并非意在限制。考虑到附图、说明书和权利要求书，多个附加特征和优点对于本领域的普通技术人员而言将是明显的。

附图说明

图1示出根据本发明示例性实施方式的选通驱动电路；

图2示出第k移位寄存器的每一级的电路图；

图3示出用于显示从第一移位寄存器输出的信号的示例的波形图；

图4示出用于显示从第二移位寄存器输出的信号的示例的波形图；

图5示出用于显示来自选通驱动电路的第一SR选择信号、第二SR选择信号和输出信号的示例的波形图；

图6示出示意性地显示根据本发明示例性实施方式的显示装置的框图。

具体实施方式

下面将参照附图对本发明进行更全面的描述，在附图中示出了本发明的示例实施方式。然而，本发明可以以多种不同形式来实施，不应被解释为局限于此处阐述的实施方式。在整个说明书中，相同的标号始终指代相同的元件。在下面的描述中，如果确定对与本发明相关的已知功能或构造的详细描述会使本发明的主题不清晰，则省略所述详细描述。

图1示出根据本发明示例性实施方式的选通驱动电路。参照图1，根据示例性实施方式的选通驱动电路包括多个移位寄存器。在图1中，选通驱动电路包括两个移位寄存器；为了方便描述，第一移位寄存器110和第二移位寄存器120。

每个移位寄存器均包括由级联接头顺序地输出选通信号的多个级。例如，第一移位寄存器110具有由级联接头顺序地输出第一选通信号的多个级，如图1所示。另外，第二移位寄存器120具有由级联接头顺序地输出第二选通信号的多个级，如图1所示。为了方便描述，图1中示出了第一移位寄存器110的第p级ST(p)和第(p+1)级ST(p+1)以及第二移位寄存器120的第q级ST(q)和第(q+1)级ST(q+1)，其中，‘p’是小于第一移位寄存器110的级数的自然数，‘q’是小于第二移位寄存器120的级数的自然数。

第k移位寄存器的每一级均具有被供应了控制信号的控制端和输出端OUT，其中，‘k’是等于或小于移位寄存器的数量的自然数。控制端包括起始端START、时钟端CLK、选择端SEL等。输出端OUT耦接到显示面板的选通线。每一级的输出均通过输出端OUT被供应到选通线。

起始信号被输入到起始端START。起始信号可以是第一起始电压VST1、第二起始电压VST2或来自前级的进位信号CF。前级指的是位于基本级前面的级。例如，当第p级是基本级时，前级指的是第一级至第(p-1)级中的一级。另外，当第q级是基本级时，前级指的是第一级至第(q-1)级中的一级。第k移位寄存器的每一级均响应于通过起始端START的起始信号而输出选通高电压。选通高电压指示用于导通显示面板的扫描TFT的电压。例如，第一移位寄存器110的每一级均响应于通过起始端START的第一起始电压VST1或来自前级的进位信号CF而输出选通高电压的第一选通信号。第二移位寄存器120的每一级均响应于通过起始端START的第二起始电压VST2或来自前级的进位信号CF而输出选通高电压。来自前级的进位信号CF可以是来自前级的输出端的输出信号。

时钟信号CL之一被输入到时钟端CLK。时钟信号CL可以是i相位时钟信号，其中，‘i’是等于或大于2的自然数。第k移位寄存器的每一级均包括一个时钟端。时钟信号CL可被依次输入到第k移位寄存器的多个级。例如，第一时钟信号CL1被输入到第p级ST(p)或第q级ST(q)的时钟端CLK，而第二时钟信号CL2被输入到第(p+1)级ST(p+1)或第(q+1)级ST(q+1)的时钟端CLK。同时，输入到第一移位寄存器110的多个级的时钟信号可以与输入到第二移位寄存器120的多个级的时钟信号相同或不同。

在图1中，为了方便描述，第k移位寄存器的每一级均包括一个时钟端。然而，第k移位寄存器的每一级均可包括多个时钟端。在这种情况下，多个时钟信号CL可依次通过所述多个时钟端输入到第k移位寄存器的级。例如，当第一时钟输入到第p级ST(p)或第q级ST(q)的第一时钟端，并且第二时钟输入到第p级ST(p)或第q级ST(q)的第二时钟端时，第一时钟被输入到第(p+1)级ST(p+1)或第(q+1)级ST(q+1)的第二时钟端，并且第二时钟输入到第(p+1)级ST(p+1)或第(q+1)级ST(q+1)的第一时钟端。

SR选择信号中的任何一个均被输入到选择端SEL。当如图1所示选通驱动电路包括两个移位寄存器110和120时，两个SR选择信号SR_SEL1、SR_SEL2中的任何一个均被输入到选择端SEL。更具体地讲，第k SR选择信号被输入到第k移位寄存器的每一级的选择端SEL。例如，第一SR选择信号SR_SEL1输入到第一移位寄存器110的每一级的选择端SEL。另外，第二SR选择信号SR_SEL2输入到第二移位寄存器120的每一级的选择端SEL。

每一SR选择信号被产生为第一逻辑电平电压或第二逻辑电平电压。当输入了产生为第一逻辑电平电压的第k SR选择信号时，激活第k移位寄存器的级，而当输入了产生为第二逻辑电平电压的第k SR选择信号时，不激活第k移位寄存器的级。例如，第一移位寄存器110的级可响应于产生为第一逻辑电平电压的第一SR选择信号SR_SEL1而被激活并顺序地输出第一选通信号。另外，第一移位寄存器110的级可响应于产生为第二逻辑电平电压的第一SR选择信号SR_SEL1而不被激活。第二移位寄存器120可响应于产生为第一逻辑电平电压的第二SR选择信号SR_SEL2而被激活并顺序地输出第二选通信号。另外，第二移位寄存器120的级可响应于产生为第二逻辑电平电压的第二SR选择信号SR_SEL2而不被激活。第一逻辑电平电压可以是选通低电压，第二逻辑电平电压可以是高于所述选通低电压的选通高电压。参照图5详细描述SR选择信号。

在图1中，为了方便描述，控制端包括起始端START、时钟端CLK、选择端SEL，但控制端不限于此。控制端还可包括被输入了复位信号的复位端（未示出）。在这种情况下，第k移位寄存器的每一级可响应于复位信号被复位。同时，根据示例性实施方式的各个移位寄存器可被实现为公知的任何形式。

图2示出第k移位寄存器的每一级的电路图。参照图2，第k移位寄存器每一级均包括Q节点Q、QB节点QB、上拉TFT TU、下拉TFT TD、节点控制电路NC、放电控制电路DC等。

上拉TFT TU根据Q节点电压（Q节点Q处的电压）而导通和截止，并通过导通输出选通高电压。选通高电压可以是高电源电压VDD。上拉TFT TU响应于Q节点Q处的高电源电压VDD而导通。上拉TFTTU的栅极耦接到Q节点Q，其源极耦接到输出端OUT，其漏极耦接到供应选通高电压（或高电源电压VDD）的高电压电源。下拉TFT TD根据QB节点电压（QB节点QB处的电压）而导通和截止，并通过导通输出选通低电压。选通低电压可以是低电源电压。下拉TFT TD响应于QB节点QB处的高电源电压VDD而导通。下拉TFT TD的栅极耦接到QB节点QB，其源极耦接到供应选通低电压（或低电源电压）的低电压电源，其漏极耦接到输出端OUT。

节点控制电路NC响应于通过控制端输入的控制信号而将Q节点电压和QB节点电压控制为高电源电压VDD或低电源电压VSS。节点控制电路NC可响应于通过起始端START输入的起始信号而将Q节点电压充电至高电源电压VDD以及将QB节点电压放电至低电源电压VSS。另外，节点控制电路NC使用通过时钟端CLK输入的时钟信号作为用于控制自身的信号。例如，当上拉TFT TU导通时，节点控制电路NC使用时钟信号作为输出信号。或者，节点控制电路NC可响应于起始信号而将QB节点电压充电至高电源电压VDD或将Q节点电压放电至低电源电压VSS。

放电控制电路DC响应于产生为第二逻辑电平电压的第k SR选择信号而将Q节点电压和QB节点电压放电至低电源电压VSS。放电控制电路DC不管节点控制电路NC而将Q节点电压和QB节点电压放电至低电源电压VSS，因此第k移位寄存器的级可以是非激活。

放电控制电路DC可包括第一TFT T1和第二TFT T2。第一TFT T1响应于产生为第二逻辑电平电压的第k SR选择信号而导通，Q节点电压不管节点控制电路NC的操作而被放电为低电源电压VSS。第一TFT T1响应于产生为第一逻辑电平电压的第k SR选择信号而截止，由节点控制电路NC控制Q节点Q。第一TFT T1的栅极耦接到选择端SEL，其源极耦接到低电源电压源，其漏极耦接到Q节点Q。第二TFTT2响应于产生为第二逻辑电平电压的第k SR选择信号而导通，QB节点电压不管节点控制电路NC的操作而被放电为低电源电压VSS。第二TFT T2响应于产生为第一逻辑电平电压的第k SR选择信号而截止，由节点控制电路NC控制QB节点QB。第二TFT T2的栅极耦接到选择端SEL，其源极耦接到低电源电压源，其漏极耦接到QB节点QB。

在图2中，上拉TFT TU、下拉TFT TD、第一TFT T1和第二TFT T2实现为N型晶体管，但不限于此。上拉TFT TU、下拉TFT TD、第一TFT T1和第二TFT T2可实现为P型晶体管或公知的开关元件。

如本文所述，因为当第k SR选择信号被产生为第一逻辑电平时第一TFT T1和第二TFT T2截止，所以由节点控制电路NC控制Q节点Q和QB节点QB。即，第k移位寄存器的每一级正常操作，这指示第k移位寄存器被激活。然而，因为当第k SR选择信号被产生为第二逻辑电平时第一TFT T1和第二TFT T2导通，所以Q节点Q和QB节点QB不管节点控制电路NC而被放电至低电源电压VSS。即，第k移位寄存器的每一级不正常操作，这指示第k移位寄存器没有被激活。

同时，没有被激活的移位寄存器的每一级的输出端OUT的阻抗远高于被激活的移位寄存器的每一级的输出端OUT的阻抗。因此，被激活的移位寄存器可在不干扰没有被激活的移位寄存器的情况下稳定地输出选通信号。根据示例性实施方式的包括移位寄存器的选通驱动电路在不使用复用器的情况下在从多个移位寄存器产生的多个选通信号中选择任何一个，并将选择出的选通信号顺序地供应到选通线，其中，从移位寄存器产生的选通信号的频率彼此不同。因此，示例性实施方式可通过减小选通驱动电路的布图区域而减小显示装置的边框区域，其中，边框区域是显示装置的一侧，不在与非显示区域相对应的边框区域上显示图像。当选通驱动电路由GIP（板中选通驱动IC）实现时，在边框区域上形成选通驱动电路。

图3示出用于显示从第一移位寄存器输出的信号的示例的波形图。图4示出用于显示从第二移位寄存器输出的信号的示例的波形图。多个选通信号的频率可能彼此不同。即，如图3和图4所示，从第一移位寄存器110产生的第一选通信号的频率与从第二移位寄存器120产生的第二选通信号的频率不同。在图3中，从第一移位寄存器110产生的第一选通信号的周期是一个帧周期。在图4中，从第二移位寄存器120产生的第二选通信号的周期是H个帧周期，其中，‘H’是大于2的自然数。然而，第一移位寄存器110和第二移位寄存器120的频率不限于图3和图4的描述。

参照图3，从第一移位寄存器110产生第一选通信号的周期是一个帧周期。当第一移位寄存器110具有r级时，第一选通信号包括第一至第r输出信号SR1_OUT1～SR1_OUTr，其中，‘r’是等于或小于第一移位寄存器110的级数的自然数。第一移位寄存器110在一个帧周期期间顺序地输出第一至第r输出信号SR1_OUT1～SR1_OUTr。第一至第r输出信号SR1_OUT1～SR1_OUTr可在选通低电压VGL和选通高电压VGH之间摆动。第一至第r输出信号SR1_OUT1～SR1_OUTr可在每一个水平周期1H期间顺序地移位。例如，第一移位寄存器110的第二输出信号SR1_OUT2可移位一个水平周期1H作为其第一输出信号SR1_OUT1，如图3所示。将一个水平周期H称为将来自数据驱动电路的数据电压供应到一条水平线上的像素的一个线扫描周期。将一个帧周期称为将来自数据驱动电路的数据电压供应到显示面板的所有像素的周期。

参照图4，从第二移位寄存器120产生的第二选通信号的周期为H个帧周期。当第二移位寄存器120具有s级时，第二选通信号包括第一至第s输出信号SR2_OUT1～SR2_OUTs，其中，‘s’是小于或等于第二移位寄存器120的级数的自然数。第二移位寄存器120在H个帧周期期间顺序地输出第一至第s输出信号SR2_OUT1～SR2_OUTs。第一至第s输出信号SR2_OUT1～SR2_OUTs可在选通低电压VGL和选通高电压VGH之间摆动。第一至第s输出信号SR2_OUT1～SR2_OUTs可在每一个帧周期顺序地移位。例如，第二移位寄存器120的第二输出信号SR2_OUT2可移位一个帧周期作为其第一输出信号SR2_OUT1，如图4所示。

图5示出用于显示来自选通驱动电路的第一SR选择信号、第二SR选择信号和输出信号的示例的波形图。第一SR选择信号SR_SEL1被输入到第一移位寄存器110用于控制第一移位寄存器110的放电控制电路DC。第二SR选择信号SR_SEL2被输入到第二移位寄存器120用于控制第二移位寄存器120的放电控制电路DC。图5中的第一SR选择信号SR_SEL1和第二SR选择信号SR_SEL2是示例性实施方式，因此不限于此。

参照图5，在预定时段内可仅产生一个SR选择信号作为第一逻辑电平电压VL1。在所述预定时段期间可产生其余的SR选择信号作为第二逻辑电平电压VL2。即，可在所述预定时段期间仅激活一个移位寄存器，在所述预定时段期间可不激活其余的移位寄存器。因此，激活的移位寄存器可不管没有被激活的移位寄存器的干扰而稳定地工作。

例如，如图5所示，第一SR选择信号SR_SEL1在每一帧的第一时段t1期间被产生为第二逻辑电平电压VL2并且在第二时段t2期间被产生为第一逻辑电平电压VL1。第二SR选择信号SR_SEL2在每一帧的第一时段t1期间被产生为第一逻辑电平电压VL1并且在第二时段t2期间被产生为第二逻辑电平电压VL2。因此，第二移位寄存器120在每一帧的第一时段t1期间输出第二选通信号并且在第二时段t2期间输出第一选通信号。

更具体地讲，在N个帧周期的第一时段t1期间，第一SR选择信号SR_SEL1被产生为第二逻辑电平电压VL2，并且第二SR选择信号SR_SEL2被产生为第一逻辑电平电压VL1，其中，N是自然数。因此，第二移位寄存器120仅在N个帧周期的第一时段t1期间被激活。因此，在图5的N个帧周期的第一时段t1期间，图4中第二移位寄存器120的第一输出信号SR2_OUT1被输出到第一选通线G1。另外，在图5的N个帧周期的第一时段t1期间，图4中第二移位寄存器120的第二输出信号SR2_OUT2被输出到第二选通线G2。此外，在N个帧周期的第一时段t1期间，第二移位寄存器120的第三输出信号至第s输出信号SR2_OUT3～SR2_OUTs可被输出到第三至第s选通线。

在N个帧周期的第二时段t2期间，第一SR选择信号SR_SEL1被产生为第一逻辑电平电压VL1，第二SR选择信号SR_SEL2被产生为第二逻辑电平电压VL2。因此，第一移位寄存器110仅在N个帧周期的第二时段t2期间被激活。因此，在图5的N个帧周期的第二时段t2期间，图4中第一移位寄存器110的第一输出信号SR1_OUT1被输出到第一选通线G1。另外，在图5的N个帧周期的第二时段t2期间，图4中第一移位寄存器110的第二输出信号SR1_OUT2被输出到第二选通线G2。此外，在N个帧周期的第二时段t2期间，第一移位寄存器110的第三输出信号至第r输出信号SR1_OUT3～SR1_OUTr可被输出到第三至第r选通线。

第(N+1)帧周期和第(N+2)帧周期期间的选通驱动电路的输出与第N帧周期期间的选通驱动电路的输出相同。因此，省略对第(N+1)帧周期和第(N+2)帧周期期间的选通驱动电路的输出的描述。

如本文所述，根据示例性实施方式的选通驱动电路在每个帧的第一时段t1期间输出从第二移位寄存器120产生的第二选通信号，并在每个帧的第二时段t2期间输出从第一移位寄存器110产生的第一选通信号。即，根据示例性实施方式的选通驱动电路在不使用复用器的情况下选择多个选通信号中的任何一个，并将选择出的选通信号顺序地供应到选通线，其中，选通信号的频率彼此不同。

图6示出示意性地显示根据本发明示例性实施方式的显示装置的框图。参照图6，根据示例性实施方式的显示装置包括显示面板10、选通驱动电路100、数据驱动电路200、定时控制器300和主机系统400。根据本发明示例性实施方式的显示装置可实现为诸如液晶显示器（LCD）、场致发光显示器（FED）、等离子显示面板（PDP）和有机发光二极管（OLED）显示器之类的平板显示器。在下面的描述中，本发明的示例性实施方式描述有机发光二极管显示器作为显示装置的示例。可使用其它类型的平板显示器。

显示面板10具有彼此交叉的数据线DL和选通线GL。显示面板10包括具有以矩阵形式设置的像素P的像素矩阵。显示面板10的每个像素P均可包括至少一个开关TFT、驱动TFT、有机发光二极管和至少一个电容器。像素可由已知结构实现。每个像素通过开关TFT连接到数据线DL和选通线GL。每个像素通过数据线DL从数据驱动电路200接收数据电压，并通过选通线GL从选通驱动电路100接收选通信号。每个像素通过使用开关TFT和驱动TFT控制流到有机发光二极管的电流来发射光。显示面板10根据像素结构而被实现为底发射结构或顶发射结构。

数据驱动电路200包括多个源驱动IC。源驱动IC从定时控制器300接收数字视频数据RGB。源驱动IC响应于来自定时控制器300的数据定时控制信号DCS，将数字视频数据RGB转换成伽马校正电压，以产生数据电压。然后，源驱动IC与选通驱动电路100的选通信号同步将数据电压供应到显示面板10的数据线DL。

选通驱动电路100响应于来自定时控制器300的选通定时控制信号GCS，顺序地将选通信号供应到选通线GL以控制开关TFT。选通驱动电路100还包括电平移位器和输出缓冲器，所述电平移位器将移位寄存器的输出信号电平移位到具有用于驱动开关TFT的摆动宽度的电压。先前通过参照图1至图5对移位寄存器进行了详细描述。选通驱动电路100可通过板内选通（GIP）方法直接形成在数据驱动电路200的下基板上。或者，选通驱动电路100可安装在载带封装（TCP）上，并通过带式自动焊接（TAB）方法连接到显示面板10的选通线GL。在GIP方法中，电平移位器可安装在印刷电路板（PCB）上。

定时控制器300经诸如LVDS（低电压差分信令）接口、TMDS（transition minimizeddifferential signalin:跃变最小化差分信令）接口等的接口从主机系统400接收数字视频数据RGB。定时控制器300将从主机系统400输入的数字视频数据RGB发送到数据驱动电路20。

定时控制器300从主机系统400接收诸如垂直同步信号、水平同步信号、数据使能信号、主时钟等的定时信号。定时控制器300基于来自主机系统400的定时信号产生用于控制数据驱动电路200和选通驱动电路100的操作定时的定时控制信号。所述定时控制信号包括用于控制选通驱动电路100的操作定时的选通定时控制信号GCS和用于控制数据驱动电路200的操作定时的数据定时信号DCS。选通定时控制信号GCS可包括起始信号、时钟信号和SR选择信号。起始信号可具有第一起始电压和第二起始电压。SR选择信号的数量与移位寄存器的数量相同。

主机系统400包括在其中具有缩放器的片上系统，并将从外部视频源装置输入的数字视频数据RGB转换成适合于在显示面板10中显示的分辨率的数据格式。主机系统400将数字视频数据RGB和定时信号发送到定时控制器300。

本文描述的实施方式在不使用复用器的情况下选择从多个移位寄存器产生的多个选通信号中的任何一个，并将选择出的选通信号顺序地供应到选通线，其中，从移位寄存器产生的选通信号的频率彼此不同。因此，本文描述的实施方式可通过减小选通驱动电路的布图区域而减小显示装置的边框区域，其中，边框区域指示显示装置的一侧，不在与非显示区域相对应的边框区域上显示图像。

尽管参照多个示例性实施方式描述了实施方式，应理解的是本领域技术人员可设计落入本公开的原理范围内的许多其它修改和实施方式。更具体地讲，在本公开、附图以及所附的权利要求的范围内，在主题组合设置的组成部分和/或设置中可以做出各种变型和修改。除了组成部分和/或设置中的变型和修改之外，替换使用对于本领域技术人员也是明显的。

本申请要求于2012年7月31日提交的韩国专利申请No.10-2012-0083846的优先权，该韩国专利申请以引证的方式整体并入。

Claims

1.一种选通驱动电路，所述选通驱动电路包括：

多个移位寄存器，

其中，所述多个移位寄存器中的每一个均被配置为包括顺序地输出选通信号的多个级，

其中，当输入了被产生为第一逻辑电平电压的第k SR选择信号时，激活第k移位寄存器的级，而当输入了被产生为第二逻辑电平电压的第k SR选择信号时，不激活所述第k移位寄存器的级，其中，k是等于或小于所述多个移位寄存器的数量的自然数。

2.如权利要求1所述的选通驱动电路，其中，所述第k移位寄存器的每一级均包括：

上拉TFT，其被配置为根据Q节点电压而导通和截止，并通过导通来输出选通高电压；

下拉TFT，其被配置为根据QB节点电压而导通和截止，并通过导通来输出选通低电压；

节点控制电路，其被配置为将所述Q节点电压和所述QB节点电压控制为高电源电压或低电源电压；以及

放电控制电路，其被配置为响应于所述第二逻辑电平的第k SR选择信号而对所述Q节点电压和所述QB节点电压进行放电。

3.如权利要求2所述的选通驱动电路，其中，所述上拉TFT和所述下拉TFT响应于Q节点和QB节点的高电源电压而导通，并响应于所述Q节点和所述QB节点的低电源电压而截止。

4.如权利要求3所述的选通驱动电路，其中，所述放电控制电路包括：

第一TFT，其被配置为响应于所述第二逻辑电平的第k SR选择信号而将所述Q节点电压放电至所述低电源电压；以及

第二TFT，其被配置为响应于所述第二逻辑电平的第k SR选择信号而将所述QB节点电压放电至所述低电源电压。

5.如权利要求4所述的选通驱动电路，其中，所述第一TFT的栅极耦接到输入了所述第k SR选择信号的SR选择信号输入端，所述第一TFT的源极耦接到被供应了所述低电源电压的低电源电压端，所述第一TFT的漏极耦接到Q节点，并且

其中，所述第二TFT的栅极耦接到所述SR选择信号输入端，所述第二TFT的源极耦接到所述低电源电压端，所述第二TFT的漏极耦接到QB节点。

6.如权利要求1所述的选通驱动电路，其中，从所述移位寄存器产生的选通信号的频率彼此不同。

7.如权利要求1所述的选通驱动电路，其中，在预定时段期间，仅一个SR选择信号被产生为所述第一逻辑电平电压。

8.一种显示装置，所述显示装置包括：

显示面板，其被配置为包括数据线和选通线；

数据驱动电路，其被配置为向所述数据线供应数据电压；以及

选通驱动电路，其被配置为向所述选通线顺序地供应选通信号，

其中，所述选通驱动电路被配置为包括多个移位寄存器，

9.如权利要求8所述的显示装置，其中，

10.如权利要求9所述的显示装置，其中，所述上拉TFT和所述下拉TFT响应于Q节点和QB节点的高电源电压而导通，并响应于所述Q节点和所述QB节点的低电源电压而截止。

11.如权利要求10所述的显示装置，其中，所述放电控制电路包括：

12.如权利要求11所述的显示装置，其中，所述第一TFT的栅极耦接到输入了所述第k SR选择信号的SR选择信号输入端，所述第一TFT的源极耦接到被供应了所述低电源电压的低电源电压端，所述第一TFT的漏极耦接到Q节点，并且

13.如权利要求8所述的显示装置，其中，从所述移位寄存器产生的选通信号的频率彼此不同。

14.如权利要求8所述的显示装置，其中，在预定时段期间，仅一个SR选择信号被产生为所述第一逻辑电平电压。