CN103560152B - 一种垂直结构的隧穿场效应晶体管及其制备方法 - Google Patents

一种垂直结构的隧穿场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN103560152B
CN103560152B CN201310573840.2A CN201310573840A CN103560152B CN 103560152 B CN103560152 B CN 103560152B CN 201310573840 A CN201310573840 A CN 201310573840A CN 103560152 B CN103560152 B CN 103560152B
Authority
CN
China
Prior art keywords
heavy doping
type heavy
raceway groove
vertical stratification
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310573840.2A
Other languages
English (en)
Other versions
CN103560152A (zh
Inventor
赵清太
俞文杰
刘畅
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310573840.2A priority Critical patent/CN103560152B/zh
Publication of CN103560152A publication Critical patent/CN103560152A/zh
Application granted granted Critical
Publication of CN103560152B publication Critical patent/CN103560152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法,所述制备方法至少包括步骤:提供一SGOI衬底,包括埋氧层和P型重掺杂SiGe;在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;利用化学腐蚀工艺去除所述沟道下部分P型重掺杂SiGe,使所述沟道悬空,与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构。本发明提供的垂直结构的隧穿场效应晶体管中漏极、沟道和源极为垂直结构,可以增大隧穿面积,提高器件的驱动电流。另外,形成的悬空的沟道可以进一步抑制器件的漏电流。

Description

一种垂直结构的隧穿场效应晶体管及其制备方法
技术领域
本发明涉及半导体器件技术领域,特别是涉及一种垂直结构的隧穿场效应晶体管及其制备方法。
背景技术
近年来,以硅集成电路为核心的微电子技术得到了迅速的发展,集成电路芯片的发展基本上遵循摩尔定律,即半导体芯片集成度以每18个月翻一番的速度增长。在过去一段时间里,微电子技术的进步是以不断优化材料、工艺和流程的成本效益为基础的。然而,随着微电子技术的发展,常规的硅基CMOS晶体管按比例缩小已变得越来越困难。而且,现今利用MOSFET制造的大多数电子产品,出现以下主要问题:第一,由于MOSFET沟道缩短导致漏电变大,即使关机或待机中也会不断消耗电力。IBM引用欧盟的报告指出,10%的家庭和办公室电力都是浪费在电子产品的待机状态。第二,传统MOSFET受物理机制的限制,其亚阈值摆幅较高。
解决以上问题的方案之一就是采用隧穿场效应晶体管(TunnelFET:TFET)结构,隧穿场效应晶体管(TFET)是一种新型工作机制器件,可以抑制短沟道效应,有效减小漏电流,因此其具有低静态功耗的优势。同时其亚阈斜率可以打破KT/q的限制(常温下为60mV/dec),这有利于在低电源电压下工作。然而,传统的隧穿效应晶体管(TFET)的源极、沟道和漏极是平面结构,其面临着驱动电流小以及漏电流仍然很大的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种垂直结构的隧穿场效应晶体管及其制备方法,用于解决现有技术中平面隧穿场效应晶体管的驱动电流小以及漏电流仍然很大的问题。
为实现上述目的及其他相关目的,本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法,所述垂直结构的隧穿场效应晶体管的制备方法至少包括步骤:
1)提供一SGOI衬底,所述SGOI衬底包括埋氧层和形成于所述埋氧层上的P型重掺杂SiGe;
2)在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;
3)利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;
4)刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;
5)利用化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe,使所述沟道悬空,与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构;
6)在所述沟道表面形成包裹所述沟道的栅介质层,在所述栅介质层上形成栅极。作为本发明的一种优选方案,所述P型重掺杂SiGe中Ge原子的原子百分比含量为10%~50%。
作为本发明的一种优选方案,所述N型重掺杂SiGe中Ge原子的原子百分比为10%~50%。
作为本发明的一种优选方案,所述硅层为本征硅或轻掺杂的硅。
作为本发明的一种优选方案,采用选择性化学腐蚀工艺去除所述沟道下的P型重掺杂SiGe。
作为本发明的一种优选方案,其特征在于:所述纳米线或纳米棒结构的沟道的宽度范围为10~900nm。
作为本发明的一种优选方案,所述栅介质层为HfO2或SiO2
作为本发明的一种优选方案,所述栅极为金属栅极。
本发明提供一种垂直结构的隧穿场效应晶体管,所述垂直结构的隧穿场效应晶体管至少包括:
SGOI衬底,包括埋氧层和位于埋氧层两侧上的P型重掺杂SiGe,其中一侧的P型重掺杂SiGe定义为源极;
具有纳米线或纳米棒结构的沟道,悬空于所述P型重掺杂SiGe上;
漏极,结合于与所述源极相对的另一侧的P型重掺杂SiGe上,所述源极、沟道和漏极构成垂直结构;
栅介质层,包裹于所述沟道表面;
栅极,形成于所述栅介质层上。
作为本发明的一种优化的结构,所述纳米线或纳米棒结构的沟道的宽度范围为10~900nm。
如上所述,本发明的垂直结构的隧穿场效应晶体管及其制备方法,包括步骤:首先,提供一SGOI衬底,包括埋氧层和P型重掺杂SiGe;其次,在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;接着,利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;接着,刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;然后利用化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe,使所述沟道悬空,与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构;最后形成栅介质层和栅极。本发明提供的隧穿场效应晶体管中漏极、沟道和源极为垂直结构,可以增大隧穿面积,提高器件的驱动电流。另外,形成的悬空的沟道可以进一步抑制器件的漏电流。
附图说明
图1为本发明垂直结构的隧穿场效应晶体管的制备方法的工艺流程示意图。
图2为本发明的垂直结构的隧穿场效应晶体管的制备方法中在提供的SGOI衬底上沉积硅层和N型掺掺杂层的结构示意图。
图3a为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤3)呈现的结构正视图。
图3b为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤3)呈现的结构俯视图。
图4a为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤4)呈现的结构正视图。
图4b为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤4)呈现的结构俯视图。
图5a为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤5)呈现的结构正视图。
图5b为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤5)呈现的结构俯视图。
图6a为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤6)中形成栅介质层的结构正视图。
图6b为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤6)中形成栅介质层的结构俯视图。
图6c为图6b沿AA’方向构剖面图。
图7a为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤6)中形成栅极的结构正视图。
图7b为本发明的垂直结构的隧穿场效应晶体管的制备方法中步骤6)中形成栅极的结构俯视图。
图7c为图7b沿AA’方向构剖面图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种垂直结构的隧穿场效应晶体管的制备方法,如图1所示的工艺流程图,所述垂直结构的隧穿场效应晶体管的制备方法至少包括以下步骤:
S1,提供一SGOI衬底,所述SGOI衬底包括埋氧层和形成于所述埋氧层上的P型重掺杂SiGe;
S2,在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;
S3,利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;
S4,刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;
S5,利用化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe,使所述沟道悬空,与所述漏极处于相对一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构;
S6,在所述沟道表面形成包裹所述沟道的栅介质层,在所述栅介质层上形成栅极。
下面结合具体的附图详细描述本发明的垂直结构的隧穿场效应晶体管的制备方法。
首先执行步骤S1,提供一SGOI衬底1,所述SGOI衬底1包括埋氧层11和位于埋氧层11上的P型重掺杂SiGe12。
请参阅图2,所述埋氧层11包括但不限于为二氧化硅。
作为本发明实施例的一个优选方案,所述埋氧层11厚度为50nm~100nm,所述P型重掺杂SiGe12的厚度为60nm~150nm。本实施例中,所述埋氧层11的厚度暂选为100nm,所述P型重掺杂SiGe12的厚度暂选为150nm,但并不限于此,在其它实施例亦可为其它厚度,例如,埋氧层11的厚度可取50nm、70nm、80nm、或90nm等,所述P型重掺杂SiGe12的厚度可取60nm、80nm、100nm、120nm或140nm等。
进一步地,所述P型重掺杂SiGe12中Ge原子的原子百分比含量范围在10%~50%之间。本实施例中,所述P型重掺杂SiGe12中Ge原子的原子百分比含量暂选为50%。但并不限于此,在其它实施例亦可为其它含量,例如,10%、20%、30%或40%等。
所述P型重掺杂SiGe12中P型重掺杂离子为硼,且掺杂浓度为1E16cm-3~1E20cm-3,但并不限于此,在其它实施例中,亦可选用其它P型掺杂离子。
接着执行步骤S2,在所述P型重掺杂SiGe12依次沉积形成硅层2和N型重掺杂SiGe3。
可利用外延生长的方法来生长所述硅层2和N型重掺杂SiGe3,例如,低压化学气相沉积(LPCVD)、超真空化学气相沉积(UHVCVD)、常压化学气相沉积(APCVD)、分子束外延(MBE)或等离子体增强化学气相沉积(PECVD)等。本实施例中,采用低压化学气相沉积工艺来制备所述硅层2和N型重掺杂SiGe3。形成的所述硅层2和N型重掺杂SiGe3如图2所示。
进一步地,所述N型重掺杂SiGe3中Ge原子的原子百分比含量范围在10%~50%之间。本实施例中,N型重掺杂SiGe3中Ge原子的原子百分比含量暂选为20%。但并不限于此,在其它实施例亦可为其它含量,例如,10%、30%、40%或50%等。
所述N型重掺杂SiGe3中N型重掺杂离子为磷或砷,且掺杂浓度为1E16cm-3~1E20cm-3,但并不限于此,在其它实施例中,亦可选用其它N型掺杂离子。
所述硅层2可以是本征硅或者轻掺杂的硅。本实施例中,所述硅层2为轻掺杂的硅,其掺杂浓度不大于1E15cm-3
然后执行步骤S3,利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe3,在所述硅层2一侧表面形成漏极4。
具体地,可采用干法或者湿法刻蚀法刻蚀掉所述N型重掺杂SiGe3,在所述硅层2一侧表面形成漏极4。更具体地,在所述N型重掺杂SiGe3表面旋涂光刻胶层(未予以图示),图形化光刻胶层形成开口,再对开口下方的N型重掺杂SiGe3进行湿法刻蚀,刻蚀后在所述硅层2一侧表面留下剩余的N型重掺杂SiGe3,该剩余的N型重掺杂SiGe3定义为漏极4,如图3a~3b。
然后执行步骤S4,刻蚀所述硅层2形成具有纳米线或纳米棒结构的沟道21。
具体地,先对在所述硅层2表面旋涂光刻胶,在利用电子束曝光工艺图案化所述光刻胶,再采用湿法刻蚀方法腐蚀所述硅层2,从而形成纳米线或纳米棒结构的沟道21,如图4a~4b所示。湿法刻蚀可采用稀释的氢氟酸。所述纳米线或纳米棒结构的沟道21宽度可在10~900nm范围内。本实施例中,形成纳米线形状的沟道21,其宽度为100nm。
然后执行步骤S5,利用化学腐蚀工艺去除所述沟道21下的部分P型重掺杂SiGe12,使所述沟道21悬空;与所述漏极4处于相对的另一侧的P型重掺杂SiGe12定义为源极121,所述漏极4、沟道21和源极121构成垂直结构。
具体地,采用选择性化学腐蚀方式进行P型重掺杂SiGe12的部分去除。可以采用腐蚀液为HF/H2O2/醋酸的混合液体,混合比例为1:2:3;或者采用HNO3/HF的混合液,混合比例为100:1。本实施例中,采用100:1的HNO3/HF的混合液进行选择性腐蚀。该腐蚀液对SiGe的腐蚀速率远远大于对Si的腐蚀速率,从而形成悬空的纳米线沟道21,悬空的纳米线长度大于100nm,但不能过长,以免后续工艺中发生纳米线的断裂,一般不超过5μm,如图5a~5b所示。
传统的隧穿场效应晶体管的漏极、沟道和源极处于同一水平面内,其隧穿面积小,驱动电流也小。本发明提供的隧穿场效应晶体管中漏极4、沟道21和源极121为垂直结构,可以增大隧穿面积,提高器件的驱动电流。另外,形成的悬空沟道可以进一步抑制器件的漏电流。
最后执行步骤S6,所述沟道21表面形成包裹所述沟道的栅介质层5,在所述栅介质层5上形成栅极6,请参阅附图6a~7c。
请参阅图6a~图7c,需要说明的是,图6c和7c中沟道21外侧面的的栅介质层未画出。可采用电子束蒸发、分子束沉积或者原子层沉积等方法来形成所述栅介质层5。所述栅介质层5可以是HfO2或者SiO2等,其厚度为2~20nm。本实施例中,栅介质层5为HfO2,采用原子层沉积方式形成,厚度为5nm。
另外,所述栅极6可以是金属栅极,当然也可以是单晶硅或多晶硅,不限于此。本实施例中,所述栅极6为金属栅极。作为示例,比如,可以是TiN。
还需要说明的是,形成源极121、漏极4和栅极6后,淀积二氧化硅材料形成绝缘层(未予以图示),然后掩膜曝光刻蚀绝缘层,分别在所述源极121、漏极4和栅极6上形成源极通孔、漏极通孔和栅极通孔(未予以图示),之后还需要用金属铝材料填充通孔形成互连布线,当然,填充通孔的金属材料不限于铝,也可为其他适合的金属材料。
实施例二
本发明还提供一种垂直结构的隧穿场效应晶体管,用实施例一种提供的所述制备方法制成,所述垂直结构的隧穿场效应晶体管至少包括:
SGOI衬底1,包括埋氧层11和位于埋氧层11两侧上的P型重掺杂SiGe12,其中一侧的P型重掺杂SiGe12定义为源极121;
具有纳米线或纳米棒结构的沟道21,悬空于所述P型重掺杂SiGe12上;
漏极4,结合于与所述源极121相对的另一侧的P型重掺杂SiGe12上,所述源极121、沟道21和漏极4构成垂直结构;
栅介质层5,包裹于所述沟道21表面;
栅极6,形成于所述栅介质层5上。
所述纳米线或纳米棒结构的沟道21宽度可在10~900nm范围内。本实施例中,形成的纳米线状的沟道21,其宽度为100nm。
综上所述,本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法,包括步骤:首先,提供一SGOI衬底,包括埋氧层和P型重掺杂SiGe;其次,在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;接着,利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;接着,刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;然后利用化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe,使所述沟道悬空,与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构;最后形成栅介质层和栅极。本发明提供的隧穿场效应晶体管中漏极、沟道和源极为垂直结构,可以增大隧穿面积,提高器件的驱动电流。另外,形成的悬空的沟道可以进一步抑制器件的漏电流。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种垂直结构的隧穿场效应晶体管的制备方法,其特征在于,所述垂直结构的隧穿场效应晶体管的制备方法至少包括步骤:
1)提供一SGOI衬底,所述SGOI衬底包括埋氧层和形成于所述埋氧层上的P型重掺杂SiGe;
2)在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe;
3)利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe,在所述硅层一侧表面形成漏极;
4)刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道;
5)利用化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe,使所述沟道悬空;与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极,所述漏极、沟道和源极构成垂直结构;
6)在所述沟道表面形成包裹所述沟道的栅介质层,在所述栅介质层上形成栅极。
2.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述P型重掺杂SiGe中Ge原子的原子百分比含量为10%~50%。
3.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述N型重掺杂SiGe中Ge原子的原子百分比为10%~50%。
4.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述硅层为本征硅或轻掺杂的硅。
5.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:采用选择性化学腐蚀工艺去除所述沟道下的部分P型重掺杂SiGe。
6.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述纳米线或纳米棒结构的沟道的宽度范围为10~900nm。
7.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述栅介质层为HfO2或SiO2
8.根据权利要求1所述的垂直结构的隧穿场效应晶体管的制备方法,其特征在于:所述栅极为金属栅极。
CN201310573840.2A 2013-11-15 2013-11-15 一种垂直结构的隧穿场效应晶体管及其制备方法 Active CN103560152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310573840.2A CN103560152B (zh) 2013-11-15 2013-11-15 一种垂直结构的隧穿场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310573840.2A CN103560152B (zh) 2013-11-15 2013-11-15 一种垂直结构的隧穿场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103560152A CN103560152A (zh) 2014-02-05
CN103560152B true CN103560152B (zh) 2016-02-17

Family

ID=50014359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310573840.2A Active CN103560152B (zh) 2013-11-15 2013-11-15 一种垂直结构的隧穿场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103560152B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601617B2 (en) 2015-01-23 2017-03-21 Qualcomm Incorporated Fabrication of a transistor including a tunneling layer
CN110164958B (zh) * 2019-04-25 2020-08-04 华东师范大学 一种非对称型的可重构场效应晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202405269U (zh) * 2011-11-30 2012-08-29 广东中显科技有限公司 一种搭桥晶粒多晶硅薄膜晶体管
CN102945861A (zh) * 2012-11-26 2013-02-27 北京大学 条形栅调制型隧穿场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202405269U (zh) * 2011-11-30 2012-08-29 广东中显科技有限公司 一种搭桥晶粒多晶硅薄膜晶体管
CN102945861A (zh) * 2012-11-26 2013-02-27 北京大学 条形栅调制型隧穿场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN103560152A (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103560153B (zh) 一种隧穿场效应晶体管及其制备方法
CN100470839C (zh) 利用延伸间隙壁的半导体元件
CN102315170B (zh) 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
CN103887313B (zh) 一种半浮栅器件及其制备方法
CN102738179B (zh) 一种SOI应变SiGe CMOS集成器件及制备方法
CN102446972A (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
CN103515390A (zh) 包括具有不同鳍轮廓的finfet的集成电路
CN104979211A (zh) 纳米线器件及其制造方法
CN106206312A (zh) 外延形成的v形半导体层
CN104966720B (zh) Tft基板结构及其制作方法
CN105742345A (zh) 一种隧穿场效应晶体管及其制备方法
CN103258741B (zh) 纳米线场效应晶体管及其形成方法
CN103311305A (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN103311123A (zh) 半导体器件制造方法
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN104282575A (zh) 一种制备纳米尺度场效应晶体管的方法
CN103560152B (zh) 一种垂直结构的隧穿场效应晶体管及其制备方法
CN103578996B (zh) 晶体管制造方法
CN101295677A (zh) 一种体硅纳米线晶体管器件的制备方法
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN103779182B (zh) 纳米线的制造方法
CN103855021B (zh) 一种FinFET器件的制造方法
CN100392859C (zh) 一种鱼脊形场效应晶体管的结构和制备方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN102229421B (zh) 纳米线结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant