CN103545202A - Pmos晶体管及其形成方法 - Google Patents

Pmos晶体管及其形成方法 Download PDF

Info

Publication number
CN103545202A
CN103545202A CN201210238192.0A CN201210238192A CN103545202A CN 103545202 A CN103545202 A CN 103545202A CN 201210238192 A CN201210238192 A CN 201210238192A CN 103545202 A CN103545202 A CN 103545202A
Authority
CN
China
Prior art keywords
side wall
groove
grid structure
substrate
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210238192.0A
Other languages
English (en)
Other versions
CN103545202B (zh
Inventor
韩秋华
隋运奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210238192.0A priority Critical patent/CN103545202B/zh
Publication of CN103545202A publication Critical patent/CN103545202A/zh
Application granted granted Critical
Publication of CN103545202B publication Critical patent/CN103545202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种PMOS晶体管及其制作方法，所述方法包括：在单晶硅衬底上形成栅极结构，栅极结构包括栅介质层及栅电极；在衬底上形成位于栅极结构两侧的轻掺杂漏结构；在栅极结构两侧形成第一侧墙；在栅极结构两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在第一凹槽内形成硅锗材料。在栅极结构的两侧设置了第二侧墙之后，第一凹槽的凹槽尖端与衬底表面之间的距离增大，轻掺杂漏结构被去除得较少，保留的轻掺杂漏结构较多，能有效克服热电子效应，提高电路性能。

Description

PMOS晶体管及其形成方法
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管及其制作方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
另外，随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应（hot electron effect）。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏（Lightly Doped Drain，简称LDD）结构。轻掺杂漏结构可以降低电场，并可以显著改进热电子效应。
综合上述原因，有提出一种PMOS晶体管的制作方法：
如图1所示，在半导体衬底1上形成栅极结构2，栅极结构2包括栅介质层3及形成在栅介质层3上的栅电极4，栅极结构2的两侧形成有轻掺杂漏结构5。
如图2所示，在栅极结构2两侧形成位于轻掺杂漏结构5上的侧墙6，然后，在栅极结构2的两侧形成凹槽7，凹槽7设置在半导体衬底1的预形成源极及漏极的区域中，其形状为Σ（sigma）形，具有靠近PMOS晶体管沟道的凹槽尖端71，凹槽尖端71与半导体衬底1表面11之间的距离为尖端深度H。形成凹槽7之后，图1中的轻掺杂漏结构5部分被去除，形成轻掺杂漏结构51。
如图3所示，在图2所示的凹槽7中形成硅锗材料8。
结合图1、图2及图3所示，当尖端深度H较小时，图1中的轻掺杂漏结构5会被去除很多，导致PMOS晶体管不能有效克服热电子效应，影响了电路的性能。
发明内容
本发明要解决的技术问题是提高PMOS晶体管中凹槽尖端的深度，以有效克服热电子效应，提高电路性能。
为解决上述问题，本发明提供了一种PMOS晶体管的制作方法，包括：
提供单晶硅衬底，在所述衬底上形成栅极结构，所述栅极结构包括形成在衬底上的栅介质层及形成在所述栅介质层上的栅电极；
在衬底上形成位于所述栅极结构两侧的轻掺杂漏结构；
在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第一侧墙；
在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间，所述第二侧墙的材料与第一侧墙的材料不相同；
以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；
在所述第一凹槽内形成硅锗材料。
可选地，所述栅极结构还包括设置在所述栅电极上方的掩模层。
可选地，所述掩模层的材料为氮化硅。
可选地，所述第一侧墙包括第一子侧墙及第二子侧墙，与所述第二子侧墙相比，所述第一子侧墙更靠近所述栅极结构，所述第一子侧墙的材料与第二子侧墙的材料不相同，且所述第二子侧墙的材料与所述第二侧墙的材料不相同。
可选地，所述第一侧墙的形成方法包括：
在所述衬底、轻掺杂漏结构及栅极结构上形成第一子侧墙材料层；
在所述第一子侧墙材料层上形成第二子侧墙材料层；
对所述第二子侧墙材料层及第一子侧墙材料层进行回刻，形成所述第一子侧墙及第二子侧墙。
可选地，所述第一子侧墙的材料为氧化硅，第二子侧墙的材料为氮化硅，所述第二侧墙的材料为氧化硅。
可选地，所述第一凹槽的形成方法包括：
以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成第一沟槽，所述第一沟槽呈碗状；
将所述第一沟槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述第一凹槽。
可选地，所述第一沟槽的形成方法包括：
以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃~60℃，功率为200W~400W，偏压为50V~200V，时间为10s~20s；
利用各向同性的干法刻蚀蚀刻所述凹槽以形成所述第一沟槽，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃~60℃，功率为100W~500W，偏压为0V~10V，时间为5s~50s。
可选地，所述第一凹槽的形成工艺参数包括：时间为60s~180s，温度为20℃~60℃,TMAH水溶液的体积百分比浓度为2%~20%。
可选地，形成所述第一凹槽之后并在形成所述硅锗材料之前，去除所述第二侧墙。
可选地，去除所述第二侧墙之后并在形成所述硅锗材料之前，去除被所述第二侧墙覆盖过的衬底以形成第二沟槽，所述第二沟槽与所述第一凹槽连通，并与所述第一凹槽组成第二凹槽。
可选地，利用TMAH水溶液去除被所述第二侧墙覆盖过的衬底。
可选地，在所述第一凹槽内形成所述硅锗材料的同时，在所述第二沟槽内形成所述硅锗材料。
可选地，形成所述硅锗材料之后，还包括：
在所述衬底、栅极结构、第一侧墙及硅锗材料上形成层间介质层；
对所述层间介质层进行平坦化处理，直至露出所述栅极结构中的栅电极；
去除所述栅电极及栅介质层，在所述栅极结构所在的区域形成第三沟槽；
在所述第三沟槽内形成高k栅介质层、金属层，形成金属栅电极。
同时，本发明还提供了一种PMOS晶体管，包括：
形成在单晶硅衬底上的栅极结构，所述栅极结构包括形成在所述衬底上的栅介质层及形成在所述栅介质层上的栅电极；
形成在所述栅极结构两侧的轻掺杂漏结构；
形成在所述栅极结构两侧并位于所述轻掺杂漏结构上方的侧墙；
形成在所述栅极结构两侧的凹槽，所述凹槽具有第一侧壁、与所述第一侧壁相连的第二侧壁、与所述第二侧壁相连的第三侧壁、第四侧壁、与所述第四侧壁相连的第五侧壁、与所述第五侧壁相连的第六侧壁和与所述第三侧壁及第六侧壁相连的底壁，所述第一侧壁及第四侧壁垂直于衬底表面且与所述侧墙对齐，所述第二侧壁位于所述第一侧壁的第一侧且与衬底表面之间的夹角为锐角，所述衬底表面与第三侧壁之间的夹角为锐角，所述第五侧壁位于所述第一侧壁的第二侧且所述衬底表面与所述第五侧壁之间的夹角为锐角，所述第六侧壁位于所述第一侧壁的第二侧且所述第六侧壁与衬底表面之间的夹角为锐角，所述第一侧与所述第二侧呈相对设置；
填充在所述凹槽内的硅锗材料。
可选地，所述栅介质层的材料为低k介电材料，所述栅电极的材料为多晶硅。
可选地，所述栅介质层的材料为高k介电材料，所述栅电极的材料为金属。
与现有技术相比，本发明具有以下优点：
所提供的PMOS晶体管制作方法包括：在单晶硅衬底上形成栅极结构，栅极结构包括栅介质层及栅电极；在衬底上形成位于栅极结构两侧的轻掺杂漏结构；在栅极结构两侧形成第一侧墙；在栅极结构两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在第一凹槽内形成硅锗材料。在栅极结构的两侧设置了第二侧墙之后，第一凹槽的凹槽尖端与衬底表面之间的距离增大，轻掺杂漏结构被去除得较少，保留的轻掺杂漏结构较多，能有效克服热电子效应，提高电路性能。
在形成第一凹槽之后、形成硅锗材料之前可去除第二侧墙，以减小PMOS晶体管与其它相邻半导体器件之间的区域的深宽比，使得形成硅锗材料之后的后续制作过程中材料能更容易填充在PMOS晶体管与相邻半导体器件之间。
进一步地，在去除第二侧墙之后、形成硅锗材料之前，可去除被第二侧墙覆盖过的衬底以形成与第一凹槽连通的沟槽，沟槽与第一凹槽构成第二凹槽，然后，在第二凹槽内形成硅锗材料，这样，第二凹槽内的顶部硅锗材料更靠近沟道，使PMOS晶体管具备较好的饱和电流性能。
附图说明
图1至图3是一种PMOS晶体管在不同制作阶段中的剖视图；
图4是本发明PMOS晶体管制作方法的实施方式中PMOS晶体管的制作流程图；
图5至图22是本发明PMOS晶体管制作方法的一个实施例中PMOS晶体管在不同制作阶段的剖视图；
图23是本发明PMOS晶体管的一个实施方式中PMOS晶体管的剖视图；
图24是图23中凹槽的放大图。
具体实施方式
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
图4是本发明PMOS晶体管制作方法的实施方式中PMOS晶体管的制作流程图，图5至图22是本发明PMOS晶体管制作方法的一个实施例中PMOS晶体管在不同制作阶段的剖视图，下面将图5至图22与图4结合起来对本发明PMOS晶体管的制作方法进行详细说明。
首先执行图4中的步骤S1：提供单晶硅衬底，在衬底上形成栅极结构，栅极结构包括形成在衬底上的栅介质层及形成在栅介质层上的栅电极。
如图5所示，衬底100为单晶硅衬底，其具有表面101。可在衬底100中形成浅沟槽隔离结构（Shallow Trench Isolation，简称STI）（未图示），以将衬底100中的有源区域隔离起来。
栅极结构120包括形成在衬底100上的栅介质层121及形成在栅介质层121上的栅电极122。栅介质层121的材料可为氧化硅，在一个实施例中，栅介质层121的厚度为
Figure BDA00001871280100071
其可利用热氧化法形成。栅电极122的材料可为多晶硅，在一个实施例中，栅电极122的厚度为
Figure BDA00001871280100072
其可利用传统的化学气相沉积（CVD）工艺形成。
在一个实施例中，栅极结构120还包括设置在栅电极122上方的掩模层123。掩模层123的材料可为氮化硅，在一个实施例中，掩模层123的厚度为
Figure BDA00001871280100073
当栅极结构120由下至上依次包括栅介质层121、栅电极122及掩模层123时，在一个实施例中，栅极结构120的制作方法包括：在衬底100上由下至上依次沉积一层栅介质层（未图示）、一层栅电极层（未图示）、一层掩模层（未图示），在所述一层掩模层上形成图形化光刻胶，去除未被图形化光刻胶覆盖的所述一层掩模层、一层栅电极层及一层栅介质层，形成栅极结构120。
接着执行图4中的步骤S2：在衬底上形成位于栅极结构两侧的轻掺杂漏结构。
如图6所示，以栅极结构120为掩模进行离子注入，在栅极结构120的两侧形成轻掺杂漏结构130。在一个实施例中，注入离子为B（硼），注入离子的剂量为E13/cm2~E15/cm2。
接着执行图4中的步骤S3：在栅极结构两侧形成位于轻掺杂漏结构上方的第一侧墙。
可在栅极结构、衬底及轻掺杂漏结构上沉积一层用于形成第一侧墙的材料层，然后进行回刻（etch back），在栅极结构的两侧形成位于轻掺杂漏结构上方的第一侧墙。
在一个实施例中，第一侧墙仅利用一层侧墙材料层（如氮化硅，未图示）形成，在另一个实施例中，如图7所示，第一侧墙140利用两层侧墙材料层形成，这样，第一侧墙140包括第一子侧墙141及第二子侧墙142，与第二子侧墙142相比，第一子侧墙141更靠近栅极结构120，且第一子侧墙141与第二子侧墙142的材料不相同。在一个实施例中，第一子侧墙141的材料为氧化硅，第二子侧墙142的材料为氮化硅。根据后续制作工艺的需要，有可能会将第二子侧墙142去除，这样，第一子侧墙141可以继续保护栅极结构。
在一个实施例中，图7所示第一侧墙140的形成方法包括：在栅极结构120、衬底100及轻掺杂漏结构130上沉积用于形成第一子侧墙141的第一子侧墙材料层（未图示），其厚度为在第一子侧墙材料层上沉积用于形成第二子侧墙142的第二子侧墙材料层（未图示），其厚度为
Figure BDA00001871280100082
对第二子侧墙材料层及第一子侧墙材料层进行回刻，形成第一子侧墙141及第二子侧墙142，第一子侧墙141的形状可视为L形。
接着执行图4中的步骤S4：在栅极结构两侧形成位于轻掺杂漏结构上方的第二侧墙，第一侧墙位于栅极结构与第二侧墙之间，第二侧墙的材料与第一侧墙的材料不相同。
如图8所示，在栅极结构120、第一侧墙140、衬底100及轻掺杂漏结构130上沉积一层用于形成第二侧墙150的材料层，在一个实施例中，此材料层的厚度为其可利用传统的沉积工艺如化学气相沉积工艺形成。对用于形成第二侧墙150的材料层进行回刻，在栅极结构120的两侧形成第二侧墙150，第二侧墙150位于轻掺杂漏结构130上方，且第一侧墙140设置在栅极结构120与第二侧墙150之间。第二侧墙150的材料与第一侧墙140的材料不相同。当第一侧墙140包括第一子侧墙141及第二子侧墙142时，第二侧墙150的材料需与第二子侧墙142的材料不相同。在一个实施例中，第一子侧墙141的材料为氧化硅，第二子侧墙142的材料为氮化硅，第二侧墙150的材料为氧化硅。
接着执行图4中的步骤S5：以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽。
在一个实施例中，所述第一凹槽的形成方法包括：如图9所示，以栅极结构120、第一侧墙140及第二侧墙150为掩模，在衬底100中预形成源极及漏极的区域形成第一沟槽160，第一沟槽160的形状为碗状，在一个实施例中，第一沟槽160的深度为如图10所示，将图9中的第一沟槽160暴露在TMAH（Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨）水溶液中，TMAH水溶液腐蚀衬底100，在衬底100中预形成源极及漏极的区域形成sigma形第一凹槽170，在一个实施例中，第一凹槽170的深度为
Figure BDA00001871280100092
在一个实施例中，第一沟槽160的形成方法包括：利用各向异性的干法刻蚀在衬底100中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃~60℃，功率为200W~400W，偏压为50V~200V，时间为10s~20s；然后，利用各向同性的干法刻蚀蚀刻所述凹槽，形成第一沟槽160，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃~60℃，功率为100W~500W，偏压为0V~10V，时间为5s~50s。第一凹槽170的形成工艺参数包括：时间为60s~180s，温度为20℃~60℃,TMAH水溶液的体积百分比浓度为2%~20%。
TMAH具有较高的腐蚀速率、无毒无污染、便于操作，且TMAH的晶向选择性好，其在晶向<100>及<110>方向上的腐蚀速度较快，而在其它晶向方向，如晶向<111>上的腐蚀速率很缓慢，因此，可利用TMAH水溶液在衬底不同晶向上具有不同刻蚀速率的特性，继续蚀刻第一沟槽160以形成sigma形第一凹槽170。图11是图10中第一凹槽的放大图，如图11所示，第一凹槽170具有第一侧壁171、与第一侧壁171相连的第二侧壁172、第三侧壁173、与第三侧壁173相连的第四侧壁174及底壁175，底壁175与第二侧壁172及第四侧壁174相连。根据TMAH的腐蚀特性，第一侧壁171与衬底表面101之间的夹角A1为锐角，且为54.7°，衬底表面101与第二侧壁172之间的夹角A2为锐角，衬底表面101与第三侧壁173之间的夹角A3为锐角，且为54.7°，第四侧壁174与衬底表面101之间的夹角A4为锐角。需说明的是，本发明中衬底表面与凹槽侧壁之间的夹角及凹槽侧壁与衬底表面之间的夹角是指沿图中所示方向的夹角。
结合图10及图11所示，第一侧壁171及第二侧壁172的连接处形成凹槽尖端176，第三侧壁173及第四侧壁174的连接处也形成凹槽尖端176，凹槽尖端176与栅极结构120侧壁120a之间的距离（水平距离）对沟道产生的应力有影响，当凹槽尖端176距离栅极结构侧壁120a较远时，对沟道产生的应力较小，不利于提高PMOS晶体管的载流子迁移率，但是，凹槽尖端176又不宜设置在沟道中，以免破坏沟道。较佳地，凹槽尖端176设置在栅极结构侧壁120a的正下方，即凹槽尖端176与栅极结构120侧壁120a之间的距离为零。可通过控制TMAH水溶液的腐蚀时间来使凹槽尖端176达到栅极结构侧壁120a的正下方。
第一沟槽160形成之后，图8中的轻掺杂结构130部分被去除，形成图9所示的轻掺杂漏结构131，第一凹槽170形成之后，图9中的轻掺杂漏结构131部分被去除，形成图10所示的轻掺杂漏结构132。
接着执行图4中的步骤S6：在第一凹槽内形成硅锗材料。
如图12所示，在图10所示的第一凹槽170内形成硅锗材料180。
在一个实施例中，硅锗材料180的形成步骤为：采用外延生长工艺在第一凹槽170内形成厚度为3nm~10nm的单晶硅薄膜，用于使得后续形成的晶体管沟道区的应力分布更加均匀；在包括20%~35%的锗原子的气氛中，采用外延生长工艺在单晶硅薄膜表面形成硅锗薄膜；在温度为800℃~1100℃的工艺条件下，采用烘焙或快速热退火工艺对所述硅锗薄膜加热10s~30min，形成与衬底100表面101齐平的硅锗材料180。
在另一个实施例中，硅锗材料180的形成步骤为：采用沉积工艺在第一凹槽170内形成厚度为3nm~10nm的多晶硅薄膜，用于使得后续形成的晶体管沟道区的应力分布更加均匀；采用沉积工艺在所述多晶硅薄膜表面形成与衬底100表面101齐平的硅锗材料180。
需要说明的是，在PMOS晶体管中，硅锗材料180中还可以掺杂硼。
在一个实施例中，在上述步骤S5与S6之间，即形成第一凹槽170之后并在第一凹槽170内形成硅锗材料180之前，还包括去除第二侧墙的步骤。图10所示的第二侧墙150去除之后，PMOS晶体管的结构如图13所示，当图10中第二侧墙的材料为氧化硅时，可利用氢氟酸去除图10中的第二侧墙150。
在一个实施例中，去除第二侧墙之后并在步骤S6即在第一凹槽内形成硅锗材料之前，还包括以下步骤：去除被第二侧墙覆盖过的衬底以形成第二沟槽，第二沟槽与第一凹槽连通，并与第一凹槽共同构成第二凹槽。如图14所示，去除图10所示的第二侧墙150之后，去除被图10中第二侧墙150覆盖过的衬底100以形成第二沟槽177，第二沟槽177与第一凹槽170连通，并与第一凹槽170共同构成第二凹槽178。图中为了说明第二沟槽177的形状，用虚线将第二沟槽177与第一凹槽170隔离开。当第一凹槽170替换为第二凹槽178时，在上述步骤S6中，如图15所示，在图14所示的第二凹槽178内形成硅锗材料180。被第二侧墙覆盖过的衬底被去除之后，图10中的轻掺杂漏结构132部分被去除，形成图14及图15所示的轻掺杂漏结构133。
可利用TMAH水溶液去除被第二侧墙覆盖过的衬底以形成第二沟槽。与第一凹槽170相比，第二凹槽178中顶部硅锗材料180更靠近沟道，使PMOS晶体管具备较好的饱和电流性能。
在形成硅锗材料180的过程中，栅极结构120中的掩模层123可以防止栅电极122上生长硅锗材料。
图16是栅极结构两侧没有设置第二侧墙之前（即为现有技术）与设置第二侧墙之后凹槽尖端与衬底表面之间的距离的变化示意图，如图16所示，在栅极结构120两侧没有设置第二侧墙150之前，凹槽尖端176（第一凹槽170用虚线表示）与衬底表面101之间的距离为H1；在栅极结构120的两侧设置了第二侧墙150之后，凹槽尖端176（第一凹槽170用实线表示）与衬底表面101之间的距离为H2，H1小于H2，轻掺杂漏结构被去除得较少，换言之，保留的轻掺杂漏结构132较多。
在一个实施例中，栅介质层121的材料为低k（2.7~3.9）介电材料（如氧化硅），栅电极122的材料为多晶硅，利用上述方法形成多晶硅晶体管。
需说明的是，结合图17及图18所示，可在衬底100中用两个浅沟槽隔离结构（分别用标记111、112标识）定义出PMOS晶体管区域，以在PMOS晶体管区域中同时形成一个或以上的PMOS晶体管，本实施例附图中仅显示出两个PMOS晶体管。两个PMOS晶体管之间的第一沟槽160（参图17）及第一凹槽170（参图18）的两侧均靠近沟道，且均是由第二侧墙150限定，左侧PMOS晶体管的靠近浅沟槽隔离结构111的第一沟槽160及第一凹槽170中，第一沟槽160及第一凹槽170的右侧是由第二侧墙150限定，左侧是由浅沟槽隔离结构111限定；右侧PMOS晶体管的靠近浅沟槽隔离结构112的第一沟槽160及第一凹槽170中，第一沟槽160及第一凹槽170的左侧是由第二侧墙150限定，右侧是由浅沟槽隔离结构112限定。本领域技术人员应当知晓的是，还可在图17及图18中的两个PMOS晶体管之间形成其它PMOS晶体管，也可仅在浅沟槽隔离结构111与浅沟槽隔离结构112之间仅形成一个PMOS晶体管，PMOS晶体管两侧的第一沟槽160及第一凹槽170的结构可由上述类推。
在上述实施例的基础上，可接着执行以下步骤以形成金属晶体管。
接着执行步骤S7：在衬底、栅极结构、第一侧墙及硅锗材料上形成层间介质层。
如图19所示，在衬底100、栅极结构120、第一侧墙140及硅锗材料180上形成层间介质层190，层间介质层190的材料可为氧化硅，在一个实施例中，层间介质层190的厚度为其形成方法为高密度等离子体沉积（HDP）。图19中硅锗材料180所在的凹槽为第二凹槽，在其它实施例中，图19中硅锗材料180所在的凹槽可为第一凹槽。
在衬底100上制作PMOS晶体管的同时，还会在衬底100上制作其它半导体器件，如NMOS晶体管，当PMOS晶体管与其它相邻半导体器件之间的区域具有较大的深宽比时，在形成层间介质层190的过程中，有可能会造成层间介质层190的填充效果不佳。当去除了图10所示的第二侧墙150时，可以减小PMOS晶体管与其它相邻半导体器件之间的区域的深宽比，使层间介质层190的填充效果更佳。
接着执行步骤S8：对层间介质层进行平坦化处理，直至露出栅极结构中的栅电极。
如图20所示，对层间介质层190进行平坦化处理直至露出栅电极122。平坦化处理所采用的工艺可为化学机械研磨（CMP）。
接着执行步骤S9：去除栅电极及栅介质层，在栅极结构所在的区域形成第三沟槽。
如图21所示，去除图20中的栅电极122及栅介质层121，在栅极结构所在区域形成第三沟槽200。可利用干法刻蚀或湿法刻蚀工艺去除栅电极122及栅介质层121。
最后执行步骤S10：在第三沟槽内形成高k栅介质层、金属层，形成金属栅电极。
如图22所示，在图21中的第三沟槽200内形成高k（7~20）栅介质层层210，高k栅介质层层210填充在沟槽200的侧壁及底壁上，高k栅介质层210的材料可为氧化铪、铪氧化硅、氧化镧、氧化锆、锆氧化硅、氧化坦、氧化钛、钡锶钛氧化物、氧化钛钡、锶钛氧化物、氧化钇、氧化铝、铅钪氧化坦、铅锌铌酸等等。高k栅介质层210的形成方法包括化学气相沉积（CVD）、物理气相沉积（PVD）、低压化学气相沉积、原子层沉积（ALD）。然后，在高k栅介质层210上形成金属层220，形成金属电极。金属层220的材料可为碳化硼、钨、钼、铑、钒、铂、钌、铍、钯、钴、钛、镍、铜、锡、铝、铅、锌等等。金属层220的形成方法包括化学气相沉积、物理气相沉积、溅射、原子层沉积。借此可以形成金属晶体管。
相对应的，本发明还提供了一种PMOS晶体管，图23是本发明PMOS晶体管的一个实施方式中PMOS晶体管的剖视图，如图23所示，PMOS晶体管包括：
形成在单晶硅衬底300上的栅极结构310，栅极结构310包括形成在衬底300上的栅介质层311及形成在栅介质层311上的栅电极312，衬底300具有表面301；
形成在栅极结构310两侧的轻掺杂漏结构320；
形成在栅极结构310两侧并位于轻掺杂漏结构320上方的侧墙313；
形成在栅极结构310两侧的凹槽330，图24是图23中凹槽的放大图，结合图24所示，凹槽330具有第一侧壁331、与第一侧壁331相连的第二侧壁332、与第二侧壁332相连的第三侧壁333、第四侧壁334、与第四侧壁334相连的第五侧壁335、与第五侧壁335相连的第六侧壁336及底壁337，底壁337与第三侧壁333及第六侧壁336相连，第一侧壁331及第四侧壁334垂直于衬底表面301且与侧墙313对齐，第二侧壁332位于第一侧壁331的第一侧（图中为左侧）且与衬底表面301之间的夹角B1为锐角，衬底表面301与第三侧壁333之间的夹角B2为锐角，第五侧壁335位于第一侧壁331的第二侧（图中为右侧）且衬底表面301与第五侧壁335之间的夹角B3为锐角，第六侧壁336位于第一侧壁331的第二侧（图中为右侧）且第六侧壁336与衬底表面301之间的夹角B4为锐角，第一侧与第二侧呈相对设置；填充在凹槽330内的硅锗材料340。需说明的是，本发明中衬底表面与凹槽侧壁之间的夹角及凹槽侧壁与衬底表面之间的夹角是指沿图中所示方向的夹角。
在一个实施例中，第二侧壁332与衬底表面301之间的夹角B1及衬底表面301与第五侧壁335之间的夹角B3为54.7。
在一个实施例中，PMOS晶体管为多晶硅晶体管，栅介质层311的材料为低k介电材料，栅电极312的材料为多晶硅。
在一个实施例中，PMOS晶体管为金属晶体管，栅介质层311的材料为高k介电材料，栅电极312的材料为金属。
综上所述，与现有技术相比，本发明具有以下优点：
所提供的PMOS晶体管制作方法包括：在单晶硅衬底上形成栅极结构，栅极结构包括栅介质层及栅电极；在衬底上形成位于栅极结构两侧的轻掺杂漏结构；在栅极结构两侧形成第一侧墙；在栅极结构两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在第一凹槽内形成硅锗材料。在栅极结构的两侧设置了第二侧墙之后，第一凹槽的凹槽尖端与衬底表面之间的距离增大，轻掺杂漏结构被去除得较少，保留的轻掺杂漏结构较多，能有效克服热电子效应，提高电路性能。
在形成第一凹槽之后、形成硅锗材料之前可去除第二侧墙，以减小PMOS晶体管与其它相邻半导体器件之间的区域的深宽比，使得形成硅锗材料之后的后续制作过程中材料能更容易填充在PMOS晶体管与相邻半导体器件之间。
进一步地，在去除第二侧墙之后、形成硅锗材料之前，可去除被第二侧墙覆盖过的衬底以形成与第一凹槽连通的沟槽，沟槽与第一凹槽构成第二凹槽，然后，在第二凹槽内形成硅锗材料，这样，第二凹槽内的顶部硅锗材料更靠近沟道，使PMOS晶体管具备较好的饱和电流性能。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (17)

1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供单晶硅衬底，在所述衬底上形成栅极结构，所述栅极结构包括形成在衬底上的栅介质层及形成在所述栅介质层上的栅电极；
在衬底上形成位于所述栅极结构两侧的轻掺杂漏结构；
在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第一侧墙；
在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间，所述第二侧墙的材料与第一侧墙的材料不相同；
以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；
在所述第一凹槽内形成硅锗材料。
2.根据权利要求1所述的方法，其特征在于，所述栅极结构还包括设置在所述栅电极上方的掩模层。
3.根据权利要求2所述的方法，其特征在于，所述掩模层的材料为氮化硅。
4.根据权利要求1所述的方法，其特征在于，所述第一侧墙包括第一子侧墙及第二子侧墙，与所述第二子侧墙相比，所述第一子侧墙更靠近所述栅极结构，所述第一子侧墙的材料与第二子侧墙的材料不相同，且所述第二子侧墙的材料与所述第二侧墙的材料不相同。
5.根据权利要求4所述的方法，其特征在于，所述第一侧墙的形成方法包括：
在所述衬底、轻掺杂漏结构及栅极结构上形成第一子侧墙材料层；
在所述第一子侧墙材料层上形成第二子侧墙材料层；
对所述第二子侧墙材料层及第一子侧墙材料层进行回刻，形成所述第一子侧墙及第二子侧墙。
6.根据权利要求4所述的方法，其特征在于，所述第一子侧墙的材料为氧化硅，第二子侧墙的材料为氮化硅，所述第二侧墙的材料为氧化硅。
7.根据权利要求1所述的方法，其特征在于，所述第一凹槽的形成方法包括：
以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成第一沟槽，所述第一沟槽呈碗状；
将所述第一沟槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述第一凹槽。
8.根据权利要求7所述的方法，其特征在于，所述第一沟槽的形成方法包括：
以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃~60℃，功率为200W~400W，偏压为50V~200V，时间为10s~20s；
利用各向同性的干法刻蚀蚀刻所述凹槽以形成所述第一沟槽，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃~60℃，功率为100W~500W，偏压为0V~10V，时间为5s~50s。
9.根据权利要求8所述的方法，其特征在于，所述第一凹槽的形成工艺参数包括：时间为60s~180s，温度为20℃~60℃,TMAH水溶液的体积百分比浓度为2%~20%。
10.根据权利要求1所述的方法，其特征在于，形成所述第一凹槽之后并在形成所述硅锗材料之前，去除所述第二侧墙。
11.根据权利要求10所述的方法，其特征在于，去除所述第二侧墙之后并在形成所述硅锗材料之前，去除被所述第二侧墙覆盖过的衬底以形成第二沟槽，所述第二沟槽与所述第一凹槽连通，并与所述第一凹槽组成第二凹槽。
12.根据权利要求11所述的方法，其特征在于，利用TMAH水溶液去除被所述第二侧墙覆盖过的衬底。
13.根据权利要求11所述的方法，其特征在于，在所述第一凹槽内形成所述硅锗材料的同时，在所述第二沟槽内形成所述硅锗材料。
14.根据权利要求10或11所述的方法，其特征在于，形成所述硅锗材料之后，还包括：
在所述衬底、栅极结构、第一侧墙及硅锗材料上形成层间介质层；
对所述层间介质层进行平坦化处理，直至露出所述栅极结构中的栅电极；
去除所述栅电极及栅介质层，在所述栅极结构所在的区域形成第三沟槽；
在所述第三沟槽内形成高k栅介质层、金属层，形成金属栅电极。
15.一种PMOS晶体管，其特征在于，包括：
形成在单晶硅衬底上的栅极结构，所述栅极结构包括形成在所述衬底上的栅介质层及形成在所述栅介质层上的栅电极；
形成在所述栅极结构两侧的轻掺杂漏结构；
形成在所述栅极结构两侧并位于所述轻掺杂漏结构上方的侧墙；
形成在所述栅极结构两侧的凹槽，所述凹槽具有第一侧壁、与所述第一侧壁相连的第二侧壁、与所述第二侧壁相连的第三侧壁、第四侧壁、与所述第四侧壁相连的第五侧壁、与所述第五侧壁相连的第六侧壁和与所述第三侧壁及第六侧壁相连的底壁，所述第一侧壁及第四侧壁垂直于衬底表面且与所述侧墙对齐，所述第二侧壁位于所述第一侧壁的第一侧且与衬底表面之间的夹角为锐角，所述衬底表面与第三侧壁之间的夹角为锐角，所述第五侧壁位于所述第一侧壁的第二侧且所述衬底表面与所述第五侧壁之间的夹角为锐角，所述第六侧壁位于所述第一侧壁的第二侧且所述第六侧壁与衬底表面之间的夹角为锐角，所述第一侧与所述第二侧呈相对设置；
填充在所述凹槽内的硅锗材料。
16.根据权利要求15所述的PMOS晶体管，其特征在于，所述栅介质层的材料为低k介电材料，所述栅电极的材料为多晶硅。
17.根据权利要求15所述的PMOS晶体管，其特征在于，所述栅介质层的材料为高k介电材料，所述栅电极的材料为金属。
CN201210238192.0A 2012-07-10 2012-07-10 Pmos晶体管及其形成方法 Active CN103545202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210238192.0A CN103545202B (zh) 2012-07-10 2012-07-10 Pmos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210238192.0A CN103545202B (zh) 2012-07-10 2012-07-10 Pmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN103545202A true CN103545202A (zh) 2014-01-29
CN103545202B CN103545202B (zh) 2016-02-17

Family

ID=49968551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210238192.0A Active CN103545202B (zh) 2012-07-10 2012-07-10 Pmos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN103545202B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013962A (zh) * 2023-03-24 2023-04-25 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089663A1 (ja) * 2010-01-21 2011-07-28 パナソニック株式会社 半導体装置及びその製造方法
US20120049250A1 (en) * 2010-08-25 2012-03-01 Sang-Jine Park Semiconductor Integrated Circuit Device Including an Epitaxial Layer
US20120094459A1 (en) * 2010-10-13 2012-04-19 Sanjine Park Semiconductor Devices Including Compressive Stress Patterns and Methods of Fabricating the Same
CN102456628A (zh) * 2010-10-27 2012-05-16 台湾积体电路制造股份有限公司 制造应变源/漏极结构的方法
CN102479753A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 高性能应变源极-漏极结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089663A1 (ja) * 2010-01-21 2011-07-28 パナソニック株式会社 半導体装置及びその製造方法
US20120049250A1 (en) * 2010-08-25 2012-03-01 Sang-Jine Park Semiconductor Integrated Circuit Device Including an Epitaxial Layer
US20120094459A1 (en) * 2010-10-13 2012-04-19 Sanjine Park Semiconductor Devices Including Compressive Stress Patterns and Methods of Fabricating the Same
CN102456628A (zh) * 2010-10-27 2012-05-16 台湾积体电路制造股份有限公司 制造应变源/漏极结构的方法
CN102479753A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 高性能应变源极-漏极结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013962A (zh) * 2023-03-24 2023-04-25 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN103545202B (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104217953A (zh) Pmos晶体管及其制作方法
CN103855161B (zh) 一种sonos闪存存储器及其制造方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN104124174A (zh) 半导体结构及其形成方法
CN103811549A (zh) 横向mosfet
CN101834141A (zh) 一种不对称型源漏场效应晶体管的制备方法
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN106783607A (zh) 一种沟槽栅igbt器件及其制作方法
CN102522335B (zh) 一种功率器件终端环的制造方法及其结构
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN103871887B (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN103855022B (zh) 鳍式场效应晶体管的形成方法
CN103579003A (zh) 一种制作超结mosfet的方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN104465376B (zh) 晶体管及其形成方法
CN105118857A (zh) 一种沟槽型功率mosfet的制造方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN103545204B (zh) Pmos晶体管的制作方法
CN106876465A (zh) Mos器件的栅氧化层结构及工艺方法
CN103545202B (zh) Pmos晶体管及其形成方法
CN116053139A (zh) 一种沟槽型双栅结构半导体器件制造方法
CN103123899B (zh) FinFET器件制造方法
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN113314592A (zh) 一种集成sbr的低损耗高压超结器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant