CN103456612A - 一种形成肖特基接触的方法及肖特基结构 - Google Patents
一种形成肖特基接触的方法及肖特基结构 Download PDFInfo
- Publication number
- CN103456612A CN103456612A CN2012101715356A CN201210171535A CN103456612A CN 103456612 A CN103456612 A CN 103456612A CN 2012101715356 A CN2012101715356 A CN 2012101715356A CN 201210171535 A CN201210171535 A CN 201210171535A CN 103456612 A CN103456612 A CN 103456612A
- Authority
- CN
- China
- Prior art keywords
- schottky contacts
- semiconductor
- crystal wafer
- semiconductor crystal
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种形成肖特基接触的方法,可只进行一次退火就形成电学特性稳定的肖特基接触。本发明提供的方法包括:在半导体晶圆表面积淀势垒金属层之后,采用温度值在790摄氏度至850摄氏度之间的退火温度进行一次退火;形成金属引线层。本发明还提供了采用上述肖特基接触形成方法形成的肖特基接触。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种形成肖特基接触的方法及肖特基接触结构。
背景技术
形成肖特基接触,实际是形成金属与半导体的化合物,以硅为半导体晶圆材料,钛为势垒金属材料为例,即形成硅化钛。形成金属与半导体的化合物,需要对半导体晶圆和势垒金属进行退火处理,退火处理能使势垒金属中的金属原子和半导体晶圆中的半导体原子发生化学反应形成稳定的化合物。
由于在现有制作肖特基接触的过程中,希望电学特性稳定,所以在现有工艺流程中往往需要进行两次退火,而这样的二次退火的工艺流程比较繁琐。
发明内容
本发明提供了一种制作肖特基接触的方法及由此方法制成的肖特基接触结构,可达到用更简单的流程制作电学特性稳定的肖特基接触结构。
本发明提供的形成肖特基接触的方法包括:
在半导体晶圆表面积淀势垒金属层之后,采用温度值在790摄氏度至850摄氏度之间的退火温度进行一次退火;
形成金属引线层。
在进行退火后,形成金属引线层之前,该方法进一步包括:去除半导体晶圆上未反应的势垒金属。
在半导体晶圆表面积淀势垒金属层前,该方法进一步包括:
对半导体晶圆表面进行清洗。
所述半导体晶圆的材质为硅。
所述金属层的材质为钛。
所述对半导体晶圆表面进行清洗为将半导体晶圆浸泡至氢氟酸溶液中。
本发明实施例还提供了一种肖特基接触结构,所述肖特基结构通过上述方法制作。
本发明实施例的方法由于设定了制作肖特基接触的流程中退火步骤的温度值在790摄氏度至850摄氏度之间,可使得在退火过程中,利用简单的流程就使得半导体晶圆和势垒金属充分反应形成电学特性稳定的肖特基接触。
附图说明
图1为本发明的方法实施例流程示意图;
图2为本发明的方法的具体实施例流程示意图;
图3A为不同退火温度形成的硅化钛肖特基接触器件反向漏电对比;
图3B为不同退火温度形成的硅化钛肖特基接触器件小电流下正向压降对比;
图3C为不同退火温度形成的硅化钛肖特基接触器件反向击穿电压对比。
具体实施方式
本发明提供了一种制作肖特基接触的方法及由此方法制成的肖特基接触结构,利用简单的流程即可形成电阻率较低的肖特基接触结构。
下面结合附图,对本发明制作肖特基接触的方法实施例进行说明。如图1所示,制作肖特基接触的方法包括:
步骤S101,在半导体晶圆表面积淀势垒金属层之后,采用温度值在790摄氏度至850摄氏度之间的退火温度进行一次退火。
步骤S102,形成金属引线层。
半导体晶圆实际是半导体积体,是制作电子器件或电路所用的半导体。势垒金属层是附着于半导体晶圆表面的。制作肖特基接触的工艺流程中,退火是使得金属原子和半导体原子发生化合反应,以钛和硅发生反应为例,在600℃到1050℃之间TI(钛)和SI(硅)都可以发生反应,这种反应属于界面反应,反应的生成物是TISI化合物,一般用TISIX来表示,其中当X=2时是一种最稳定的结构,它具有较低的电阻率和热稳定性,它的结构就是类似一种晶体结构,在单位体积内,1个TI原子对应于2个SI原子。这种反应的速率完全是由快速退火炉的温度来决定的,一般是温度越高,反应速率会越快,在反应过程中,SI会不断穿过已经生成的TISI化合物与上面尚未反应的金属TI发生反应。综上可知,经过退火工艺可使势垒金属和半导体形成稳定的化合物,且反应的速率完全是由快速退火炉的温度来决定的,一般是温度越高,反应速率会越快。
势垒金属与半导体的反应因退火温度的不同会形成结构不同的半导体金属化合物。往往在更高温度进行退火时产生的半导体金属化合物的电阻率更低。例如,如果退火时的温度在600℃左右时,TI和SI已经可以发生明显的反应,当温度提高至750℃到780℃时反应已比较完全,如果温度继续升高,反应还是会继续,但反应物TISI几乎不怎么再增加。退火温度在600℃-790℃之间进行,易生成电阻率较高的C49相位的TISI2,为了得到电阻率更低的C54相位的TISI2,则需要进行2次退火,并且第二次退火时的温度需要设定在800℃-900℃之间。而且当退火温度为600℃-790℃之间时,TI和SI发生的反应并不完全,有较多的TI剩余在半导体晶圆表面,因此在进行2次退火前,还需要先将之前未反应的TI去除。由此可知,需要形成电阻率低且薄的半导体金属化合物需要先进行反应量有限制且生产的都是高电阻率化合物的低温退火(温度范围600℃-790℃),然后去除未反应的势垒金属后,再进行更高温度的退火(温度范围800℃-900℃),以产生电阻率低的半导体金属化合物。
采用温度值在790摄氏度至850摄氏度之间的温度进行退火,这样虽然不能保证形成的半导体金属化合物都是电阻率低的那种结构的化合物,但可以保证其电阻率低的化合物比退火温度为600℃-790℃之间进行的退火产生的低电阻率的化合物多,并且电特性稳定。例如,采用温度值在790摄氏度至850摄氏度之间的温度进行退火,形成的TISI化合物并不能保证全部是C54相位,但是TI和SI的反应可以充分进行,形成稳定的TISI化合物,而且这样制作出的器件的稳定性能够通过动态和静态的测试,甚至是更严格的可靠性测试。本实施例中的形成肖特基接触的方法,是在半导体晶圆表面积淀势垒金属层之后,采用温度值在790摄氏度至850摄氏度之间的温度进行退火,目的是为了尽可能多的形成电学特性稳定且电阻率低的肖特基接触。
并且由于通过本实施例中的方法进行的退火步骤,只需一次退火使半导体和金属尽可能的发生反应。因此,可不需要对半导体晶圆上未反应的势垒金属进行去除。但是,较优地,在进行退火后,形成金属引线层之前,还可以去除半导体晶圆上未反应的势垒金属。当然对于退火步骤的持续时间也有适当的规定,需要在设定的时间内进行退火既可保证反应的充分,又不会因为退火的持续时间过长带来其他不良影响。
金属引线层的材料可以为铝。
而在半导体晶圆上积淀势垒金属层前,要保证半导体晶圆上的表面干净、没有半导体的自然氧化层,则需要先对半导体晶圆表面进行清洗。而进行清洗的方法可以是将半导体晶圆放入氢氟酸中进行浸泡,可消除半导体晶圆表面的自然氧化层。
下面结合图2对本发明方法的具体实施例进行说明。如图2所示,具体实施例的方法包括:
步骤S201,将半导体晶圆浸入氢氟酸中后取出。本步骤用于将半导体晶圆表面的氧化层去除,待氧化层去除后,可将半导体晶圆取出。
步骤S202,在半导体晶圆表面积淀势垒金属层。本步骤可通过在规定时间内在高真空机台上做金属的溅射以积淀出金属层。
步骤S203,将有势垒金属附着的半导体晶圆进行温度在790摄氏度至850摄氏度之间的一次退火。本步骤用于形成稳定的半导体金属化合物。
步骤S204,去除半导体晶圆上未反应的势垒金属。本步骤可省略。本步骤中去除没有反应的势垒金属的方法为浸入氢氧化铵和双氧水的混合溶液中。
本实施例提供的形成肖特基接触的方法,进行一次退火就使得半导体和势垒金属充分发生反应,与现有退火步骤相比降低了未反应的势垒金属的量,同时也缩减了整个形成肖特基接触的步骤。
本发明还提供了由上述实施例中的方法形成的肖特基接触结构。采用上述实施例形成的肖特基接触并不能保证形成的半导体金属化合物都是低电阻率结构的,但是可保证低电阻率结构的化合物更多,而本实施例中的肖特基接触层的厚度相较于现有方法的形成肖特基接触的厚度会更厚。例如,以TI和SI为例,不能保证本实施例中的TISI化合物都是C54相位的,但是却是稳定的TISI化合物,并且C54相位的TISI化合物占多数。并且由于上述实施例中的方法可使势垒金属和半导体充分反应,因此相较于现有的退火过程来说,TISI化合物更多,被反应的TI也更多,这样所形成的硅化钛的厚度更厚。
如图3A所示为不同退火温度形成的硅化钛肖特基接触器件反向漏电对比(竖线左边为退火温度为625摄氏度形成的肖特基接触器件反向漏电电流值曲线,右侧为退火温度为810摄氏度形成的肖特基接触器件反向漏电电流值曲线,单位为微安)。图3A中横轴标识测试管芯数,纵轴标识漏电值。每个半导体晶圆都有多个管芯,图中的每条曲线(如31A和32A,31A在竖线左边,32A在右边)是由一个半导体晶圆中的所有管芯按照反向漏电电流值的从小到大进行排列后,每个管芯的反向漏电电流值组成。而图中所示的每个半导体晶圆的管芯的数量约为1500,因此从横轴上管芯数0至1500左右的曲线是第一个半导体晶圆中所有管芯的每个管芯的反向漏电电流值组成的曲线,横轴上管芯数从约1501至约3000的曲线是第二个半导体晶圆中所有管芯的每个管芯的反向漏电电流值组成的曲线,依次类推。由于不能保证每个半导体晶圆中的所有管芯都是良品,所以以曲线中聚集集中的部分来判断此半导体晶圆的反向漏电电流值。
从图中可看出退火温度为625摄氏度形成的肖特基接触器件的反向漏电电流值集中在400微安左右,而退火温度为810摄氏度形成的肖特基接触器件的反向漏电电流值集中在10微安左右。由此可见,通过本发明提供实施例中的肖特基接触的反向漏电电流值比退火温度为625摄氏度形成的肖特基接触的反向漏电电流值小。
图3B所示为不同退火温度形成的硅化钛肖特基接触器件小电流下正向压降对比(竖线左边为退火温度为625摄氏度形成的肖特基接触器件小电流下正向压降曲线,右侧为退火温度为810摄氏度形成的肖特基接触器件小电流下正向压降曲线,单位为毫伏)。图3B中横轴标识测试管芯数,纵轴表示压降。每个半导体晶圆都有多个管芯,图中的每条曲线(如31B和32B,31B在竖线左边,32B在右边)是由一个半导体晶圆中的所有管芯按照小电流下的正向压降值的从小到大进行排列后,每个管芯在小电流下的正向压降值组成。而图中所示的每个半导体晶圆的管芯的数量约为1500,因此从横轴上管芯数0至1500左右的曲线是第一个半导体晶圆中所有管芯的每个管芯在小电流下的正向压降值组成的曲线,横轴上管芯数从约1501至约3000的曲线是第二个半导体晶圆中所有管芯的每个管芯在小电流下的正向压降值组成的曲线,依次类推。由于不能保证每个半导体晶圆中的所有管芯都是良品,所以以曲线中聚集集中的部分来判断此半导体晶圆的小电流下的正向压降值。
从图中可看出退火温度为625摄氏度形成的肖特基接触器件的小电流下正向压降值集中在20毫伏左右,而退火温度为810摄氏度形成的肖特基接触器件的小电流下正向压降值集中在110毫伏左右。由此可见,采用退火温度为810摄制度形成的肖特基接触器件的正向压降值更加接近理论上该势垒金属的功函数所确定的数值,而采用625摄制度退火形成的肖特基接触器件的正向压降不满足理论上对肖特基器件的要求,可以认定是非稳定结构的肖特基接触。
图3C所示为不同退火温度形成的硅化钛肖特基接触器件反向击穿电压对比(竖线左边为退火温度为625摄氏度形成的肖特基接触器件反向击穿电压曲线,右侧为退火温度为810摄氏度形成的肖特基接触器件反向击穿电压曲线,单位为伏)。图3C中横轴标识测试管芯数,纵轴表示击穿电压。每个半导体晶圆都有多个管芯,图中的每条曲线(如31C和32C,31C在竖线左边,32C在右边)是由一个半导体晶圆中的所有管芯按照击穿电压值的从小到大进行排列后,每个管芯击穿电压值组成。而图中所述的每个半导体晶圆的管芯的数量约为1500,因此从横轴上管芯数0至1500左右的曲线是第一个半导体晶圆中所有管芯的每个管芯的击穿电压值组成的曲线,横轴上管芯数从约1501至约3000的曲线是第二个半导体晶圆中所有管芯的每个管芯的击穿电压值组成的曲线,依次类推。由于不能保证每个半导体晶圆中的所有管芯都是良品,所以以曲线中聚集集中的部分来判断此半导体晶圆的击穿电压值。
从图中可看出退火温度为625摄氏度形成的肖特基接触器件的击穿电压值在110伏左右,而退火温度为810摄氏度形成的肖特基接触器件的击穿电压值集中在130伏左右。由此可见,采用本发明实施例中的方法制成的肖特基接触的反向击穿特性要远好于625摄制度退火形成的肖特基接触的反向击穿特性,这里的根本原因就是肖特基结的性质不同,在反向电压较低时,810摄制度形成的肖特基结能够有效抑制电子的流动,保证在反向耗尽层闭合之间的漏电值控制在合理的水平。
综上可知,退火温度为810摄氏度形成的肖特基接触器件的电特性比较稳定。即采用本实施中的方法制成的肖特基接触的电特性比较稳定。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种形成肖特基接触的方法,其特征在于,该方法包括:
在半导体晶圆表面积淀势垒金属层之后,采用温度值在790摄氏度至850摄氏度之间的退火温度进行一次退火;
形成金属引线层。
2.根据权利要求1所述的方法,其特征在于,在进行退火后,形成金属引线层之前,该方法进一步包括:
去除半导体晶圆上未反应的势垒金属。
3.根据权利要求1所述的方法,其特征在于,在半导体晶圆表面积淀势垒金属层前,该方法进一步包括:
对半导体晶圆表面进行清洗。
4.根据权利要求1或3所述的方法,其特征在于,所述半导体晶圆的材质为硅。
5.根据权利要求1所述的方法,其特征在于,所述势垒金属层的材质为钛。
6.根据权利要求3所述的方法,其特征在于,所述对半导体晶圆表面进行清洗为将半导体晶圆浸泡至氢氟酸溶液中。
7.一种肖特基接触结构,其特征在于,所述肖特基结构通过上述权利要求1~6中任一权利要求所述的方法制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101715356A CN103456612A (zh) | 2012-05-29 | 2012-05-29 | 一种形成肖特基接触的方法及肖特基结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101715356A CN103456612A (zh) | 2012-05-29 | 2012-05-29 | 一种形成肖特基接触的方法及肖特基结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103456612A true CN103456612A (zh) | 2013-12-18 |
Family
ID=49738861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101715356A Pending CN103456612A (zh) | 2012-05-29 | 2012-05-29 | 一种形成肖特基接触的方法及肖特基结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103456612A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097503A (zh) * | 2014-05-13 | 2015-11-25 | 复旦大学 | 一种调节硅化钛/硅肖特基接触势垒的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050077590A1 (en) * | 2003-10-08 | 2005-04-14 | Leland Swanson | Guard ring structure for a Schottky diode |
US20050184343A1 (en) * | 1999-06-02 | 2005-08-25 | Thornton Trevor J. | MESFETs integrated with MOSFETs on common substrate and methods of forming the same |
CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
-
2012
- 2012-05-29 CN CN2012101715356A patent/CN103456612A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050184343A1 (en) * | 1999-06-02 | 2005-08-25 | Thornton Trevor J. | MESFETs integrated with MOSFETs on common substrate and methods of forming the same |
US20050077590A1 (en) * | 2003-10-08 | 2005-04-14 | Leland Swanson | Guard ring structure for a Schottky diode |
CN101764058A (zh) * | 2009-12-31 | 2010-06-30 | 复旦大学 | 形成超薄可控的金属硅化物的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097503A (zh) * | 2014-05-13 | 2015-11-25 | 复旦大学 | 一种调节硅化钛/硅肖特基接触势垒的方法 |
CN105097503B (zh) * | 2014-05-13 | 2017-11-17 | 复旦大学 | 一种调节硅化钛/硅肖特基接触势垒的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105655389B (zh) | 有源层、薄膜晶体管、阵列基板、显示装置及制备方法 | |
Zhang et al. | Bipolar resistive switching properties of AlN films deposited by plasma-enhanced atomic layer deposition | |
CN106683994A (zh) | 一种p型碳化硅欧姆接触的制作方法 | |
US9478426B2 (en) | Semiconductor device and manufacturing method thereof | |
CN105609408A (zh) | 半导体器件的形成方法 | |
CN102496571A (zh) | 低势垒肖特基二极管的制作方法及结构 | |
CN103456612A (zh) | 一种形成肖特基接触的方法及肖特基结构 | |
US9142768B2 (en) | Resistive memory with small electrode and method for fabricating the same | |
CN107316812A (zh) | 一种高温特性的半导体芯片加工工艺 | |
CN103887345A (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
US20130273722A1 (en) | Contact on a heterogeneous semiconductor substrate | |
CN100533689C (zh) | 肖特基二极管的制造方法 | |
CN101645415A (zh) | 金属连线的制造方法 | |
CN102760657A (zh) | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 | |
CN104120473B (zh) | 电镀铜的方法 | |
US20120288968A1 (en) | Method for repairing a semiconductor structure having a current-leakage issue | |
CN103794544B (zh) | 一种电镀铜的方法 | |
CN102738390A (zh) | 阻变存储器单元及其制造方法 | |
CN103540322A (zh) | 一种用于金属阻挡层的刻蚀溶液及方法 | |
CN107533972A (zh) | 半导体装置的制造方法 | |
CN104637862A (zh) | 半导体结构形成方法 | |
CN101140871B (zh) | 半导体器件中金属硅化物接触的制造方法 | |
CN103441118B (zh) | 一种用于铜互连的导电阻挡层材料及其制备方法 | |
CN106571402B (zh) | 一种快恢复功率二极管及其制造方法 | |
Kim et al. | Ohmic contact to AlGaN/GaN heterostructures on sapphire substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131218 |