CN103430304A - 用于集成电路上的单片功率闸控的装置 - Google Patents

用于集成电路上的单片功率闸控的装置 Download PDF

Info

Publication number
CN103430304A
CN103430304A CN2011800523047A CN201180052304A CN103430304A CN 103430304 A CN103430304 A CN 103430304A CN 2011800523047 A CN2011800523047 A CN 2011800523047A CN 201180052304 A CN201180052304 A CN 201180052304A CN 103430304 A CN103430304 A CN 103430304A
Authority
CN
China
Prior art keywords
voltage
voltage reference
face
switch
datum level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800523047A
Other languages
English (en)
Inventor
塞缪尔·D·纳夫齐格
布鲁斯·吉泽克
本杰明·贝克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN103430304A publication Critical patent/CN103430304A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种功率闸控装置包括具有第一电压基准面和第二电压基准面的集成电路封装，以及包括电路块和开关块的集成电路。可以将第一和第二电压基准面彼此电隔离。开关块可以包括以围绕电路块的环形布置的多个开关。可以将第一电压基准面电耦合在外部电压基准与多个开关之间，并且可以将第二电压基准面电耦合在多个开关与电路块之间。第二电压基准面还可以将电流遍布地分配在电路块上。此外，每个开关配置成响应于控制信号而中断第一基准电压面与电路块之间的电路径。

Description

用于集成电路上的单片功率闸控的装置
技术领域
本发明公开涉及集成电路，更具体地来说，涉及集成电路上的功率闸控机构。
背景技术
电子装置且具体来说具有现代处理器的那些电子装置能够消耗大量功率。为了尽力节省电池使用时间，在许多系统中，关闭未在使用的组件成为普遍做法。目前广泛地使用功率闸控，这是用于描述从组件完全地移除电压基准或电路地线基准的术语。这是相比较于例如简单地停止处理器上的时钟而言。但是，虽然功率闸控可以是降低组件的功耗的最有效方式之一，但是常规的闸控有一些缺点。
一个此类缺点是需要将功率闸控晶体管实例化成组件的逻辑部分。在许多情况中，这些功率闸控晶体管遍布地分配在组件的逻辑上。另一个缺点是使用异常厚（且昂贵）片上金属化以便将电流从远距离分配的功率闸控装置再分配到功耗电路。
实施例的概述
公开用于集成电路上的功率闸控的装置的多种实施例。在一个实施例中，该装置包括具有第一电压基准面和第二电压基准面的集成电路封装，以及包括如处理器核的电路块和开关块的集成电路。可以将第一和第二电压基准面彼此电隔离。开关块可以包括以围绕电路块的环形布置的多个开关。第一电压基准面可以电耦合在外部电压基准（如VSS）与多个开关之间，而第二电压基准面可以电耦合在多个开关与电路块之间。第二电压基准面还可以配置成将电流遍布地分配在电路块上。此外，每个开关配置成响应于控制信号而中断第一基准电压面与电路块之间的电路径。
附图简介
图1是包括功率闸控环和核逻辑的集成电路（IC）的平面布置一个实施例的俯视图。
图2是包括隔离的基准面的IC封装的侧视图，该IC封装配对到包括功率闸控环的IC晶片。
图3是图示图2的IC封装基准面的实施例的附加细节的透视图。
图4是包括多个处理器核和功率闸控环的处理节点的一个实施例的平面布置的俯视图。
这些附图中通过举例方式示出特定实施例，以及本文中将更详细地描述这些特定实施例。但是，应该理解，这些附图和详细描述无意将权利要求限制于所公开的具体实施例，即使就具体特征仅描述了一个实施例。相反，本发明应涵盖因此公开有获益的本领域技术人员应显见到的所有修改、等效物和替代。除非另行说明，否则本发明公开中提供的特征的示例应是说明性的，而非限制性的。
正如本说明书中使用的，词汇“可以”是按允许选择的意义（即，意味着具有可能性）而非强制性意义（即，意味着必须）来使用的。相似地，词汇“包括”和“包含”意味着包括但不限于。
可以将多种单元、电路或其他组件描述为“配置成”执行一个或多个任务。在此类语境中，“配置成”是一般意味着具有操作期间执行该一个或多个任务的“电路”的结构的广义列述。因此，即使该单元/电路/组件当前未工作时，该单元/电路/组件仍可以配置成执行该任务。一般来说，形成与“配置成”对应的结构的电路可以包括硬件电路。相似地，在描述中为了方便，可以将多种单元/电路/组件描述为执行一个或多个任务。此类描述应解释为包括短语“配置成”。列述配置成执行一个或多个任务的单元/电路/组件是明确地意味着不对该单元/电路/组件援用35U.S.C.§112，第六段。
实施例的详细说明
现在转到图1，其中示出描绘包括功率闸控环的集成电路（IC）晶片的一个实施例的平面布置的俯视图。IC10包括半导体基片（图1中未示出），在其上已形成核逻辑区或块12和若干个功率闸控环段，这些功率闸控环段表示为PG（功率闸控）环段14A至14D。要注意，虽然示出四个分开的PG环段，但是在其他实施例中可以有单个连续的PG环。还要注意，具有含数字和字母的引用表示符的组件在适合的情况中可以仅使用该数字来引用。
正如下文将更详细描述的，PG环段14可以包括多个开关（例如，晶体管），这些开关可以耦合在电路地线基准（VSS）和/或通过IC封装（未示出）提供的电压基准/供电电压（VDD）与IC核逻辑部分12上的VSS或VDD连接之间。如图所示，PG环段14围绕着IC核逻辑12的周边布置，且因此不是IC核逻辑12的一部分。
在一个实施例中，可以由可在PG环段14外被利用的控制逻辑来控制PG环段14。例如，如果IC核逻辑12和PG环段14是具有例如芯片上系统（SOC）中的附加组件的较大IC10的一部分，则该SOC可以包括使得PG环段14中的开关导通和断开的控制逻辑。
要注意，IC核逻辑12可以表示任何类型的集成电路逻辑。更具体地来说，可设想IC核逻辑12可以是可能需要独立于其他逻辑块和/或其他电路组件来加电和停电的任何逻辑块。
参考图2，其中示出IC封装的一个实施例的侧视图，该IC封装配合到包括图1的功率闸控环的实施例的IC晶片且包括隔离的基准面。通过凸点275将IC封装215机械和电耦合到IC晶片10。
正如上文与图1的描述结合所描述的，IC晶片10包括用于形成构成核区12和管脚（footer）区214A和214B的组件的基片。更具体地来说，在一个实施例中，管脚区包括多个晶体管（例如，开关），例如晶体管217和219。此外，IC晶片10还包括用于VSS和VDD的若干连接。
许多IC封装包括用于跨IC晶片（如IC晶片10）分配VDD和VSS的一个或多个电压基准面。相应地，如图2所示，IC封装215包括封装RVSS面235和封装VSS面225。在一个实施例中，封装215包括用于电路地线基准（VSS）和电压基准或供电电压（VDD）的外部连接。可以通过主板或电源/调压器布置（未示出）来为封装215提供这些电压和地线基准。
在图示的实施例中，将外部VSS连接耦合到一起并耦合到封装RVSS面235。这在封装215的一部分内提供用于VSS的外部分配路径。此外，当封装215接合到IC晶片10时，还将封装VSS面225中的连接耦合到一起并耦合到IC晶片10的核逻辑12。由此，封装VSS面225在封装215的另一部分中提供IC晶片10上的VSS电流的分配路径。但是，如图所示，封装RVSS面235和封装VSS面225彼此电隔离。相应地，晶体管217和219在导通时提供封装RVSS面235与封装VSS面225之间的VSS路径。因此，在一个实施例中，当期望对IC晶片10断电时，可以通过在管脚214和核12的外部提供的控制信号（未示出）来断开晶体管217和219。
要注意，虽然图2及其对应的描述详述了VSS的开关和分配，但是可设想在其他实施例中，根据需要可以以与封装VSS面相似的方式使用封装VDD面并且晶体管217和219可以开关VDD而非VSS。但是，在此类实施例中，晶体管217和219不设在管脚中，而是在头部区（未示出）中实现晶体管217和219。要注意，为了简明未示出至IC晶片10及封装VDD面中的VDD连接。
转到图3，其中示出图示图2的IC封装基准面的实施例的附加细节的透视图。如图2所示，图3的IC封装215包括封装RVSS面235和封装VSS面225。如图所示，封装RVSS面235具有围绕矩形周边的多个VSS连接，该矩形周边形成管脚/PG环214的周边。封装VSS225面还具有跨该面分配的多个连接，以用于连接到IC核逻辑12。此外，还将封装VSS面225上的连接耦合到一起以形成电流分配网格。
如图所示，在封装中未将封装RVSS面235和封装VSS面225电连接。相应地，正如上文与图2的描述结合描述的，管脚/功率闸控环214中的晶体管提供两个VSS面之间的连接性，而封装VSS面225形成用于核逻辑12的电流分配网格。由此，该组合可以提供相对较便宜的功率闸控解决方案。要注意，图3的附图不是按比例的，并且出于说明的目的，以分解方式示出管脚/功率闸控环214。
参考图4，其中示出处理节点的一个实施例的平面布置的俯视图。在图示的实施例中，处理节点400包括处理器核412A-412D、节点控制器420和图形处理器435。如图所示，每个处理器核412A-412D分别被功率闸控环414A-414D围绕。在一个实施例中，每个功率闸控环414可以表示图1所示的功率闸控环14和图2和图3中的功率闸控环214。因此，在一个实施例中，每个功率闸控环414可以包括多个段，虽然其他实施例可以包括单个功率闸控环结构。在一个实施例中，节点400可以是包括图1所示的电路的单个集成电路芯片。即，节点400可以是芯片上系统（SOC）或芯片多处理器（CMP）。处理器核412A-412D可以是任何类型的处理元件，并且可以不是彼此完全相同的，甚至可以彼此不相似。例如，处理器核412A-412D可以表示中央处理单元（CPU）核、数字信号处理（DSP）核、应用处理器（AP）核或任何其他核。此外，处理器核412A-412D可以是其任何组合。
还要注意，在多种实施例中，如节点400的处理节点可以包括任何数量的处理器核。再要注意，处理器节点400可以包括多种其他组件，为了简明而在本文中省略了这些组件。例如，在多种实施例中，处理节点400可以包括集成存储器控制器和用于与其他节点通信的多种通信接口以及I/O装置。
在一个实施例中，节点控制器420可以包括用于将处理器核412A-41D彼此互连、连接到其他节点和连接到系统存储器（未示出）的多种互连电路（未示出）。
如上文描述的，功率闸控环414可以用于独立地对处理器核412加电和断电。相应地，在一个实施例中，节点控制器420还可以包括用来控制功率闸控环414的逻辑，并且因此来对个别处理器核412加电和断电。
由此，上文的实施例可以提供使得能够以相对较简单的设计过程（功率闸控环）来实现小或大复杂IP（如处理器核–例如中央处理核、图形核、数字信号处理核等）的较低成本的功率闸控的机制，并且片上金属层或附加的封装层中无附加成本，因为可以将现有封装供电/地线面简单地细分成闸控（例如225）和非闸控（例如235）区域。
虽然相当详细地描述了上文的实施例，但是本领域技术人员一旦充分地理解上文公开，则将显见到多种变化和修改。权利要求书应被解释为涵盖所有此类变化和修改。

Claims (20)

1.一种装置，其包括：
集成电路封装，所述集成电路封装包括第一电压基准面和第二电压基准面，其中所述第一和第二电压基准面彼此电隔离；以及
集成电路晶片，所述集成电路晶片包括：
电路块；以及
开关块，所述开关块包括以围绕所述电路块的环形布置的多个开关；
其中所述第一电压基准面电耦合在外部电压基准与所述多个开关之间，且所述第二电压基准面电耦合在所述多个开关与所述电路块之间，其中所述第二电压基准面配置成将电流遍布地分配在所述电路块上；并且
其中每个开关配置成响应于控制信号而中断所述第一基准电压面与所述电路块之间的电路径。
2.如权利要求1所述的装置，其中所述开关块包括多个连接节点，其中所述多个连接节点的第一部分电耦合到所述第一电压基准面，而所述多个连接节点的第二部分电耦合到所述第二电压基准面。
3.如权利要求1所述的装置，其中所述外部电压基准是VSS。
4.如权利要求1所述的装置，其中所述外部电压基准是VDD。
5.如权利要求1所述的装置，其中所述第二基准电压面包括导电网格，所述导电网格包括用于连接到在所述电路块内形成的对应连接节点的多个连接节点。
6.如权利要求1所述的装置，其中所述第一基准电压面包括导电网格，所述导电网格包括用于连接到所述集成电路封装外部的多个连接的多个连接节点。
7.如权利要求3所述的装置，其中所述多个开关包括在管脚中形成的多个晶体管，其中所述管脚经由所述集成电路的多个金属层耦合到所述第一和第二电压基准面。
8.如权利要求4所述的装置，其中所述多个开关包括在头部中形成的多个晶体管，其中所述头部经由所述集成电路的一个或多个金属层耦合到所述第一和第二电压基准面。
9.一种系统，其包括：
集成电路封装，所述集成电路封装包括第一电压基准面和多个第二电压基准面，其中所述第一电压基准面和所述第二电压基准面中的每一个第二电压基准面彼此电隔离，以及
处理节点，所述处理节点包括：
多个处理器核；以及
多个开关块，每个开关块包括以围绕各自对应的处理器核的环形布置的多个开关；
其中所述第一电压基准面电耦合在外部电压基准与所述多个开关块之间，且所述第二电压基准面中的每一个电耦合在分开的开关块与所述各自对应的处理器核之间，其中所述第二电压基准面中的每一个配置成将电流遍布地分配在所述各自对应的处理器核上；并且
其中给定开关块中的每个开关配置成响应于控制信号而中断所述第一基准电压面与所述各自对应的处理器核之间的电路径。
10.如权利要求9所述的系统，其中每个开关块包括多个连接节点，其中所述多个连接节点的第一部分电耦合到所述第一电压基准面，而所述多个连接节点的第二部分电耦合到所述第二电压基准面。
11.如权利要求9所述的系统，其中所述外部电压基准是VSS。
12.如权利要求9所述的系统，其中所述外部电压基准是VDD。
13.如权利要求9所述的系统，其中每个第二基准电压面包括导电网格，所述导电网格包括用于连接到在每个各自对应的处理器核内形成的对应连接节点的多个连接节点。
14.如权利要求9所述的系统，其中所述第一基准电压面包括导电网格，所述导电网格包括用于连接到所述集成电路封装外部的多个连接的多个连接节点。
15.如权利要求11所述的系统，其中所述多个开关包括在制造所述处理节点所在的集成电路的管脚中形成的多个晶体管，其中所述管脚经由所述集成电路的多个金属层耦合到所述第一和第二电压基准面。
16.如权利要求12所述的系统，其中所述多个开关包括在制造所述处理节点所在的集成电路的头部中形成的多个晶体管，其中所述头部经由所述集成电路的一个或多个金属层耦合到所述第一和第二电压基准面。
17.一种方法，其包括：
将集成电路封装电接合到集成电路晶片，所述集成电路封装包括第一电压基准面和第二电压基准面，且所述集成电路晶片包括电路块和开关块，所述开关块包括以围绕所述电路块的环形布置的多个开关；
其中将所述第一和第二电压基准面彼此电隔离；
将所述第一电压基准面电耦合在外部电压基准连接与所述多个开关之间，并将所述第二电压基准面电耦合在所述多个开关与所述电路块之间。
18.如权利要求17所述的方法，其还包括将所述开关块的多个连接节点的第一部分电耦合到所述第一电压基准面，并将所述多个连接节点的第二部分电耦合到所述第二电压基准面。
19.如权利要求17所述的方法，其还包括将导电网格电耦合到所述电路块内的对应连接节点，所述导电网格包括所述第二基准电压面的多个连接节点。
20.如权利要求17所述的方法，其还包括将导电网格电耦合到所述集成电路封装外部的多个连接，所述导电网格包括所述第一基准电压面的多个连接节点。
CN2011800523047A 2010-10-28 2011-10-25 用于集成电路上的单片功率闸控的装置 Pending CN103430304A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/914,110 2010-10-28
US12/914,110 US20120105129A1 (en) 2010-10-28 2010-10-28 Apparatus for monolithic power gating on an integrated circuit
PCT/US2011/057591 WO2012058189A1 (en) 2010-10-28 2011-10-25 An apparatus for monolithic power gating on an integrated circuit

Publications (1)

Publication Number Publication Date
CN103430304A true CN103430304A (zh) 2013-12-04

Family

ID=44913420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800523047A Pending CN103430304A (zh) 2010-10-28 2011-10-25 用于集成电路上的单片功率闸控的装置

Country Status (6)

Country Link
US (1) US20120105129A1 (zh)
EP (1) EP2633552A1 (zh)
JP (1) JP2014500617A (zh)
KR (1) KR20140001217A (zh)
CN (1) CN103430304A (zh)
WO (1) WO2012058189A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377804B2 (en) * 2014-04-10 2016-06-28 Qualcomm Incorporated Switchable package capacitor for charge conservation and series resistance
USD828964S1 (en) 2016-09-30 2018-09-18 Min Pan Pet life jacket
USD885688S1 (en) 2018-07-18 2020-05-26 Min Pan Pet life jacket
US11296024B2 (en) * 2020-05-15 2022-04-05 Qualcomm Incorporated Nested interconnect structure in concentric arrangement for improved package architecture
USD987911S1 (en) 2020-06-01 2023-05-30 Min Pan Pet life jacket

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166709A (zh) * 1996-03-26 1997-12-03 富士电机株式会社 过电流跳闸装置
US20060043557A1 (en) * 2004-08-27 2006-03-02 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8561004B2 (en) * 2010-02-04 2013-10-15 Advanced Micro Devices, Inc. Ring power gating with distributed currents using non-linear contact placements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166709A (zh) * 1996-03-26 1997-12-03 富士电机株式会社 过电流跳闸装置
US20060043557A1 (en) * 2004-08-27 2006-03-02 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOTWANI R ET AL: "An x86-64 core implemented in 32nm SOI CMOS", 《2010 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 *

Also Published As

Publication number Publication date
US20120105129A1 (en) 2012-05-03
EP2633552A1 (en) 2013-09-04
WO2012058189A1 (en) 2012-05-03
KR20140001217A (ko) 2014-01-06
JP2014500617A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
CN103430304A (zh) 用于集成电路上的单片功率闸控的装置
CN101739117B (zh) 半导体集成电路器件
EP1662643B1 (en) Low voltage logic operation using higher voltage supply levels
US7880284B2 (en) Embedded power gating
CN101207115B (zh) 半导体集成电路
US20200006305A1 (en) Integrated heterogenous power management circuitries
EP3123537A1 (en) Magnetic domain wall logic devices and interconnect
US11705377B2 (en) Stacked die cavity package
EP1662645B1 (en) Low voltage logic operation using higher voltage supply levels
US10629533B2 (en) Power island segmentation for selective bond-out
US10957651B2 (en) Package level power gating
CN116661579A (zh) 一种3d异构可编程芯片供电网络的半导体器件及结构
CN106788370B (zh) 电子器件
CN110134974A (zh) 集成电路和应用其的电机装置
US6784532B2 (en) Power/ground configuration for low impedance integrated circuit
JPS612342A (ja) 半導体集積回路装置
TWI821943B (zh) 輸入/輸出電路及其製造方法以及積體電路封裝方法
CN112951830B (zh) 集成电路器件、存储器和电子设备
US6897572B2 (en) Power ring architecture for embedded low drop off voltage regulators
US9136145B2 (en) Semiconductor integrated circuit device
JPH0451567A (ja) 半導体装置
JPH06243693A (ja) プログラム回路
JPH04120769A (ja) マスタースライス方式集積回路装置用遅延セル
JPH05235309A (ja) 半導体集積回路
JPS60263443A (ja) ゲ−トアレイ型ｌｓｉ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204