CN103426775B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103426775B
CN103426775B CN201310126561.1A CN201310126561A CN103426775B CN 103426775 B CN103426775 B CN 103426775B CN 201310126561 A CN201310126561 A CN 201310126561A CN 103426775 B CN103426775 B CN 103426775B
Authority
CN
China
Prior art keywords
dry film
column electrode
layer
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310126561.1A
Other languages
English (en)
Other versions
CN103426775A (zh
Inventor
小池理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012091953A external-priority patent/JP6021399B2/ja
Priority claimed from JP2012091952A external-priority patent/JP5128712B1/ja
Priority claimed from JP2012091951A external-priority patent/JP5941737B2/ja
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103426775A publication Critical patent/CN103426775A/zh
Application granted granted Critical
Publication of CN103426775B publication Critical patent/CN103426775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种能够实现制造工艺简化以及不良品发生率降低的半导体装置的制造方法。半导体装置的制造方法具有如下工序：在基板上贴附第一层干膜（210），形成在厚度方向上贯通该干膜（210）的第一孔（212a），利用电镀处理在第一孔内形成第一柱电极（213a）；在第一层干膜（210）的上表面（210a）上重叠贴附第二层干膜（211），形成在厚度方向上贯通该第二干膜（211）并且与第一孔（212a）连接的第二孔（212b），利用电镀处理在第一柱电极（213a）上形成第二柱电极（213b），第一柱电极（213a）以其上表面比第一层干膜（210）的上表面（210a）低的方式形成。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及柱电极的形成方法。
背景技术
近年来，随着便携电话以及数码相机等电子设备的小型化，强烈要求使在电子设备中所搭载的半导体装置的尺寸缩小。特别是，晶片级芯片尺寸封装（WL－CSP）能够使封装尺寸缩小到芯片尺寸，此外，还正在研究在密封树脂内安装有部件的WL－CSP。
例如，专利文献1（日本特开2002－299496号公报）公开了一种半导体装置的制造方法，具有如下工序：形成将铜（Cu）层重叠为两级而成的柱电极；在密封树脂内安装作为部件的电容器部。在专利文献1的柱电极的形成中，如图1的流程图所示，（A）作为用于形成第一层Cu层的步骤，在半导体晶片上的导电膜上形成第一层抗蚀剂膜（步骤S101），利用曝光以及显影处理形成孔（步骤S102、S103），利用电镀处理形成第一层Cu层（步骤S104），除去第一层抗蚀剂膜（步骤S105），对第一层Cu层进行暂时密封（步骤S106），对第一层Cu层以及暂时密封层进行CMP（化学机械研磨）处理（步骤S107）；（B）作为用于形成第二层Cu层的步骤，形成第二层抗蚀剂膜（步骤S108），利用曝光以及显影处理形成孔（步骤S109、S110），利用电镀处理形成第二层Cu层（步骤S111），除去第二层抗蚀剂膜（步骤S112），对第二层Cu层进行暂时密封（步骤S113），对第二层Cu层以及暂时密封层进行CMP处理（步骤S114）；（C）作为用于搭载部件的步骤，除去暂时密封层（步骤S115），形成电容器部（步骤S116），利用绝缘层进行密封（步骤S117），对电容器部以及绝缘层进行CMP处理（步骤S118），形成电极以及焊料凸起（步骤S119）。
专利文献1：日本特开2002－299496号公报。
在专利文献1所记载的制造方法中，在形成第一层以及第二层Cu层的步骤的每一个中，需要进行抗蚀剂膜的除去、Cu层的暂时密封以及CMP处理，所以，存在制造工艺非常复杂这样的问题。
另外，在专利文献1所述的制造方法中，第一层暂时密封层和第二层抗蚀剂膜的边界位置与第一层和第二层Cu层的接合位置一致。此外，在第一层暂时密封层和第二层抗蚀剂膜的边界位置，在由第一层和第二层Cu层构成的Cu柱电极的侧面容易产生在圆周方向延伸的环状的隆起部。因此，在专利文献1所述的制造方法中，在与机械强度比较弱的Cu层的接合位置相同的位置形成有Cu柱电极的隆起部，由于基板的翘曲等而产生的内部应力作用于隆起部，存在Cu柱电极脱落或者在接合部折断的不良品产生的频度增加的问题。
发明内容
因此，本发明的目的在于提供一种能够实现制造工艺简化以及不良品产生率降低的半导体装置的制造方法。
本发明提供一种半导体装置的制造方法，其特征在于，具有如下工序：在基板上贴附第一光致抗蚀剂干膜，形成在厚度方向上贯通所述第一光致抗蚀剂干膜的第一孔，利用电镀处理在所述第一孔内形成第一柱电极；在所述第一光致抗蚀剂干膜的上表面上重叠贴附第二光致抗蚀剂干膜，形成在厚度方向上贯通所述第二光致抗蚀剂干膜并且与所述第一孔连接的第二孔，利用电镀处理在所述第一柱电极上形成第二柱电极，在形成所述第一柱电极的工序中，以所述第一柱电极的上表面比所述第一光致抗蚀剂干膜的所述上表面低的方式进行所述第一柱电极的形成。
根据本发明的半导体装置的制造方法，能够实现制造工艺的简化以及不良品产生率的降低。
附图说明
图1是表示现有例的柱电极的形成方法的流程图。
图2是表示比较例的半导体装置的制造方法的流程图。
图3（a）～（i）是表示比较例的半导体装置的制造方法的工序的概略剖视图（其1）。
图4（a）～（d）是表示比较例的半导体装置的制造方法的工序的概略剖视图（其2）。
图5是表示比较例的半导体装置的概略剖视图。
图6是表示本发明实施方式1的半导体装置的制造方法的流程图。
图7（a）～（e）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其1）。
图8（a）～（d）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其2）。
图9（a）～（c）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其3）。
图10（a）是表示比较例的纵横比的图，（b）以及（c）是表示实施方式1的纵横比的图。
图11（a）是表示比较例的电镀工序的图，（b）以及（c）是表示实施方式1的电镀工序的图。
图12是表示比较例的问题点的图。
图13是表示实施方式1的半导体装置的柱电极的概略剖视图。
图14是图13的主要部分放大图。
图15是表示本发明实施方式2的半导体装置的制造方法的流程图。
图16（a）～（d）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其1）。
图17（a）～（d）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其2）。
图18（a）以及（b）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其3）。
图19是概略地表示在实施方式2的半导体装置的制造方法中形成的狭缝的平面图。
图20表示实施方式2的变形例的半导体装置的制造方法的流程图。
图21（a）～（e）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其1）。
图22（a）～（d）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其2），（e）是（d）的其他例。
图23（a）～（d）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其3）。
图24是概略地表示重叠两个干膜贴附在半导体晶片上时所产生的半导体晶片的翘曲的侧视图。
图25是概略地表示重叠两个干膜贴附在半导体晶片上时所产生的干膜剥离的侧视图。
图26是概略地表示发生干膜剥离时在电镀工序中在剥离部形成的多余Cu的侧视图。
图27（a）是表示正常的电镀工序的图，（b）是表示干膜片堵住孔的问题的图。
附图标记说明：
101 半导体晶片、102 布线、103 层间绝缘膜、104 通路（VIA）、105 布线、106 钝化膜、107 下层绝缘膜、108 UBM膜、109 再布线、120 形成有柱电极的基板、110、210、310、410 第一层光致抗蚀剂干膜（第一层干膜）、210a、310a、410a 第一层干膜的上表面、111、211、311、411 第二层光致抗蚀剂干膜（第二层干膜）、112 开口部（孔）、113、213、313、413柱电极、114、214、314、414 部件、115、215、315、415 模塑树脂、118 焊料端子、212a、312a、412a 第一层干膜的开口部（孔）、212b、312b、412b 第二层干膜的开口部（孔）、213a、313a、413a 第一层柱电极、213b、313b、413b 第二层柱电极、230 柱电极的接合部、240 在干膜的界面位置产生的外周突起部、320、420、422 狭缝、421 抗蚀剂。
具体实施方式
首先，对在实施方式的说明中所使用的比较例进行说明，接着，对实施方式1以及2进行说明。比较例以及实施方式1、2涉及在WL－CSP中以如下方式形成的柱电极及其形成方法：在再布线上安装部件并用模塑树脂（密封树脂）对部件进行密封时，在厚度方向上贯通模塑树脂。
《1》比较例
图2是表示比较例的半导体装置的制造方法的流程图。图3（a）～（i）是表示比较例的半导体装置的制造方法的工序的概略剖视图（其1），图4（a）～（d）是表示比较例的半导体装置的制造方法的工序的概略剖视图（其2），图4（b）表示接着图3（i）的工序。图5是表示比较例的半导体装置的概略剖视图。以下，参照附图对比较例的半导体装置的制造方法进行说明。
图3（a）表示实施扩散工序等而完成了晶片工艺的状态的半导体晶片。在图3（a）中，在半导体晶片101上形成有布线102和层间绝缘膜103，在层间绝缘膜103内形成有与布线102连接的通路（VIA）104，形成有与通路104连接的布线105和对层间绝缘膜103上进行覆盖的钝化膜106。
接着，如图3（b）所示，形成下层绝缘膜107，与钝化膜106的开口部相匹配地在下层绝缘膜107形成开口部。
接着，如图3（c）所示，在晶片整个面形成UBM（under barrier metal）膜108。进而，使用光致抗蚀剂技术，在晶片整个面形成抗蚀剂膜（未图示），使再布线的图案部开口，使用电解电镀仅在抗蚀剂膜的开口部形成再布线109之后，利用灰化处理除去抗蚀剂膜。
接着，如图3（d）所示，对于形成有再布线109的晶片，在晶片整个面贴附第一层光致抗蚀剂干膜110（图2中的步骤S201），进而，在第一层光致抗蚀剂干膜110上贴附第二层光致抗蚀剂干膜111（图2中的步骤S202）。此外，在以下的说明中，也将光致抗蚀剂干膜仅称为“干膜”。另外，干膜的厚度例如是120μm。
接着，如图3（e）所示，在所希望的再布线109上，使用光刻技术进行曝光以及显影，形成在厚度方向上贯通第一层干膜110以及第二层干膜111的开口部（孔）112（图2中的步骤S203、S204）。
接着，如图3（f）所示，利用电镀处理（电解电镀），在开口部112中形成由Cu构成的柱电极（柱状电极）113。在图3中，仅在干膜的开口部112内形成有柱电极113（图2中的步骤S205）。
接着，如图3（g）所示，利用药液处理将第二以及第一干膜111以及110除去，进而，将再布线109作为阻止膜将UBM膜108部分地除去（图2中的步骤S206）。
接着，如图3（h）所示，在再布线109上安装部件114（图2中的步骤S207）。部件114是如发光元件、受光元件等那样的电子部件，对其种类以及数量没有限制。
然后，如图3（i）以及图4（a）所示，利用模塑树脂115对晶片整个面进行密封（图2中的步骤S208）。
接着，如图4（b）所示，在利用模塑树脂115完成了密封的Si晶片120中，利用CMP法对模塑树脂115进行研磨，使柱电极113露出（图2中的步骤S209）。此时，柱电极113的高度以如下方式形成：柱电极113的顶部位于比部件114的顶部高的位置。能够通过增加干膜的个数来使柱电极113的高度变高。
然后，如图4（c）所示，将焊料掩模116作为掩模，在柱电极113上印刷焊料膏117，如图4（d）所示，在除去焊料掩模后，进行回流处理，形成半球状的焊料端子118（图2中的步骤S210）。
利用以上的工序，完成在WL－CSP中在再布线上安装部件并且利用模塑树脂对部件进行了密封的图5所示的半导体装置。
<<2>>实施方式1
<<2-1>>实施方式1的制造方法
图6是表示实施方式1的半导体装置的制造方法的流程图。图7（a）～（e）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其1），图8（a）～（d）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其2），图9（a）～（c）是表示实施方式1的半导体装置的制造方法的工序的概略剖视图（其3）。图8（a）表示接着图7（e）的工序，图9（a）表示接着图8（d）的工序。另外，图10（a）～（c）是表示纵横比的概略剖视图，图11（a）～（c）是表示图10（a）～（c）的结构中的电镀工序的图。
图7（a）表示实施扩散工序等而完成了晶片工艺的状态的半导体晶片。在图7（a）中，在半导体晶片101上形成有布线102和层间绝缘膜103，在层间绝缘膜103内形成有与布线102连接的通路（VIA）104，形成有与通路104连接的布线105和对层间绝缘膜103上进行覆盖的钝化膜106。
接着，如图7（b）所示，形成下层绝缘膜107，与钝化膜106的开口部相匹配地在下层绝缘膜107形成开口部。
接着，如图7（c）所示，在晶片整个面形成UBM膜108。进而，使用光致抗蚀剂技术，在晶片整个面形成抗蚀剂膜（未图示），使再布线的图案部开口，使用电解电镀仅在抗蚀剂膜的开口部形成再布线109之后，利用灰化处理除去抗蚀剂膜。
接着，如图7（d）所示，对于形成有再布线109的晶片，在晶片整个面贴附第一层干膜210（图6中的步骤S1）。
接着，如图7（e）所示，在所希望的再布线109上，使用光刻技术，形成在厚度方向上贯通第一层干膜210的开口部（孔）212a（图6中的步骤S2、S3）。
接着，如图8（a）所示，利用电镀处理（电解电镀）形成柱电极213a（图6中的步骤S4）。柱电极213a通常是铜（Cu）电极，但是，也可以是其他金属的电极（例如金、钯等）。此时，仅在第一层干膜210的开口部212a内形成有柱电极213a。另外，如图8（a）所示，以柱电极213a的上表面比第一层干膜210的上表面210a低的方式形成柱电极213a。
接着，如图8（b）所示，在晶片整个面贴附第二层干膜211（图6中的步骤S5）。
接着，如图8（c）所示，使用光刻技术在第一层干膜210的开口部（孔）212a上形成在厚度方向上贯通第二层干膜211的开口部（孔）212b（图6中的步骤S6、S7）。
接着，如图8（d）所示，利用电镀处理（电解电镀）在第一层柱电极上形成第二层柱电极213b（图6中的步骤S8）。柱电极213b通常是铜（Cu）电极，但是，也可以是其他金属的电极（例如金、钯等）。此时，仅在第二层干膜211的开口部212b内形成有柱电极213b。另外，优选柱电极213b形成得比第二层干膜211的上表面高。在半导体晶片上形成很多柱电极213b的情况下，存在半导体晶片的中央部和周边部的电镀速度不同的情况，但是，在所有的柱电极中，以比第二层干膜211的上表面高的方式形成。此外，把将柱电极213a和213b合在一起的结构称为柱电极213。
但是，在将三个以上的干膜重叠使用的情况下，与第一层柱电极213a同样地，将第二层柱电极213b的上表面形成得比第二层干膜的上表面低。
接着，如图9（a）所示，利用药液处理将第二以及第一干膜211以及210除去（图6中的步骤S9），进而，将再布线109作为阻止膜将UBM膜108部分地除去。
接着，如图9（b）所示，在再布线109上安装部件214（图6中的步骤S10）。部件214是发光元件、受光元件或者振荡元件或传感器等芯片或者被封装化的电子部件，其种类以及数量没有限定。
然后，如图9（c）所示，利用模塑树脂215对晶片整个面进行密封（图6中的步骤S11）。然后，执行与图3（a）～（d）同样的工序（图6中的步骤S12、S13）。利用以上的工序，完成在WL－CSP中在再布线上安装部件并利用模塑树脂对部件进行密封的半导体装置。
<<2-2>>实施方式1的效果
图10（a）表示比较例的孔的纵横比（开口部深度/开口部宽度），图10（b）以及（c）表示实施方式1的孔的纵横比。在实施方式1中，作为用于形成柱电极的电镀处理的掩模，使用第一层干膜210，形成柱电极213a后，将第二层干膜211作为掩模，形成柱电极213b，由此，形成高度高的柱电极213。这样，将柱电极的形成工序分为两次，由此，与图10（a）所示的比较例的情况相比，能够降低柱电极的电镀工序中的干膜的纵横比。
如图11（a）所示，若是纵横比高的孔，则在电镀处理中使用不具有脱气机构的Cup式的电镀装置的情况下，除去在开口部内残留的气泡非常困难。在干膜110、111的开口部内残留的气泡成为阻碍Cu电镀的主要原因，除此以外，在具有气泡的状态下的柱电极电镀中，如图12所示那样，在柱电极113的内部具有空洞。柱电极113内部的空洞使柱电极113的强度以及可靠性显著下降，成为在工序中的柱电极弯折或者在市场上导致产品不良的原因。
相对于此，根据实施方式1的制造方法，如图11（b）以及（c）所示，即使使用不具有脱气机构的装置或Cup式的电镀装置等低价的装置，气泡也容易从开口部释放，所以，能够以在柱电极213内不存在空洞这样不良的方式形成高度比所安装的部件214高的柱电极（图9（c）中的213）。
另外，使将第一层干膜210作为掩模的柱电极213a的上部的高度比第一层干膜的上表面低，由此，能够对成为贴附第二层干膜211时的紧贴性下降的原因的柱电极213a的飞出进行抑制。
进而，第一层干膜210的显影具有使图案顶部扩展的倾向。由此，在第一层干膜210和第二层干膜211的界面产生突起部，该突起部得到防止柱电极从模塑树脂脱落的效果。
如以上所说明的那样，根据实施方式1，将干膜贴附、柱电极电镀工序分为两次来形成高的柱电极，由此，即使使用低价的装置，也不会在柱电极内部产生空洞，能够确保部件安装所需要的柱电极的高度。
图13是表示实施方式1的半导体装置的柱电极213的概略剖视图。图14是图13的主要部分A的放大立体图。如图13所示，具有：在半导体基板上配置的布线109；柱状的柱电极213，该柱电极213具有与该布线109连接的底部、该底部的相反侧的顶部、将底部与顶部连结的侧面。在实施方式1中，使柱电极213a和柱电极213b的接缝（接合位置）230在第一层干膜210和第二层干膜211的界面（在该界面位置形成有如图14所示那样的在圆周方向上长的环状的外周突起部（阶梯差）240）之下。这样，能够防止在贴附第二层干膜211时产生的紧贴性降低，能够利用在第一层干膜和第二层干膜的界面产生的柱电极的阶梯差抑制柱电极从模塑树脂脱落。
另外，在第二层光致抗蚀剂211之上使用第三层光致抗蚀剂（未图示）形成第二层柱电极和第三层柱电极时，优选同样地采用图13以及图14所示的柱电极的结构。
<<3>>实施方式2
<<3-1>>实施方式2的制造方法
图15是表示实施方式2的半导体装置的制造方法的流程图。图16（a）～（d）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其1），图17（a）～（d）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其2），图18（a）、（b）是表示实施方式2的半导体装置的制造方法的工序的概略剖视图（其3）。图17（a）表示接着图16（d）的工序，图18（a）表示接着图17（d）的工序。另外，在图16（a）～（d）、图17（a）～（d）、图18（a）、（b）中，左侧的图表示晶片的中央部（外周部以外）的区域，右侧表示接近晶片的外周部的区域。另外，图19是概略地表示狭缝的形成例的平面图。
在图16（a）中，利用与实施方式1中的图7（a）～（c）的工艺同样的工艺来形成。
接着，如图16（b）所示，对于形成有再布线109的晶片，在晶片整个面贴附第一层干膜310。
接着，如图16（c）所示，在所希望的再布线109上，使用光刻技术，形成在厚度方向上贯通第一层干膜310的开口部（孔）312a（图15中的步骤S2以及步骤S3）。
接着，如图16（d）所示，利用电镀处理（电解电镀）形成柱电极313a（图15中的步骤S4）。此时，仅在第一层干膜310的开口部312a内形成有柱电极313a（图15中的步骤S4）。另外，柱电极313a以其上表面比第一层干膜310的上表面310a低的方式形成。
接着，如图17（a）所示，在晶片整个面贴附第二层干膜311（图15中的步骤S5）。
接着，如图17（b）所示，使用光刻技术，在第一层干膜310的开口部（孔）312a上形成在厚度方向上贯通第二层干膜311的开口部（孔）312b，并且，在第二层干膜311形成长槽即狭缝320（图15中的步骤S21、S22）。例如，如图19所示，狭缝320也可以以包围一个以上的预定数量的柱电极的方式形成为格子状。形成狭缝320的目的在于，在将干膜重叠贴附在半导体晶片上时，难以发生由于干膜的收缩而产生的内部应力的问题（晶片的翘曲等）。因此，狭缝320的配置并不限于图19的例子。
接着，如图17（c）所示，使用电解电镀在第一层柱电极313a上形成第二层柱电极313b（图15中的步骤S8）。此时，在第二层干膜311的开口部形成有柱电极313b。另外，优选柱电极313b的上表面形成得比第二层干膜311的上表面高。
接着，如图17（d）所示，利用药液处理将第二以及第一干膜311以及310除去（图15中的步骤S9），进而，将再布线109作为阻止膜除去UBM膜108。
接着，如图18（a）所示，在再布线109上安装部件314（图15中的步骤S10）。
然后，如图18（b）所示，利用模塑树脂315对晶片整个面进行密封（图15中的步骤S11）。然后，执行与图3（a）～（d）同样的工序（图15中的步骤S12、S13）。利用以上的工序，完成在WL－CSP中在再布线上安装部件并且利用模塑树脂对部件进行密封的半导体装置。
<<3-2>>实施方式2的变形例的制造方法
图20是表示实施方式2的变形例的半导体装置的制造方法的流程图。图21（a）～（e）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其1），图22（a）～（e）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其2），图23（a）～（d）是表示实施方式2的变形例的半导体装置的制造方法的工序的概略剖视图（其3）。图22（a）表示接着图21（e）的工序，图23（a）表示接着图22（d）的工序。另外，在图21（a）～（e）、图22（a）～（e）、图23（a）～（d）中，左侧的图表示晶片的中央部（外周部以外）的区域，右侧表示接近晶片的外周部的区域。
在图21（a）中，利用与实施方式1中的图7（a）～（c）的工艺同样的工艺来形成。
接着，如图21（b）所示，对于形成有再布线109的晶片，在晶片整个面贴附第一层干膜410（图20中的步骤S1）。
接着，如图21（c）所示，在所希望的再布线109上，使用光刻技术形成在厚度方向上贯通第一层干膜410的开口部（孔）412a，并且，在第一层干膜410上形成长槽即狭缝420，并且形成晶片外周部的抗蚀剂除去部（图20中的步骤S31、S32）。
接着，如图21（d）所示，在晶片整个面涂敷抗蚀剂421，如图21（e）所示，对形成柱电极的开口部412a的抗蚀剂421进行构图并进行开口（图20中的步骤S33）。
接着，如图22（a）所示，使用电解电镀形成柱电极413a。此时，仅在第一层干膜410的开口部内形成有柱电极413a（图20中的步骤S4）。
接着，如图22（b）所示，除去晶片外周部的抗蚀剂421，如图22（c）所示，在第一层干膜410上贴附第二层干膜411（图20中的步骤S5）。此时，在晶片外周部，也贴附在第一层干膜410被除去的区域（UBM膜上）。
接着，如图22（d）所示，使用光刻技术，在第一层干膜410的开口部（孔）412a上以及狭缝420上，形成在厚度方向上贯通第二层干膜411的开口部（孔）412b（图20中的步骤S34、S35）。此时，也可以代替图22（d）而如图22（e）所示那样，使用光刻技术，仅在第一层干膜410的开口部（孔）412a上形成在厚度方向上贯通第二层干膜411的开口部（孔）412b。
接着，如图23（a）所示，使用电解电镀在第一层柱电极413a上形成第二层柱电极413b（图20中的步骤S8）。此时，在第二层干膜411的开口部412b中形成有柱电极413b。另外，优选柱电极413b形成得比第二层干膜411的上表面高。
接着，如图23（b）所示，利用药液处理将第二以及第一干膜411以及410除去，进而，将再布线109作为阻止膜除去UBM膜108（图20中的步骤S9）。
接着，如图23（c）所示，在再布线109上安装部件414（图20中的步骤S10）。
然后，如图23（d）所示，利用模塑树脂415对晶片整个面进行密封（图20中的步骤S11）。然后，执行与图3（a）～（d）同样的工序（图20中的步骤S12、S13）。利用以上工序，完成在WL－CSP中在再布线上安装部件并且利用模塑树脂对部件进行密封的半导体装置。
<<3-3>>实施方式2的效果
图24是概略地表示将两个干膜重叠贴附在半导体晶片上时产生的半导体晶片的翘曲的侧视图。图25是概略地表示将两个干膜重叠贴附在半导体晶片上时产生的干膜剥离的侧视图。图26是概略表示产生干膜剥离时在电镀工序中在剥离部形成的多余Cu的侧视图。图27（a）是表示正常的电镀工序的图，图27（b）是表示干膜片堵住孔的问题的图。
例如，如图3（d）所示，在利用厚的干膜110、111形成能够安装部件的高的柱电极的情况下，在所层叠的干膜110、111内所产生的内部应力变大，该应力使晶片发生翘曲。另外，内部应力集中在干膜110、111的端部（晶片边缘附近），使晶片边缘附近（外周部附近）的干膜110、111发生剥离（图25）。在干膜110、111发生剥离的情况下，剥离时所产生的干膜片混入到电镀液中，如图27（b）所示那样，干膜片堵住开口部，成为电镀未生长的原因，另外，在干膜110、111剥离的部位生长多余的柱电极（例如，Cu电极），所以，在利用电镀处理形成了柱电极之后的工序中，如图26所示，存在以多余Cu为起点产生晶片的裂开的情况。另外，存在如下危险：在厚的干膜110、111内所产生的内部应力使晶片发生翘曲，在贴附干膜后的装置中产生真空吸附错误等，在工序的流程中产生不良。
因此，在实施方式2中，使干膜为两层进行柱电极电镀，由此，针对在厚的干膜中在晶片外周部的一个部位集中的干膜的应力，通过将晶片外周部的第二层干膜除去而能够使应力集中部位分散。此处，晶片外周部被第一层干膜覆盖，能够抑制在晶片外周所产生的多余的柱电极的生长。另外，在第二层干膜上形成格子状的狭缝，由此，使在干膜内所产生的应力分散，能够抑制晶片整体的翘曲量。此外，关于利用狭缝得到的防止翘曲的效果，在第一层干膜310和第二层干膜311的合计膜厚为100μm以上、特别地为150μm以上时是有效的。
另外，在将第一层干膜的晶片外周部除去的情况下，第二层干膜紧贴在晶片外周UBM膜108上，第二层干膜覆盖第一层干膜的端面，所以，除了应力缓和效果之外，还能够抑制在干膜界面产生的电镀液的渗入。
如以上所说明的那样，根据实施方式2，通过将晶片外周部的干膜除去，由此，能够防止由于应力集中而产生的干膜的剥离，抑制干膜片向电镀液内的混入以及由多余柱电极生长导致的晶片裂开。另外，格子状地形成第二层干膜的狭缝，由此，能够抑制由于干膜的应力而产生的晶片的翘曲，防止在工序流程中产生的不良。

Claims (7)

1.一种半导体装置的制造方法，其特征在于，具有如下工序：
在基板上贴附第一光致抗蚀剂干膜，形成在厚度方向上贯通所述第一光致抗蚀剂干膜的第一孔，利用电镀处理在所述第一孔内形成第一柱电极；以及
在所述第一光致抗蚀剂干膜的上表面上重叠贴附第二光致抗蚀剂干膜，形成在厚度方向上贯通所述第二光致抗蚀剂干膜并且与所述第一孔连接的第二孔，利用电镀处理在所述第一柱电极上形成第二柱电极，
在形成所述第一柱电极的工序中，以所述第一柱电极的上表面比所述第一光致抗蚀剂干膜的所述上表面低的方式进行所述第一柱电极的形成，
所述第一柱电极和所述第二柱电极为相同材料。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在形成所述第二柱电极的工序中，以所述第二柱电极的上表面比所述第二光致抗蚀剂干膜的上表面高的方式进行所述第二柱电极的形成。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，还具有如下工序：
将所述第二光致抗蚀剂干膜以及所述第一光致抗蚀剂干膜除去；
在所述基板上安装电子部件；
利用模塑树脂对所述电子部件以及由所述第一柱电极和所述第二柱电极构成的柱电极进行密封；
利用CMP法对被所述模塑树脂密封的结构体进行研磨。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，
在进行所述研磨的工序后，所述第二柱电极的长度比所述第一柱电极的长度长。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
以重叠多个所述第一光致抗蚀剂干膜的方式重复进行多次形成所述第一柱电极的工序，
然后，执行形成所述第二柱电极的工序。
6.如权利要求1所述的半导体装置的制造方法，其特征在于，
在形成所述第一柱电极的工序中，
多个所述第一柱电极同时形成，
多个所述第一柱电极以多个所述第一柱电极的各上表面比所述第一光致抗蚀剂干膜的所述上表面低的方式形成。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，
在形成所述第二柱电极的工序中，
多个所述第二柱电极同时形成，
多个所述第二柱电极以多个所述第二柱电极的各上表面比所述第二光致抗蚀剂干膜的所述上表面高的方式形成。
CN201310126561.1A 2012-04-13 2013-04-12 半导体装置的制造方法 Active CN103426775B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012-091952 2012-04-13
JP2012091953A JP6021399B2 (ja) 2012-04-13 2012-04-13 半導体装置の製造方法
JP2012091952A JP5128712B1 (ja) 2012-04-13 2012-04-13 半導体装置
JP2012-091953 2012-04-13
JP2012-091951 2012-04-13
JP2012091951A JP5941737B2 (ja) 2012-04-13 2012-04-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103426775A CN103426775A (zh) 2013-12-04
CN103426775B true CN103426775B (zh) 2017-12-26

Family

ID=49324348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310126561.1A Active CN103426775B (zh) 2012-04-13 2013-04-12 半导体装置的制造方法

Country Status (2)

Country Link
US (4) US9293402B2 (zh)
CN (1) CN103426775B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647559B1 (ko) 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
CN110767625A (zh) * 2018-07-25 2020-02-07 中芯长电半导体（江阴）有限公司 一种rdl金属线的制造方法及结构
CN112533365A (zh) * 2020-12-14 2021-03-19 深圳市艾诺信射频电路有限公司 基板加工方法及基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599193A (en) * 1994-08-23 1997-02-04 Augat Inc. Resilient electrical interconnect
JP2001338947A (ja) 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6596618B1 (en) * 2000-12-08 2003-07-22 Altera Corporation Increased solder-bump height for improved flip-chip bonding and reliability
JP2002299496A (ja) 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US20030047339A1 (en) 2001-09-12 2003-03-13 Lutz Michael A. Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP2003347471A (ja) 2002-05-24 2003-12-05 Fujikura Ltd 半導体装置及びその製造方法
JP3664707B2 (ja) 2002-11-15 2005-06-29 松下電器産業株式会社 半導体装置及びその製造方法
JP2005005453A (ja) 2003-06-11 2005-01-06 Fujikura Ltd プリント配線板およびその製造方法
JP2005236188A (ja) 2004-02-23 2005-09-02 Alps Electric Co Ltd 導体パターンの製造方法
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
US7459386B2 (en) * 2004-11-16 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming solder bumps of increased height
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
US8647796B2 (en) * 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist

Also Published As

Publication number Publication date
US20170287824A1 (en) 2017-10-05
US9293402B2 (en) 2016-03-22
US9721879B2 (en) 2017-08-01
US20190363041A1 (en) 2019-11-28
CN103426775A (zh) 2013-12-04
US10957638B2 (en) 2021-03-23
US20160013145A1 (en) 2016-01-14
US20130270697A1 (en) 2013-10-17
US10424537B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
US9595453B2 (en) Chip package method and package assembly
US9418969B2 (en) Packaged semiconductor devices and packaging methods
US8018065B2 (en) Wafer-level integrated circuit package with top and bottom side electrical connections
TW499746B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
CN104037124B (zh) 形成用于fo-ewlb中电源/接地平面的嵌入导电层的半导体器件和方法
WO2010061495A1 (ja) 半導体装置及びその製造方法
KR101773222B1 (ko) 무-범프 플립칩 인터커넥트 구조 제조용 반도체 소자 및 방법
US20120119384A1 (en) Semiconductor device and manufacturing method thereof
CN106816388A (zh) 半导体封装结构及其制作方法
JP3459234B2 (ja) 半導体装置およびその製造方法
CN108364929A (zh) 半导体装置以及半导体装置的制造方法
CN103426775B (zh) 半导体装置的制造方法
JP2009176978A5 (zh)
CN103378038B (zh) 半导体装置
JP5941737B2 (ja) 半導体装置の製造方法
CN206259336U (zh) 半导体装置
US10115704B2 (en) Semiconductor device
CN104916617B (zh) 半导体器件结构及制造方法
US10461025B2 (en) Low cost metallization during fabrication of an integrated circuit (IC)
JP6021399B2 (ja) 半導体装置の製造方法
TW201205744A (en) Package structure and manufacturing method thereof
JP2017069580A (ja) 半導体装置
US9570430B2 (en) Articles including bonded metal structures and methods of preparing the same
JP2001135747A (ja) 半導体装置の製造方法
KR101345219B1 (ko) 알루미늄 인터포저 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant