CN103403868A - 多层电介质存储器设备 - Google Patents

多层电介质存储器设备 Download PDF

Info

Publication number
CN103403868A
CN103403868A CN2011800681089A CN201180068108A CN103403868A CN 103403868 A CN103403868 A CN 103403868A CN 2011800681089 A CN2011800681089 A CN 2011800681089A CN 201180068108 A CN201180068108 A CN 201180068108A CN 103403868 A CN103403868 A CN 103403868A
Authority
CN
China
Prior art keywords
dielectric
dielectric barrier
memory devices
barrier zone
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800681089A
Other languages
English (en)
Other versions
CN103403868B (zh
Inventor
K·S·米恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103403868A publication Critical patent/CN103403868A/zh
Application granted granted Critical
Publication of CN103403868B publication Critical patent/CN103403868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器设备，具有多个电介质势垒区域。存储器设备具有提供与具有单个势垒区域的存储器设备相比更高或更低的电流-电压斜率的多个势垒区域。该设备也具有提供对电流-电压关系的进一步的控制的电极区域。

Description

多层电介质存储器设备
背景技术
诸如闪速存储器设备之类的基于晶体管的非易失存储器设备的物理缩放面临着许多挑战。正在考虑基于晶体管的存储器设备和存储器阵列的备选方案。
附图说明
图1是集成有存取晶体管的存储器堆叠体的截面图。
图2a是包括两个电介质势垒（barrier）区域的孤立的（isolated）存储器堆叠体的截面图。
图2b是包括两个势垒区域的孤立的存储器堆叠体的截面图，其中在一区域中第一电介质势垒区域具有子区域。
图2c是包括两个势垒区域的孤立的存储器堆叠体的截面图，其中在一区域中第二电介质势垒区域具有子区域。
图3是包括三个电介质势垒区域的孤立的存储器堆叠体的截面图。
图4a描绘了在对第一电极区域施加负偏压的情况下，包括两个电介质势垒区域的存储器堆叠体的示意性能量-距离图。
图4b描绘了在对第一电极区域施加正偏压的情况下，包括两个电介质势垒区域的存储器堆叠体的示意性能量-距离图。
图5a描绘了在对第一电极区域施加负偏压的情况下，包括三个电介质势垒区域的存储器堆叠体的示意性能量-距离图。
图5b描绘了在对第一电极区域施加正偏压的情况下，包括三个电介质势垒区域的存储器堆叠体的示意性能量-距离图。
图6至图9是示出了集成有存取晶体管的存储器堆叠体的步骤的截面图。
图10是示出了在“交叉点（cross-point）”结构中的存储器阵列的示例性实施例的俯视图。
图11是示出了在“交叉点”结构中的包括两个电介质势垒区域的存储器设备的截面图。
图12是示出了在“交叉点”结构中的包括三个电介质势垒区域的存储器设备的截面图。
具体实施方式
在各个实施例中，描述了包括电介质势垒区域的存储器设备以及其制造方法。在以下的介绍中，将描述各个实施例。然而，本领域普通技术人员将认识到在没有一个或多个具体细节的情况下，或者利用其它替代和/或附加的方法、材料或部件，也可以实施各个实施例。在其它情况下，没有示出或详细描述公知的结构、材料或操作，以避免使本发明的各个实施例的方案难以理解。类似地，为了解释的目的，介绍了具体的数目、材料以及结构，以便提供对本发明的透彻理解。尽管如此，可以在没有具体的细节的情况下实施本发明。此外，也可以理解附图中示出的各个实施例是说明性的图示，并且未必是按比例绘制的。
整个该说明书中提及的“一个实施例”或“实施例”意思是结合实施例描述的特定的特征、结构、材料或特性包括在落入本发明的保护范围的至少一个实施例中，但是并不表示它们存在于每个实施例中。因此，在整个该说明书中的各处出现的短语“在一个实施例中”或“在实施例中”未必都指的是本发明的相同的实施例。此外，所述特定的特征、结构、材料或特性可以在一个或多个实施例中以任意合适的方式组合。在其他的实施例中，可以包括各种附加的层和/或结构，和/或可以省略描述过的特征。
将以最有助于理解本发明的方式，将各个操作描述为多个分立的依次的操作。然而，描述的顺序不应被解释为暗示这些操作是必须依顺序的。具体地，这些操作不需要按照所陈述的顺序来执行。所描述的操作可以按照与所描述的实施例不同的、串行的或并行的顺序来执行。可以执行各种附加的操作和/或在附加的实施例中可以省略所描述的操作。
应当理解的是，当一元件被描述为在另一个元件或层“上”、“连接到”另一个元件或层或者“耦合到”另一个元件或层时，它可以直接地在另一个元件上，连接到另一个元件或者耦合到另一个元件，或者替换的，在该元件和另一个元件之间可以存在插入元件。当一元件被描述为“直接地在……上”，“和……接触”，“直接地连接到”或者“直接与……耦合”，它可以是直接地在……上，和...接触，直接地连接到或者直接与……耦合，而没有插入元件。
应当理解的是，在这里使用空间性的描述术语，例如“之上”、“之下”、“在...下方”、“上”、“下”等来描述一个元件、部件或区域与另一个元件、部件或区域的相关空间关系，并且空间性的描述术语在实施例中包括一个元件、部件或区域的不同的取向。例如，如果实施例描述一元件在另一个元件“之下”，当将所述实施例倒过来时，同一元件将在所述另一个元件“之上”。
图1是示出了集成有存取晶体管100的存储器堆叠体140的示例性实施例的截面图。可以在包括硅晶片的衬底101上形成存储器堆叠体140和存取晶体管100。在其它的实施例中，衬底101可以是包括诸如GaAs、InAs、InGaAs、Ge或绝缘体上硅之类的半导体材料的任何衬底。在其它的实施例中，衬底101可以具有部分地或完全地制造的结构、部件或电路。例如，衬底101可以包括具有诸如晶体管、二极管或互连之类的各种部件的集成电路，所述集成电路可以与或者可以不与存储器堆叠体140或存取晶体管100电耦合。
存取晶体管100包括栅极电介质106、在栅极电介质106上的栅极108、源极104、漏极102和间隔体110与112。存取晶体管100也包括源极接触部114和漏极接触部116。在实施例中，存储器堆叠体140可以通过漏极接触部116与晶体管100的漏极102耦合。在另一个实施例中，存储器堆叠体140可以通过源极接触部114与存取晶体管100的源极104耦合。在其它的实施例中，可以是将存储器140与存取晶体管100耦合的不同的布置。
存储器堆叠体包括第一电极区域120、第一电介质势垒区域124、第二电介质势垒区域128和第二电极区域132。
存储器单元可以经由存取晶体管100而通过包括读、写、禁止和擦除的各种操作进行存取。在示例性的操作中，可以在栅极108上设置栅极电压，并且可以在第二电极区域140上设置存储器存取电压。在另一个示例性的操作中，可以在栅极108上设置栅极电压，并且可以通过源极接触部114在源极104上设置存储器存取电压。
读取操作可以是在对栅极108施加读取栅极电压时通过第二电极区域132检测读取电压、读取电流或两者的操作。在实施例中，在对第二电极区域132施加正读取电压且同时对栅极108施加读取栅极电压时，可以检测读取电流。在另一个实施例中，在对第二电极区域132施加负读取电压且同时对栅极108施加读取栅极电压时，可以检测读取电流。在实施例中，读取操作可以是无损的并且对存储器堆叠体140引起微小的变化，以使得当紧接着执行第一、第二和第三读取操作时，第三读取操作产生与第一读取操作相比基本上相同的读取电压、读取电流或者两者。在另一个实施例中，读取操作可以是无损的并且对存储器堆叠体140引起显著的变化，以使得当紧接着执行第一、第二和第三读取操作时，第三读取操作产生与第一读取操作相比基本上相同的读取电压、读取电流或者两者。
写入操作可以是对存储器堆叠体140引起实质的变化，以使得在执行写入操作之后所执行的读取操作产生与在写入操作之前所执行的读取操作基本上相同的读取电压、读取电流或者两者的操作。在实施例中，可以执行写入操作，其中第二电极区域132上的写入电压具有与读取电压极性相同的电压极性。在另一个实施例中，可以执行写入操作，其中第二电极区域132上的写入电压具有与读取电压极性相反的电压极性。在实施例中，写入操作的结果可以是更高的后续的读取电流、读取电压或者两者。在另一个实施例中，写入操作的结果可以是更低的后续的读取电流、读取电压或者两者。
擦除操作可以是对读取电流、读取电压或两者引起与写入操作相比基本上相反的变化的操作。在实施例中，可以执行擦除操作，其中第二电极区域132上的擦除电压具有与读取电压极性相同的电压极性。在另一个实施例中，可以执行擦除操作，其中第二电极区域132上的擦除电压具有与读取电压极性相反的电压极性。在实施例中，擦除操作的结果可以是更高的后续的读取电流、读取电压或者两者。在另一个实施例中，擦除操作的结果可以是更低的后续的读取电流、读取电压或者两者。
图2a示出了孤立的存储器堆叠体158的示例性实施例。孤立的存储器堆叠体158包括第一电极区域142、第一电介质势垒区域146、第二电介质势垒区域150和第二电极区域154。在其它的实施例中，第一电介质势垒区域146可以被称为第一存储器势垒区域。类似地，第二电介质势垒区域150可以被称为第二存储器势垒区域。
参考图2a，第一电极区域142可以包括金属元素。在实施例中，第一电极区域142可以包括选自由Ti、Ta、Pt、Ru、Ni、W、Al和Cu构成的组的元素。在另一个实施例中，第一电极区域142可以包括金属氧化物或金属氮化物，例如TiN、TaN、WO、SrRuO等。应当理解的是，金属氧化物和金属氮化物可以具有多种成分。在另一个实施例中，第一电极区域142可以包括掺杂的半导体，例如重掺杂的硅或锗。
在任何给定的实施例中，可以基于材料的功函数或有效功函数来作出针对第一电极区域142的材料选择。本领域普通技术人员将理解的是，对于金属材料，更实用的参数可以是有效功函数，而不是针对真空能级所测量的功函数，该有效功函数可以是对于所测量的系统而言特定的视功函数（apparent work function）。在实施例中，第一电极区域142可以包括其功函数或有效功函数在从2.7eV（电子伏特）到3.5eV范围之内的金属。在另一个实施例中，第一电极区域142可以包括其功函数或有效功函数在从3.5eV到4.3eV范围之内的金属。在另一个实施例中，第一电极区域142可以包括其功函数或有效功函数在从2.7eV到4.3eV范围之内的金属。
图2a示出了在第一电极区域142上的第一电介质势垒区域146。第一电介质势垒区域146具有第一厚度。在实施例中，第一厚度可以是0.5-2nm。在另一个实施例中，第一厚度可以是2-5nm。在另一个实施例中，第一厚度可以是5-10nm。在另一个实施例中，第一厚度可以是0.5-10nm。
将被理解的是在某些实施例中，第一电介质势垒区域146可以是基本上平滑的和/或基本上平坦的。在其它的实施例中，第一电介质势垒区域146可以不是基本上平滑的和/或基本上平坦的。因此，第一电介质势垒区域146的第一厚度可以不是单一的值。在实施例中，第一厚度可以是跨过第一电介质势垒区域146的多次测量的平均厚度。在另一个实施例中，第一厚度可以是跨过第一电介质势垒区域146的多次测量的最小厚度。在另一个实施例中，第一厚度可以是跨过第一电介质势垒区域146的多次测量的最大厚度。在另一个实施例中，第一厚度可以是通过跨过第一电介质势垒区域146的至少一个位置而测量的厚度。
第一电介质势垒区域146具有第一介电常数。在实施例中，第一介电常数可以是3-7。在另一个实施例中，第一介电常数可以是7-10。在另一个实施例中，第一介电常数可以是3-10。
第一电介质势垒区域146的进一步特征在于第一电介质势垒区域146和第一电极区域142之间的第一势垒高度。在实施例中，第一势垒高度在0.5eV和2.0eV之间，在另一个实施例中，第一势垒高度在2.0eV和3.0eV之间。在另一个实施例中，第一势垒高度在3.0eV和4.0eV之间。在另一个实施例中，第一势垒高度在0.5eV和4eV之间。
第一电介质势垒区域146包括第一势垒材料。在实施例中，第一电介质势垒区域146可以包括电介质，该电介质基于Si、Al、Mg、La、Gd、Dy、Pd或Sc的单一金属氧化物、单一金属氮化物或单一金属氮氧化物。例如，单一金属氧化物可以是SiO2或Al2O3。在另一个实施例中，第一电介质势垒区域146可以包括电介质，该电介质基于包括选自Si、Al、Hf、Zr、Mg、La、Y、Gd、Dy、Pd和Sc构成的组的金属的多元金属氧化物、多元金属氮化物或多元金属氮氧化物。例如，多元金属氧化物可以是HfSiO4或LaAlO3。
将理解的是，术语“化学计量（stoichiometric）”描述了普通情况下的稳定的材料成分。例如，本领域普通技术人员将理解，化学计量的硅的氧化物将是SiO2，其金属与氧的比基本上接近于2。类似地，术语“亚化学计量（sub-stoichiometric）”描述了基本上偏离化学计量成分的材料成分。例如，将理解的是，亚化学计量的硅的氧化物将是SiOx，其中x基本上小于它的化学计量值2。类似地，亚化学计量的硅和铪的多元金属氧化物将是HfSiOx，其中x基本上小于它的化学计量值4。
图2b示出了其中第一电介质势垒区域146包括第一电介质子区域148的示例性实施例，该第一电介质子区域148包括其成分偏离它的化学计量成分10%到30%的电介质。在另一个实施例中，第一电介质势垒区域146可以包括第一电介质子区域148，该第一电介质子区域148包括其成分偏离它的化学计量成分30%到50%的电介质。在另一个实施例中，第一电介质势垒区域146可以包括第一电介质子区域148，该第一电介质子区域148包括其成分偏离它的化学计量成分50%到70%的电介质。在另一个实施例中，第一电介质势垒区域146可以包括第一电介质子区域148，该第一电介质子区域148包括其成分偏离它的化学计量成分10%到70%的电介质。将理解的是，在图2b的实施例中，第一电介质子区域148位于第一电介质势垒区域146的下部，而其它的实施例可以具有位于第一电介质势垒区域146之内的任何地方的第一电介质子区域148。
在实施例中，可以对第一电介质势垒区域146的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到30%。在另一个实施例中，可以对第一电介质势垒区域146的成分进行分级以使得它的成分跨过它的厚度连续地变化30%到50%。在实施例中，可以对第一电介质势垒区域146的成分进行分级以使得它的成分跨过它的厚度连续地变化50%到70%。在另一个实施例中，可以对第一电介质势垒区域146的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到70%。
在实施例中，第一电介质势垒区域146可以与第一电极区域142直接接触。在另一个实施例中，第一电介质势垒区域146可以由一层或多层界面层分隔开，所述界面层包括至少一种不同于构成第一电极区域142或第一电介质势垒区域146的元素的元素。
图2a也示出了在第一电极区域142上的第二电介质势垒区域150。第二电介质势垒区域150具有不同于第一电介质势垒区域146的第一厚度的第二厚度。在实施例中，第二厚度可以是2-5nm。在另一个实施例中，第二厚度可以是5-10nm。在另一个实施例中，第二厚度可以是10-20nm。在实施例中，第二电介质势垒区域150的第二厚度大于第一电介质势垒区域146的第一厚度。
将被理解的是在某些实施例中，第二电介质势垒区域150可以是基本上平滑的和/或基本上平坦的。在其它的实施例中，第二电介质势垒区域150可以不是基本上平滑的和/或基本上平坦的。因此，第二电介质势垒区域150的第二厚度可以不是单一的值。在实施例中，第二厚度可以是跨过第二电介质势垒区域150的多次测量的平均厚度。在另一个实施例中，第二厚度可以是跨过第一电介质势垒区域150的多次测量的最小厚度。在另一个实施例中，第二厚度可以是跨过第二电介质势垒区域150的多次测量的最大厚度。在另一个实施例中，第二厚度可以是通过跨过第二电介质势垒区域150的至少一个位置而测量的厚度。
第二电介质势垒区域150具有不同于第一电介质势垒区域146的第二介电常数的第二介电常数。在实施例中，第二介电常数可以是7到20。在另一个实施例中，第二介电常数可以是20-100。在另一个实施例中，第二介电常数可以是100到3000。在另一个实施例中，第二介电常数可以是100到3000。
在实施例中，第二势垒区域150的第二介电常数比第一电介质势垒区域146的第一介电常数高2到5倍。在另一个实施例中，第二势垒区域150的第二介电常数比第一电介质势垒区域146的第一介电常数高5到20倍。在另一个实施例中，第二势垒区域150的第二介电常数比第一电介质势垒区域146的第一介电常数高20到1000倍。在另一个实施例中，第二势垒区域150的第二介电常数比第一电介质势垒区域146的第一介电常数高2到1000倍。
第二电介质势垒区域150的进一步特征在于第二电介质势垒区域150和第一电极区域142之间的第二势垒高度。在实施例中，第二势垒高度在0eV和0.5eV之间。在另一个实施例中，第二势垒高度在0.5eV和1.5eV之间。在另一个实施例中，第二势垒高度在1.5eV和3eV之间。在另一个实施例中，第二势垒高度在0eV到3eV之间。
在实施例中，第二势垒区域150和第一电极区域142之间的第二势垒高度比第一势垒区域146和第一电极区域142之间的第一势垒高度低0eV到1eV。在另一个实施例中，第二势垒区域150和第一电极区域142之间的第二势垒高度比第一势垒区域146和第一电极区域142之间的第一势垒高度低1eV到2eV。在另一个实施例中，第二势垒区域150和第一电极区域142之间的第二势垒高度比第一势垒区域146和第一电极区域142之间的第一势垒高度低2eV到3eV。在另一个实施例中，第二势垒区域150和第一电极区域142之间的第二势垒高度比第一势垒区域146和第一电极区域142之间的第一势垒高度低0eV到3eV。
第二电介质势垒区域150包括第二势垒材料。在实施例中，第二电介质势垒区域150可以包括电介质，该电介质基于W、Ni、Mo、Cu、Ti、Ta、Hf或Zr的单一金属氧化物、单一金属氮化物或单一金属氮氧化物。在另一个实施例中，第二电介质势垒区域150可以包括电介质，该电介质基于包括选自由W、Ni、Mo、Cu、Ti、Ta、Hf、Sr、Ba、Pr、Ca和Mn构成的组的金属的多元金属氧化物、多元金属氮化物或多元金属氮氧化物。例如，多元金属氧化物可以是SrTiOx、BaTiOx或PrCaMnOx，其中x可以是全化学计量所要求的值以下的任何值。在实施例中，第二电介质势垒区域150可以是包括至少一种不同于构成第一电介质势垒区域146的元素的元素的材料。
图2c示出了其中第二电介质势垒区域150包括第二电介质子区域152的示例性实施例，该第二电介质子区域152包括其成分偏离它的化学计量成分10%到30%的电介质。在另一个实施例中，第二电介质势垒区域150可以包括第二电介质子区域152，该第二电介质子区域152包括其成分偏离它的化学计量成分10%到30%的电介质。在另一个实施例中，第二电介质势垒区域150可以包括第二电介质子区域152，该第二电介质子区域152包括其成分偏离它的化学计量成分30%到50%的电介质。在另一个实施例中，第二电介质势垒区域150可以包括第二电介质子区域152，该第二电介质子区域152包括其成分偏离它的化学计量成分50%到70%的电介质。在另一个实施例中，第二电介质势垒区域150可以包括第二电介质子区域152，该第二电介质子区域152包括其成分偏离它的化学计量成分10%到70%的电介质。将被理解的是，在图2c所示的实施例中，第二电介质子区域152位于第二电介质势垒区域150的上部，而其它的实施例可以具有位于第二电介质势垒区域150之内的任何地方的第二电介质子区域152。
在实施例中，可以对第二电介质势垒区域150的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到30%。在另一个实施例中，可以对第二电介质势垒区域150的成分进行分级以使得它的成分跨过它的厚度连续地变化30%到50%。在实施例中，可以对第二电介质势垒区域150的成分进行分级以使得它的成分跨过它的厚度连续地变化50%到70%。在另一个实施例中，可以对第二电介质势垒区域150的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到70%。
在实施例中，第二电介质势垒区域150可以与第一电介质势垒区域146直接接触。在另一个实施例中，可以由一层或多层界面层将第二电介质势垒区域150与第一电介质势垒区域142分隔开，所述界面层包括至少一种不同于构成第二电极区域142或第二电介质势垒区域150的元素的元素。
参考图2a，第二电极区域154可以包括金属元素。在实施例中，第二电极区域154可以包括选自由Ti、Ta、Pt、Ru、Ni、W、Al和Cu构成的组的元素。在另一个实施例中，第二电极区域154可以包括金属氧化物或金属氮化物，例如TiN、TaN、WO、SrRuO等。应当理解的是，金属氧化物和金属氮化物可以具有多种成分。在另一个实施例中，第二电极区域154可以包括掺杂的半导体，例如重掺杂的硅或锗。在实施例中，第二电极区域154包括至少一种第一电极区域不包括的元素。在另一个实施例中，第二电极区域154包括与第一电极区域142相同的元素。
在任何给定的实施例中，可以基于材料的功函数或有效功函数来作出针对第二电极区域154的材料选择。本领域普通技术人员将理解的是，对于金属材料，更实用的参数可以是有效功函数，而不是针对真空能级所测量的功函数，该有效功函数可以是对于所测量的系统而言特定的视功函数。在实施例中，第二电极区域154可以包括其功函数或有效功函数在从2.7eV到3.5eV范围之内的金属。在另一个实施例中，第二电极区域154可以包括其功函数或有效功函数在从3.5eV到4.3eV范围之内的金属。在另一个实施例中，第二电极区域154可以包括其功函数或有效功函数在从2.7eV到4.3eV范围之内的金属。
在实施例中，第二电极区域154可以与第二电介质势垒区域150直接接触。在另一个实施例中，可以由一层或多层界面层将第二电极区域154分隔开，所述界面层包括一材料，该材料包括至少一种不同于构成第二电极区域154或第二电介质势垒区域150的元素的元素。
图3示出了孤立的存储器堆叠体180的示例性实施例。第一电极区域160、第一电介质势垒区域164、第二电介质势垒区域168和第二电极区域176的特征可以在于：分别与参考图2a对孤立的存储器堆叠体158所描述的第一电极区域142、第一电介质势垒区域146、第二电介质势垒区域150和第二电极区域154基本上相同的成分、结构和性质。
参考图3，孤立的存储器堆叠体180进一步包括在第二电介质势垒区域168和第二电极区域176之间的第三电介质势垒区域172。在其它的实施例中，第三电介质势垒区域172可以被称为第三存储器势垒区域。
第三电介质势垒区域172具有第三厚度和第三介电常数。在实施例中，第三厚度可以是0.5-2nm。在另一个实施例中，第三厚度可以是2-5nm。在另一个实施例中，第三厚度可以是5-10nm。在另一个实施例中，第三厚度可以是0.5-10nm。
将被理解的是，在某些实施例中，第三电介质势垒区域172可以是基本上平滑的和/或基本上平坦的。在其它的实施例中，第三电介质势垒区域172可以不是基本上平滑的和/或基本上平坦的。因此，第三电介质势垒区域172的第三厚度可以不是单一的值。在实施例中，第三厚度可以是跨过第三电介质势垒区域172的多次测量的平均厚度。在另一个实施例中，第三厚度可以是跨过第三电介质势垒区域172的多次测量的最小厚度。在另一个实施例中，第三厚度可以是跨过第三电介质势垒区域172的多次测量的最大厚度。在另一个实施例中，第三厚度可以是通过跨过第三电介质势垒区域172的至少一个位置而测量的厚度。
在实施例中，第三介电常数可以是3-7。在另一个实施例中，第三介电常数可以是7-10。在实施例中，第三电介质势垒区域172的第三厚度和/或第三介电常数可以与第一电介质势垒区域164的第一厚度和/或第一介电常数基本上相同。在其它的实施例中，第三厚度和/或第三介电常数可以基本上不同于第一厚度和/或第一介电常数。
第三电介质势垒区域172的进一步特征在于第三电介质势垒区域172和第一电极区域160之间的第三势垒高度。势垒高度具有电介质材料的导带边缘和金属材料的功函数或有效功函数之间的能量差的一般含义。在实施例中，第三势垒高度在0.5eV和2.0eV之间。在另一个实施例中，第三势垒高度在2.0eV和3.0eV之间。在另一个实施例中，第三势垒高度在3.0eV和4eV之间。在另一个实施例中，第三势垒高度在0.5eV和4eV之间。
在实施例中，在第三电介质势垒区域172和第一电极区域160之间的第三势垒高度可以与在第一电介质势垒区域164和第一电极区域160之间的第一势垒高度基本上相同。在其它的实施例中，第三势垒高度可以基本上不同于第一势垒高度。
第三电介质势垒区域172包括第三势垒材料。在实施例中，第三电介质势垒区域172可以包括电介质，该电介质基于Si、Al、Mg、La、Gd、Dy、Pd或Sc的单一金属氧化物、单一金属氮化物或单一金属氮氧化物。例如，单一金属氧化物可以是SiO2或Al2O3。在另一个实施例中，第三电介质势垒区域172可以包括基于包括电介质，该电介质基于选自由Si、Al、Hf、Zr、Mg、La、Y、Gd、Dy、Pd和Sc构成的组的金属的多元金属氧化物、多元金属氮化物或多元金属氮氧化物。例如，多元金属氧化物可以是HfSiO4或LaAlO3。
在实施例中，第三电介质势垒区域172可以包括与构成第一电介质势垒区域164的电介质材料基本上相同的电介质材料。在其它的实施例中，第三电介质势垒区域172可以包括基本上不同于构成第一电介质势垒区域164的电介质材料的电介质材料。在其它的实施例中，第三电介质势垒区域172可以由与构成第一电介质势垒区域164的电介质材料基本上相同的电介质材料来构成。
在实施例中，第三电介质势垒区域172可以包括第三电介质子区域（未示出），该第三电介质子区域包括其成分偏离它的化学计量成分10%到30%的电介质。在另一个实施例中，第三电介质势垒区域172包括第三电介质子区域（未示出），该第三电介质子区域包括其成分偏离它的化学计量成分30%到50%的电介质。在另一个实施例中，第三电介质势垒区域150可以包括第三电介质子区域（未示出），该第三电介质子区域包括其成分偏离它的化学计量成分50%到70%的电介质。在另一个实施例中，第三电介质势垒区域150可以包括第三电介质子区域（未示出），该第三电介质子区域包括其成分偏离它的化学计量成分10%到70%的电介质。
在实施例中，可以对第三电介质势垒区域172的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到30%。在另一个实施例中，可以对第三电介质势垒区域172的成分进行分级以使得它的成分跨过它的厚度连续地变化30%到50%。在实施例中，可以对第三电介质势垒区域172的成分进行分级以使得它的成分跨过它的厚度连续地变化50%到70%。在另一个实施例中，可以对第三电介质势垒区域172的成分进行分级以使得它的成分跨过它的厚度连续地变化10%到70%。
在实施例中，第三电介质势垒区域172可以与第二电介质势垒区域168直接接触。在另一个实施例中，可以由一层或多层界面层将第三电介质势垒区域172分隔开，所述界面层包括至少一种不同于构成第三电介质势垒区域172或第二电介质势垒区域168的元素的元素。
图4a描绘了在对第一电极区域204施加负偏压的情况下，包括第一电介质势垒区域208和第二电介质势垒区域212的存储器堆叠体200的示意性能量-距离图。在施加特定电压的情况下，存储器堆叠体200可以导致由电子主要地隧穿第一电介质势垒区域208来产生电流的情况。在其它的电压的情况下，存储器堆叠体200可以导致由电子隧穿第一电介质势垒区域208和第二电介质势垒区域212来产生电流的情况。
图4b描绘了在对第二电极区域236施加负偏压的情况下，包括第一电介质势垒区域228和第二电介质势垒区域232的存储器堆叠体220的示意性能量-距离图。在施加特定电压的情况下，存储器堆叠体220可以导致由电子隧穿第二电介质势垒区域232和第一电介质势垒区域228来产生电流的情况。
参考图4a和图4b，在实施例中，在对第一电极区域204施加负偏压的情况下通过存储器堆叠体200所产生的电流的大小将基本上大于在对第二电极区域236施加负偏压的情况下通过存储器堆叠体220所产生的电流的大小，该存储器堆叠体220包括与存储器堆叠体200相同的部件。
图5a描绘了在对第一电极区域244施加负偏压的情况下，包括第一电介质势垒区域248、第二电介质势垒区域252和第三电介质势垒区域256的存储器堆叠体240的示意性能量-距离图。在施加特定电压的情况下，存储器堆叠体240可以导致通过电子主要地隧穿第一电介质势垒区域248而产生电流的情况。在施加其它的电压的情况下，存储器堆叠体240可以导致通过电子隧穿第一电介质势垒区域248、第二电介质势垒区域252和第三电介质势垒区域256而产生电流的情况。在施加另外其它的电压的情况下，存储器堆叠体240可以导致通过电子隧穿第一电介质势垒区域248和第三电介质势垒区域256而产生电流的情况。
图5b描绘了在对第二电极区域290施加负偏压的情况下，包括第二电介质势垒区域278、第二电介质势垒区域282和第三电介质势垒区域286的存储器堆叠体270的示意性能量-距离图。在施加特定电压的情况下，存储器堆叠体270可以导致通过电子主要地隧穿第三电介质势垒区域286而产生电流的情况。在施加其它的电压的情况下，存储器堆叠体270可以导致通过电子贯穿隧穿第三电介质势垒区域286、第二电介质势垒区域282和第一电介质势垒区域278而产生电流的情况。在施加另外其它的电压的情况下，存储器堆叠体270可以导致通过电子贯穿隧穿第三电介质势垒区域286和第一电介质势垒区域278而产生电流的情况。
参考图5a和图5b，在实施例中，在对第一电极区域244施加负偏压的情况下通过存储器堆叠体240所产生的电流的大小将与在对第二电极区域290施加负偏压的情况下通过存储器堆叠体270所产生的电流的大小基本上相似，所述存储器堆叠体270包括与存储器堆叠体240相同的部件。
图6到图9是示出了根据某些实施例，制造包括类似于存储器堆叠体158或存储器堆叠体180的存储器堆叠体的半导体器件的步骤的截面图。
参考图6，如这里所描述的，可以在衬底300上形成包括栅极电介质305和308，晶体管栅极306和307，间隔体310、312、309和311，漏极区域302和304以及源极区域303的多个晶体管。应当理解的是，虽然在这里以某些特征描述了可以采用的某些类型的晶体管，然而在各种其它的实施例中可以采用广泛的不同类型的晶体管，例如平面晶体管、垂直晶体管、多栅极晶体管、基于纳米管的晶体管、基于纳米线的晶体管、基于自旋转移的晶体管、基于掩埋沟道的晶体管、基于量子阱的晶体管以及基于不同材料和结构的各种其它的晶体管。
可以在衬底300上形成隔离部301以限定有源区。隔离部301可以通过使用氧化物的浅沟槽隔离（STI）工艺来形成，所述氧化物通过例如高密度等离子体化学气相沉积（HDPCVD）、化学气相沉积（CVD）、旋涂玻璃工艺（SOG）或者类似的方法来形成。在其它的实施例中也可以采用其他类型的隔离部。
可以通过采用热氧化、氧自由基、原位（in-situ）蒸汽生成或者类似的方法在衬底300上形成包括二氧化硅的栅极电介质305和308。在其它的实施例中，栅极电介质305和308也可以包括诸如HfO2、ZrO2、HfSiO4等之类的高K电介质。在其它的实施例中，可以使用其他类型的材料来在晶体管中产生场效应。
可以在栅极电介质305和308上形成晶体管栅极306和307（可以是n型或p型）。晶体管栅极306和307可以是使用掺杂有诸如P或As之类的n型杂质的多晶硅而形成的n型栅极。晶体管栅极306和307可以是使用掺杂有诸如B之类的p型杂质的多晶硅而形成的p型栅极。晶体管栅极306和307可以在多晶硅沉积期间进行原位掺杂或者使用离子注入进行非原位掺杂。可以采用包括抗蚀剂沉积、曝光和抗蚀剂显影的光刻步骤来限定晶体管栅极306和307。在某些实施例中，晶体管栅极306和307可以包括硅化物层，例如NiSi和CoSi。在其它的实施例中，晶体管栅极306和307可以包括其它的材料。
晶体管栅极306和307可以是包括诸如Hf、Zr、Ti、Ta和Al之类的金属的n型金属栅极。晶体管栅极306和307可以是包括诸如Ru、Pd、Pt、Co、Ni、Ti、Ta、Al、W、C和Mo之类的金属的p型金属栅极。在其它的实施例中，针对晶体管栅极306和307可以使用其它类型的金属。
可以通过用于n沟道晶体管的n型掺杂剂的离子注入或通过用于p沟道晶体管的p型掺杂剂的离子注入来形成源极区域303以及漏极区域302和304。在其它的实施例中，源极区域303以及漏极区域302和304可以包括诸如Ge或C之类的其它的杂质以对晶体管沟道施加压缩或拉伸应变。源极区域303可以在多个晶体管之间形成公共源极。用于形成源极区域303以及漏极区域302和304的离子注入步骤可以使用晶体管栅极306和307以及有关的牺牲结构（例如硬掩模（未示出）和作为离子注入掩模的光刻胶层（未示出））来进行“自对准”。离子注入步骤也可以使用间隔体309、310、311和312进行“自对准”。
第一层间电介质316的形成可以通过在多个晶体管上使用诸如CVD、等离子体增强气相沉积（PECVD）、HDPCVD或SOG之类的工艺来进行预备的（preliminary）第一层间电介质的沉积开始，随后可以进行后续的化学机械平坦化（CMP）工艺。预备的第一层间电介质可以包括SiO2。预备的第一层间电介质可以进一步包括B和/或P。在其它的实施例中可以使用不同的层间电介质材料和工艺。
可以通过首先使用光刻及随后的接触部蚀刻工艺穿过预备的第一层间电介质形成接触孔，来形成源极接触部结构314以及漏极接触部结构310和312。接触部蚀刻工艺可以利用反应离子蚀刻工艺穿过预备的第一层间电介质来执行，所述反应离子蚀刻工艺采用了包括F或Cl的中性粒子或反应离子。因此，可以通过接触部填充步骤来填充所形成的接触孔，其中将诸如重掺杂的多晶硅之类的导电材料或者诸如W之类的金属沉积到第一接触孔中或者第一接触孔之上。接触部填充步骤可以使用CVD、物理气相沉积（PVD）或原子层沉积（ALD）来执行。可以对所沉积的Si或金属进一步进行CMP步骤以暴露基本上平坦的表面，其暴露第一层间电介质316、源极接触部结构314以及漏极接触部结构310和312。可以使用其它的结构、材料和工艺来形成源极接触部结构314以及漏极接触部结构310和312。
包括W、Al、Cu或类似的金属的第一金属线结构322、324和326可以形成在暴露第一层间电介质316、源极接触部结构314以及漏极接触部结构310和312的表面之上。在实施例中，可以通过减成金属工艺来形成第一金属线结构322、324和326。在减成金属工艺中，可以通过金属沉积工艺来形成预备的第一金属层，随后进行光刻步骤，随后进行金属蚀刻步骤。可以使用CVD、PVD、ALD或类似的方法来执行金属沉积工艺。金属蚀刻工艺可以使用采用了包括F或Cl的中性粒子或反应离子的反应离子蚀刻工艺来执行。第二层间电介质320可以随后通过使用例如CVD、PECVD、HDPCVD、SOG或类似的方法首先沉积预备的第二层间电介质来形成。可以执行后续的CMP以平坦化预备的第二层间电介质。在其它的实施例中，第一金属线结构322、324和326可以通过Cu大马士革金属化工艺来形成，其中第二预备的层间电介质沉积随后可以是光刻步骤，随后是层间电介质蚀刻，随后是电镀步骤，随后是金属CMP步骤。产生的表面是基本上共面的表面，其暴露第一金属线结构322、324和326以及第二层间电介质320。其它的结构、材料和方法可以用来形成第一金属线结构322、324和326。
可以通过使用诸如CVD、PECVD、HDPCVD、SOG或其他类似的工艺首先沉积预备的第三层间电介质，而将第一过孔结构330和332形成在第一金属线结构322、324和326以及第二层间电介质320之上。后续的CMP可以随后进行。预备的第三层间电介质可以包括SiO2。预备的第三层间电介质可以进一步包括C或F。可以使用其它的材料和方法来形成预备的第三层间电介质。
可以使用光刻及随后的蚀刻工艺来穿过预备的第三层间电介质形成第一过孔。蚀刻工艺可以利用反应离子蚀刻工艺穿过预备的第三层间电介质来执行，所述反应离子蚀刻工艺采用了包括F或Cl的中性粒子或反应离子。因此，所形成的第一过孔可以通过第一过孔填充步骤来填充，其中将诸如Al或W之类的导电材料沉积到第一过孔中或者第一过孔之上。在实施例中，可以使用CVD、物理气相沉积（PVD）、ALD或者其它类似的工艺来执行第一过孔填充步骤。可以进一步对所沉积的Al或W进行CMP步骤以暴露基本上平坦的表面，其暴露第三层间电介质334和第一过孔结构330和332。可以使用其它的结构、材料和方法来形成第一过孔结构330和332。
在其它的实施例中，第一过孔结构330和332可以通过Cu大马士革金属化工艺来形成，其中预备的第三层间电介质沉积随后可以是光刻步骤，随后是第一过孔蚀刻，随后是电镀步骤，随后是金属CMP步骤。所产生的表面是基本上共面的表面，其暴露第一过孔结构330和332以及第三层间电介质334。可以使用其它的结构、材料和方法来形成第一过孔结构330和332。
参考图7，可以在暴露第一过孔结构330和332以及第三层间电介质334的表面上形成包括预备的第一电极区域336、预备的第一电介质势垒区域338、预备的第二电介质势垒区域340和预备的第二电极区域342的预备的存储器堆叠体。可以使用诸如CVD、PVD、ALD、电镀之类的沉积工艺或者其它类似的工艺来形成预备的第一电极区域336。可以使用其它的方法来形成预备的第一电极区域336。
在实施例中，可使用诸如CVD、PVD、ALD之类的沉积工艺或者其它类似的工艺在预备的第一电极区域336上形成预备的第一电介质势垒区域338。可以控制沉积条件以使得第一电介质势垒区域338的成分为化学计量的或者亚化学计量的。例如，通过在更少的氧化气氛中执行沉积可以形成亚化学计量的氧化物。在另一个实施例中，可以使用多元金属源极来执行沉积以使得第一电介质势垒区域338包括多元金属氧化物。例如，通过使用除了包括Si的前体以外的包括Hf的前体来执行ALD工艺，可以形成诸如HfSiO4之类的多元金属氧化物。
在另一个实施例中，可以通过首先沉积金属，随后进行氧化、氮化或氮氧化来形成预备的第一电介质势垒区域338。例如，可以使用CVD、PVD、ALD、电镀或其它的类似的工艺来首先沉积诸如Al或Mg之类的金属，随后在氧化或氮化环境中进行氧化、氮化或氮氧化以形成Al2O3、AlN、AlON、MgO、MgN或MgON。在另一个实施例中，可以使用CVD、PVD、ALD、电镀或者其它类似的工艺来对诸如Hf和Si之类的金属的组合进行共沉积以形成HfSiO4。可以控制氧化或氮化环境以使得预备的第一电介质势垒区域338的成分是不同程度的亚化学计量的。
在另一个实施例中，可以通过首先沉积金属，随后沉积氧化物或氮化物来形成预备的第一电介质势垒区域338。可以执行后续的热退火。例如，可以使用CVD、PVD、ALD、电镀或者其它的类似的工艺来首先沉积诸如铝或Mg之类的金属，随后使用诸如CVD、PVD、ALD之类的工艺或者其它类似的工艺来沉积Al2O3或MgO，以形成其成分偏离化学计量成分的第一电介质子区域（未示出）。在另一个实施例中，可以将所得到的预备的第一电介质势垒区域338的成分进行分级以使得它的化学计量跨过它的厚度连续地变化。
在另一个实施例中，可以通过首先沉积氧化物或氮化物，随后沉积金属来形成预备的第一电介质势垒区域338。可以执行后续的热退火。例如，可以使用CVD、PVD、ALD或者其它的类似的工艺来首先形成诸如Al2O3或MgO之类的氧化物，随后使用诸如CVD、PVD、ALD、电镀之类的工艺或者其它类似的工艺来沉积金属，以形成其成分偏离化学计量成分的第一电介质子区域（未示出）。在另一个实施例中，可以将所得到的预备的第一电介质势垒区域338的成分进行分级以使得它的化学计量跨过它的厚度连续地变化。
在各种其它的实施例中，可以使用其它的材料和方法来形成预备的第一电介质势垒区域338。
再次参考图7，可以使用如上所述的介绍预备的第一电介质势垒区域338的形成的任何步骤在预备的第一势垒区域338上形成预备的第二电介质势垒区域340。另外，可以使用如上所述的介绍预备的第一电介质势垒区域338的形成的任何步骤在预备的第二势垒区域340上形成预备的第三电介质势垒区域（未示出）。可以使用其它的材料方法来形成预备的第二电介质势垒区域340和/或预备的第三电介质势垒区域。
再次参考图7，可以使用诸如CVD、PVD、ALD、电镀之类的沉积工艺或者其它类似的工艺来形成预备的第二电极区域342。接着，执行光刻工艺（未示出）和后续的使用包括F或Cl的中性粒子或反应离子的反应离子蚀刻工艺来形成图8所示的多个存储器堆叠体358和368。存储器堆叠体358和368包括第一电极区域350和360、第一电介质势垒区域352和362、第二电介质势垒区域354和364以及第二电极区域356和366。可以通过使用诸如CVD、PECVD、HDPCVD、SOG之类的工艺或者其它类似的工艺，在存储器堆叠体358和368之上沉积电介质来随后形成第四层间电介质368。可以随后进行后续的CMP以暴露基本上平坦的表面，该表面暴露存储器堆叠体358和368以及第四层间电介质368。第四层间电介质可以包括SiO2。第四层间电介质368可以进一步包括C或F。可以使用各种其它的材料、结构和方法来形成本段所描述的各种结构。
参考图9，可以在存储器堆叠体358和368之上形成第二金属线结构370和第三金属线结构376。可以通过第二过孔结构372连接第二金属线结构370和第三金属线结构376。第二金属线结构370和第三金属线结构376可以包括W、Al、Cu、或者其它的类似的金属，并且可以通过使用与如上所述的用于形成第一金属线结构322、324和326基本上相同的工艺步骤来形成。第二过孔结构372可以包括W、Al、Cu或者其它的类似的金属，并且可以通过使用与用来形成第一过孔结构330和332基本上形同的工艺步骤来形成。可以使用各种其它的材料、结构和方法来形成本段所描述的各种结构。
图10是示出了在“交叉点”结构中的存储器堆叠体410的示例性实施例的俯视图。存储器堆叠体在顶部互连404和底部互连411之间（这里在俯视图中被顶部互连404掩盖）。顶部互连404可以沿着例如图例430所示的列方向延伸。底部互连411可以沿着例如图例430所示的行方向延伸。列方向和行方向可以基本上垂线。顶部互连404和底部互连411可以包括W、Al、Cu或者类似的金属，并且可以通过使用与用于形成图9所示的第一金属线结构322、324和326基本上相同的工艺步骤来形成。存储器堆叠体410可以与顶部互连404和底部互连411电耦合。可以通过在多个顶部互连401、402、403和404以及多个底部互连411、412、413和414之间设置多个存储器堆叠体来形成包括多个存储器堆叠体的存储器阵列420。
图11是在“交叉点”结构中的存储器设备480的截面图。存储器设备包括存储器堆叠体470。存储器堆叠体470包括第一电极区域462、第一电介质势垒区域460、第二电介质势垒区域458和第二电极区域456。存储器堆叠体470包括与构成图2a中的存储器堆叠体140的示例性实施例的元素基本上相同的元素。存储器设备进一步包括顶部金属互连454和底部金属互连464。存储器堆叠体470可以与顶部金属互连454和底部金属互连464电耦合。顶部金属互连454可以沿着第一水平方向延伸。底部互连464可以沿着第二水平方向延伸，其中第二水平方向可以与第一水平方向基本上垂直。在实施例中，可以存在多个存储器设备480和490。可以由间隔体452将存储器设备480和存储器设备490分隔开。间隔体452可以包括电介质。间隔体452也可以包括空隙。
图12是在“交叉点”结构中的存储器设备530的截面图。存储器设备包括存储器堆叠体520。存储器堆叠体520包括第一电极区域514、第一电介质势垒区域512、第二电介质势垒区域510、第三电介质势垒区域508和第二电极区域506。存储器堆叠体520包括与图3中的存储器堆叠体158基本上相同的元素。存储器设备进一步包括顶部金属互连504和底部金属互连514。存储器堆叠体520可以与顶部互连504和底部金属互连516电耦合。顶部互连504可以沿着第一水平方向延伸。底部互连516可以沿着第二水平方向延伸，其中第二水平方向可以与第一水平方向基本上垂直。在实施例中，可以存在多个存储器设备530和540。可以由间隔体502将存储器设备530和存储器设备540分隔开。间隔体502可以包括电介质。间隔体502也可以包括空隙。
应当理解的是，虽然图11和图12示出的“交叉点”结构中的存储器设备实施例不具有选择设备，但是其它的实施例可以具有耦合存储器设备的选择设备。在实施例中，存储器设备可以与晶体管耦合。在另一个实施例中，存储器设备可以与二极管耦合。在另一个实施例中，存储器设备可以与基于硫族化物的开关耦合。
关于图11，在实施例中，存储器设备480和490可以通过第一电极区域462或通过第二电极区域456与选择设备（未示出）直接耦合。在其它的实施例中，存储器设备可以通过顶部金属互连454或底部金属互连464与选择设备（未示出）耦合。关于图12，在实施例中，存储器设备530和540可以通过第一电极区域514或者通过第二电极区域506与选择设备（未示出）直接耦合。在其它的实施例中，存储器设备可以通过顶部金属互连504或底部金属互连516与选择设备（未示出）耦合。
关于图11，应当理解的是，虽然这里所描述的实施例示出了垂直布置的存储器设备480和490，但是其它的实施例可以具有其它的布置。在实施例中，存储器设备480和490可以水平地布置。在示例性实施例中，存储器设备480可以包括从左至右水平地布置的存储器堆叠体470，其中第一电极区域462在左边，第一电介质势垒区域在第一电极区域462的右边，第二电介质势垒区域458在第一电介质势垒区域460的右边，并且第二电极区域456在第二电介质势垒区域458的右边。
类似地，虽然图12中的所描述的实施例示出了垂直布置的存储器设备530和540，但是其它的实施例可以具有其它的布置。在实施例中，存储器设备530和540可以水平地布置。在示例性实施例中，存储器设备530可以包括从左至右水平地布置的存储器堆叠体520，其中第一电极区域514在左边，第一电介质势垒区域512在第一电极区域514的右边，第二电介质势垒区域510在第一电介质势垒区域512的右边，第三电介质势垒区域508在第二电介质势垒区域510的右边，并且第二电极区域506在第三电介质势垒区域508的右边。

Claims (36)

1.一种存储器设备，包括：
顶部金属互连；
底部金属互连，其基本上垂直于所述顶部金属互连延伸；
位于所述顶部金属互连和所述底部金属互连之间的第一电介质势垒区域，所述第一电介质势垒区域具有第一厚度并且具有第一电介质势垒侧壁；
位于所述顶部金属互连和所述第一电介质势垒区域之间的第二电介质势垒区域，所述第二电介质势垒区域具有不同于所述第一厚度的第二厚度并且具有第二电介质势垒侧壁；
层间电介质，其邻近于第一电介质势垒侧壁和第二电介质势垒侧壁；
其中，第一电介质势垒侧壁和第二电介质侧壁基本上对准；并且
其中，所述层间电介质包括Si和O。
2.根据权利要求1所述的存储器设备，其中所述顶部金属互连和所述底部金属互连均包括选自由W、Al或Cu构成的组的金属。
3.根据权利要求2所述的存储器设备，进一步包括位于所述底部金属互连和所述第一电介质势垒区域之间的第一电极区域，所述第一电极区域与所述底部金属互连电耦合。
4.根据权利要求3所述的存储器设备，进一步包括位于所述第二电介质势垒区域和所述顶部金属互连之间的第二电极区域，所述第二电极区域与所述顶部金属互连电耦合。
5.根据权利要求3所述的存储器设备，其中所述第一电极区域包括Ti或Ta。
6.根据权利要求4所述的存储器设备，其中所述第二电极区域包括Ti或Ta。
7.根据权利要求1所述的存储器设备，其中所述第一电介质势垒区域包括选自由Si、Al、Mg、La、Gd、Dy、Pd和Sc构成的组的元素。
8.根据权利要求1所述的存储器设备，其中所述第一电介质势垒区域包括Al或Mg。
9.根据权利要求1所述的存储器设备，其中所述第二电介质势垒区域包括选自由W、Ni、Mo、Cu、Ti、Ta、Hf、Sr、Ba、Pr、Ca和Mn构成的组的元素。
10.根据权利要求1所述的存储器设备，其中所述第二电介质势垒区域包括Hf或Ti。
11.根据权利要求7所述的存储器设备，其中所述第一电介质势垒区域包括第一电介质子区域，该第一电介质子区域包括其成分偏离化学计量成分30%到50%的电介质。
12.根据权利要求9所述的存储器设备，其中所述第二电介质势垒区域包括第二电介质子区域，该第二电介质子区域包括其成分偏离化学计量成分30%到50%的电介质。
13.根据权利要求9所述的存储器设备，其中所述第二电介质势垒区域具有分级的成分。
14.根据权利要求7所述的存储器设备，其中所述第一厚度为0.5nm到2nm。
15.根据权利要求9所述的存储器设备，其中所述第二厚度为5nm到10nm。
16.一种存储器设备，包括：
顶部金属互连；
底部金属互连；
位于所述顶部金属互连和所述底部金属互连之间的第一电介质势垒区域，所述第一电介质势垒区域具有第一厚度、第一介电常数和第一电介质势垒侧壁；
位于所述顶部金属互连和所述第一电介质势垒区域之间的第二电介质势垒区域，所述第二电介质势垒区域具有不同于所述第一厚度的第二厚度，不同于所述第一介电常数的第二介电常数和第二电介质势垒侧壁；
位于所述顶部金属互连和所述第二势垒区域之间的第三电介质势垒区域，所述第三电介质势垒区域具有不同于所述第二厚度的第三厚度，不同于所述第二介电常数的第三介电常数和第三电介质势垒侧壁；
层间电介质，其邻近于第一电介质势垒侧壁、第二电介质势垒侧壁和第三电介质势垒侧壁；
其中，第一电介质势垒侧壁、第二电介质侧壁和第三电介质侧壁基本上对准；并且
其中所述层间电介质包括Si和O。
17.根据权利要求16所述的存储器设备，其中：
所述顶部金属互连具有第一主轴；并且
所述底部金属互连具有第二主轴，所述第二主轴基本上垂直于所述第一主轴延伸。
18.根据权利要求17所述的存储器设备，其中所述顶部金属互连和所述底部金属互连均包括选自由W、Al或Cu构成的组的金属。
19.根据权利要求17所述的存储器设备，进一步包括位于所述底部金属互连和所述第一电介质势垒区域之间的第一电极区域，所述第一电极区域与所述底部金属互连电耦合。
20.根据权利要求17所述的存储器设备，进一步包括位于所述第三电介质势垒区域和所述顶部金属互连之间的第二电极区域，所述第二电极区域与所述顶部金属互连电耦合。
21.根据权利要求16所述的存储器设备，其中所述第一电介质势垒区域包括选自由Si、Al、Mg、La、Gd、Dy、Pd和Sc构成的组的元素。
22.根据权利要求16所述的存储器设备，其中所述第一电介质势垒区域包括Al或Mg。
23.根据权利要求16所述的存储器设备，其中所述第二电介质势垒区域包括选自由W、Ni、Mo、Cu、Ti、Ta、Hf、Sr、Ba、Pr、Ca和Mn构成的组的元素。
24.根据权利要求16所述的存储器设备，其中所述第二电介质势垒区域包括Hf或Ti。
25.根据权利要求23所述的存储器设备，其中所述第二电介质势垒区域具有分级的成分。
26.根据权利要求17所述的存储器设备，其中所述第一厚度为0.5nm到2nm。
27.根据权利要求17所述的存储器设备，其中所述第二厚度为5nm到10nm。
28.根据权利要求17所述的存储器设备，其中所述第三厚度基本上等于所述第一厚度。
29.一种存储器设备，包括：
晶体管；
接触部；
第一电极区域；
第二电极区域；
层间电介质；
位于所述第一电极区域和所述第二电极区域之间的第一存储器势垒区域，所述第一存储器势垒区域具有第一厚度、第一介电常数和第一存储器势垒侧壁；
位于所述第二电极区域和所述第一存储器势垒区域之间的第二存储器势垒区域，所述第二存储器势垒区域具有不同于所述第一厚度的第二厚度，不同于所述第一介电常数的第二介电常数和第二存储器势垒侧壁；
其中第一存储器势垒侧壁和第二存储器势垒侧壁邻近于所述层间电介质；
其中，第一存储器势垒侧壁和所述第二存储器势垒侧壁基本上对准；并且
其中所述第一电极区域通过所述接触部与所述晶体管耦合。
30.根据权利要求29所述的存储器设备，进一步包括位于所述第二电极区域和所述第二存储器势垒区域之间的第三存储器势垒区域，所述第三存储器势垒区域具有不同于所述第二厚度的第三厚度和不同于所述第二介电常数的第三介电常数。
31.根据权利要求29所述的存储器设备，其中第一存储器势垒区域包括选自由Si、Al、Mg、La、Gd、Dy、Pd和Sc构成的组的元素。
32.根据权利要求29所述的存储器设备，其中所述第一存储器势垒区域包括Al或Mg。
33.根据权利要求29所述的存储器设备，其中所述第二存储器势垒区域包括选自由W、Ni、Mo、Cu、Ti、Ta、Hf、Sr、Ba、Pr、Ca和Mn构成的组的元素。
34.根据权利要求29所述的存储器设备，其中所述第一厚度为0.5nm到2nm。
35.根据权利要求29所述的存储器设备，其中所述第二厚度为5nm到10nm。
36.根据权利要求29所述的存储器设备，其中所述第三厚度基本上等于所述第一厚度。
CN201180068108.9A 2010-12-22 2011-12-09 多层电介质存储器设备 Expired - Fee Related CN103403868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/976,266 2010-12-22
US12/976,266 US8546944B2 (en) 2010-12-22 2010-12-22 Multilayer dielectric memory device
PCT/US2011/064262 WO2012087622A2 (en) 2010-12-22 2011-12-09 Multilayer dielectric memory device

Publications (2)

Publication Number Publication Date
CN103403868A true CN103403868A (zh) 2013-11-20
CN103403868B CN103403868B (zh) 2017-10-24

Family

ID=46314742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180068108.9A Expired - Fee Related CN103403868B (zh) 2010-12-22 2011-12-09 多层电介质存储器设备

Country Status (5)

Country Link
US (2) US8546944B2 (zh)
KR (1) KR101487715B1 (zh)
CN (1) CN103403868B (zh)
TW (1) TWI480981B (zh)
WO (1) WO2012087622A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
EP3063009A4 (en) * 2013-10-31 2018-03-21 Hewlett-Packard Development Company, L.P. Printheads having memories formed thereon
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
US9245846B2 (en) 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
JP2020043163A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置
US11145710B1 (en) * 2020-06-26 2021-10-12 Micron Technology, Inc. Electrode/dielectric barrier material formation and structures
US12058873B2 (en) 2020-06-29 2024-08-06 Taiwan Semiconductor Manufacturing Company Limited Memory device including a semiconducting metal oxide fin transistor and methods of forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310477A (zh) * 2000-02-22 2001-08-29 松下电子工业株式会社 半导体存储器件
CN1754261A (zh) * 2003-02-27 2006-03-29 Tdk株式会社 薄膜电容元件和包括它的电子电路和电子器件
US20070099379A1 (en) * 2005-10-28 2007-05-03 Jae-Hyoung Choi Method of manufacturing a dielectric film in a capacitor
CN1992268A (zh) * 2005-12-29 2007-07-04 台湾积体电路制造股份有限公司 半导体电容装置
CN101369578A (zh) * 2007-06-28 2009-02-18 三星电子株式会社 具有浮体元件和基体元件的半导体器件及其制造方法
CN101599509A (zh) * 2008-06-03 2009-12-09 东部高科股份有限公司 半导体器件的电容器及其制造方法
TW201029189A (en) * 2008-12-16 2010-08-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147640B1 (ko) 1995-05-30 1998-08-01 김광호 반도체 장치의 커패시터 및 그 제조방법
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US7812384B2 (en) * 2007-04-27 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device including a transistor and a ferroelectric capacitor
WO2009011113A1 (ja) 2007-07-18 2009-01-22 Panasonic Corporation 電流制限素子とそれを用いたメモリ装置およびその製造方法
US8390100B2 (en) 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310477A (zh) * 2000-02-22 2001-08-29 松下电子工业株式会社 半导体存储器件
CN1754261A (zh) * 2003-02-27 2006-03-29 Tdk株式会社 薄膜电容元件和包括它的电子电路和电子器件
US20070099379A1 (en) * 2005-10-28 2007-05-03 Jae-Hyoung Choi Method of manufacturing a dielectric film in a capacitor
CN1992268A (zh) * 2005-12-29 2007-07-04 台湾积体电路制造股份有限公司 半导体电容装置
CN101369578A (zh) * 2007-06-28 2009-02-18 三星电子株式会社 具有浮体元件和基体元件的半导体器件及其制造方法
CN101599509A (zh) * 2008-06-03 2009-12-09 东部高科股份有限公司 半导体器件的电容器及其制造方法
TW201029189A (en) * 2008-12-16 2010-08-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication

Also Published As

Publication number Publication date
WO2012087622A3 (en) 2012-11-01
CN103403868B (zh) 2017-10-24
US8729704B2 (en) 2014-05-20
TW201240021A (en) 2012-10-01
TWI480981B (zh) 2015-04-11
US20140091429A1 (en) 2014-04-03
KR20130103579A (ko) 2013-09-23
US8546944B2 (en) 2013-10-01
KR101487715B1 (ko) 2015-01-29
US20120161318A1 (en) 2012-06-28
WO2012087622A2 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US10522594B2 (en) Resistive memory with a plurality of resistive random access memory cells each comprising a transistor and a resistive element
TWI683424B (zh) 具有沉積的半導體插塞的立體記憶體元件及其形成方法
CN107591403B (zh) 集成电路及其形成方法
US9299712B2 (en) Semiconductor device and method of making same
CN103403868B (zh) 多层电介质存储器设备
US11610896B2 (en) Semiconductor devices and methods of forming semiconductor devices
US7906806B2 (en) Multiple layer floating gate non-volatile memory device
KR101670557B1 (ko) 고 κ 금속 게이트 논리 장치를 가진 ＦＬＡＳＨ 메모리 장치를 집적하기 위해 리세스된 살리사이드 구조
CN102315224B (zh) 使用FinFET的非易失性存储器件及其制造方法
US11515332B2 (en) Ferroelectric memory device and method of forming the same
TWI776362B (zh) 記憶體胞元及其製造方法
KR20130103942A (ko) 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
CN107785376A (zh) 3d交叉条非易失性存储器
CN109216371A (zh) 制造半导体器件的方法以及半导体器件
US11721767B2 (en) Oxide semiconductor transistor structure in 3-D device and methods of forming the same
US20150021677A1 (en) Embedded Transistor
US20240206185A1 (en) Ferroelectric memory device and method of forming the same
KR20190067163A (ko) 반도체 기억 소자, 반도체 기억 장치 및 반도체 시스템
US20090189280A1 (en) Method of Forming a Non Volatile Memory Device
CN115884592A (zh) 半导体器件
CN114078867A (zh) 单阱一晶体管和一电容器非易失性存储器器件以及集成方案
US7476604B1 (en) Aggressive cleaning process for semiconductor device contact formation
CN219269471U (zh) 半导体装置
US20240072169A1 (en) Transistor, integrated circuit, and manufacturing method of transistor
US20230328998A1 (en) Memory device and forming method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024

Termination date: 20191209