CN103358700B - 喷墨头驱动装置 - Google Patents

喷墨头驱动装置 Download PDF

Info

Publication number
CN103358700B
CN103358700B CN201310009601.4A CN201310009601A CN103358700B CN 103358700 B CN103358700 B CN 103358700B CN 201310009601 A CN201310009601 A CN 201310009601A CN 103358700 B CN103358700 B CN 103358700B
Authority
CN
China
Prior art keywords
switch element
drive circuit
signal
level
nmos pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310009601.4A
Other languages
English (en)
Other versions
CN103358700A (zh
Inventor
日吉光幸
仁田升
木村守
吉丸朝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Publication of CN103358700A publication Critical patent/CN103358700A/zh
Application granted granted Critical
Publication of CN103358700B publication Critical patent/CN103358700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455—Details of switching sections of circuit, e.g. transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04588—Control methods or devices therefor, e.g. driver circuits, control circuits using a specific waveform
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2002/14491—Electrical connection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/10—Finger type piezoelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

本发明的实施方式提供了一种喷墨头驱动装置（30A），其包括：负载电压生成电路（34）；多个通道驱动电路（33-1~33-n），分别对应于喷墨头的多个通道而设置。负载电压生成电路从基准电压与该基准电压以外电位的驱动电压中选择任一个电压并进行输出。各通道驱动电路包括第一输入端子、第二输入端子、第三输入端子、输出端子、串联电路以及并联电路。

Description

喷墨头驱动装置
相关申请的交叉参考
本申请基于并要求于2012年3月26日提交的日本专利申请No.2012-070310的优先权权益，其全部内容结合于此作为参考。
技术领域
总的来说，本文说明的实施方式涉及在喷墨记录装置等中使用的喷墨头驱动装置。
背景技术
在喷墨头的驱动装置中，已知有通过将在电极中产生的感应电压的峰值抑制得较低，从而能够更高地设定驱动电压的技术。但是，该技术在驱动电源与电极之间将低阻抗的开关元件与高阻抗的开关元件成对配置。并且，该技术针对每个开关元件需要用于驱动该开关元件的预缓冲器（pre-buffer）、以及用于驱动该预缓冲器的电平位移器（level shifter）。
在多通道（channel）的喷墨头的情况下，在每个通道都需要包括上述开关元件、预缓冲器以及电平位移器的通道驱动电路。因此，在考虑将集成有各通道驱动电路的驱动装置IC（Integrated Circuit，集成电路）化的情况下，存在IC大型化、带来高成本的可能性。
发明内容
通常，根据一个实施方式，喷墨头驱动装置包括负载电压生成电路、分别对应于喷墨头的多个通道设置的多个通道驱动电路。
负载电压生成电路选择基准电压、以及该基准电压以外电位的驱动电压中的任一个电压进行输出。
各通道驱动电路具备第一输入端子、第二输入端子、第三输入端子、输出端子、串联电路以及并联电路。第一输入端子被施加上述驱动电压。第二输入端子被施加上述基准电压。第三输入端子被施加从上述负载电压生成电路输出的电压。输出端子将墨水喷出用的驱动信号输出至对应的通道。串联电路将第一开关元件与第二开关元件串联在上述第一输入端子与上述第二输入端子之间，并将上述第一开关元件与第二开关元件的连接点连接于上述输出端子。并联电路将第三开关元件与第四开关元件并联在上述第三输入端子与上述输出端子之间。
附图说明
图1是第一实施方式中的喷墨头驱动装置的概略构成图。
图2是同一喷墨头驱动装置所具有的通道驱动电路的构成图。
图3是同一喷墨头驱动装置所具有的负载电压生成电路的构成图。
图4是同一喷墨头驱动装置中的主要的信号的时间图。
图5是第二实施方式中的喷墨头驱动装置的概略构成图。
图6是同一喷墨头驱动装置所具有的通道驱动电路的构成图。
图7是同一喷墨头驱动装置所具有的负载电压生成电路的构成图。
图8是同一喷墨头驱动装置中的主要的信号的时间图。
图9是分解示出喷墨头的一部分的立体图。
图10是同一喷墨头的前方部的横截面图。
图11是同一喷墨头的前方部的纵截面图。
图12A至图12C是在喷墨头的动作原理说明所使用的模式图。
图13是施加于喷墨头的驱动脉冲信号的通电波形图。
具体实施方式
[喷墨头的说明]
首先，使用图9至图13，对实施方式中使用的喷墨头1进行说明。
图9至图11为喷墨头1的主要部分构造图，图9是分解示出喷墨头1的一部分的立体图，图10是同一喷墨头1的前方部的横截面图，图11是同一喷墨头1的前方部的纵截面图。
喷墨头1在底部基板11的前方侧的上面接合第一压电部件12，在该第一压电部件12上接合第二压电部件13。如图10的箭头所述，被接合的第一压电部件12与第二压电部件13沿板厚方向在相互相反的方向上进行极化。
喷墨头1从被接合的第一压电部件12、第二压电部件13的前端侧向后端侧设置多个长尺状的槽18。各槽18的间隔固定且平行。并且，各槽18的前端开口，其后端向上方倾斜。
喷墨头1在各槽18的隔壁以及底面设置有电极19。此外，喷墨头1从各槽18的后端向第二压电部件13的后部上面设置有从电极19延伸出的引出电极20。
喷墨头1利用顶板14挡住各槽18的上部，利用孔板（orifice plate）15挡住堵塞各槽18的前端。顶板14在其内侧后方具备共通墨水室21。
喷墨头1通过由顶板14与孔板15包围的各槽18，形成多个墨水室22。喷墨头1在孔板15的与各槽18相对向的位置，开口有喷出墨水的喷嘴23。喷嘴23连通于对向的墨水室22。
喷墨头1在底部基板11的后方侧的上面，接合形成有导电图案24的印刷基板25。并且，喷墨头1在印刷基板25上安装有驱动IC26，该驱动IC26安装有后述的喷墨头驱动装置30（参照图1）。驱动IC26连接于导电图案24。导电图案24通过引线接合法（wire bonding）利用导线27与各引出电极20结合。
图12A至图12C是在喷墨头1的动作原理说明中使用的模式图。
图12A示出中央的墨水室22a与邻接于该墨水室22a的两个相邻的墨水室22b、22c的各电极19均为接地电位的状态。在该状态下，由墨水室22a与墨水室22b、以及墨水室22a与墨水室22c所夹着的压电部件12、13构成的隔壁28a、28b未受到任何变形作用。
图12B示出负电压（-Vs）施加于中央的墨水室22a的电极19的状态。并且，两个相邻的墨水室22b、22c的电极19均为接地电位。在该状态下，电场在与压电部件12、13的极化方向垂直的方向上作用于各隔壁28a、28b。通过该作用，各隔壁28a、28b分别向外侧变形，以将墨水室22a的容积扩大。
图12C示出正电压（+Vs）施加于中央的墨水室22a的电极19的状态。并且，两个相邻的墨水室22b、22c的电极19均为接地电位。在该状态下，电场在与压电部件12、13的极化方向垂直的方向上、即在与图12B时相反的方向上作用于各隔壁28a、28b。通过该作用，各隔壁28a、28b分别向内侧变形，以将墨水室22a的容积收缩。
图13是为了从中央的墨水室22a喷出墨水液滴，施加于墨水室22a的电极19的驱动脉冲信号DP的通电波形图。通过时间Tt示出的区间为1滴墨水液滴的喷出所必要的时间。该时间被称为1滴周期Tt。1滴周期Tt被划分为准备区间的时间T1、喷出区间的时间T2、后处理区间的时间T3。准备时间T1被划分为正常区间的时间Ta、扩大区间的时间（T1-Ta）。喷出区间的时间T2被划分为维持区间的时间Tb、复原区间的时间（T2-Tb）。准备时间T1、喷出时间T2以及后处理时间T3根据使用的墨水或温度等的条件被设定为适当的值。
如图13所示，喷墨头驱动装置30首先在时刻t0分别将0伏的基准电压施加给对应于墨水室22a、22b、22c的各电极19。并且，驱动装置30在经过正常时间Ta的期间待机。在该期间，各墨水室22a、22b、22c形成图12A的状态。
当经过正常时间Ta到达时刻t1时，喷墨头驱动装置30将规定的负电压（-Vs）作为驱动电压施加给对应于墨水室22a的电极19。并且，驱动装置30在经过准备时间T1的期间待机。当施加负电压（-Vs）时，墨水室22a的两侧的隔壁28a、28b分别向外侧变形，以将墨水室22a的容积扩大，形成图12B的状态。通过该变形，墨水室22a内的压力下降。因此，墨水从共通墨水室21流入到墨水室22a内。
当经过准备时间T1到达时刻t2时，喷墨头驱动装置30持续将负电压（-Vs）施加给对应于墨水室22a的电极19直到又经过维持时间Tb为止。在该期间，各墨水室22a、22b、22c维持图12B的状态。
当经过维持时间Tb到达时刻t3时，喷墨头驱动装置30将施加给对应于墨水室22a的电极19的电压恢复到基准电压的0伏。并且，驱动装置30在经过喷出时间T2的期间待机。当施加电压变为0伏时，墨水室22a的两侧的隔壁28a、28b复原为正常状态，恢复到图12A的状态。通过该复原，墨水室22a内的压力增大。因此，墨水液滴从对应于墨水室22a的喷嘴23喷出。
当经过喷出时间T2到达时刻t4时，喷墨头驱动装置30将规定的正电压（+Vs）作为驱动电压施加给对应于墨水室22a的电极19。并且，驱动装置30在经过后处理时间T3的期间待机。当施加正电压（+Vs）时，墨水室22a的两侧的隔壁28a、28b分别向内侧变形，以将墨水室22a的容积收缩，形成图12C的状态。通过该变形，墨水室22a内的压力进一步增大。因此，通过墨水液滴的喷出，墨水室22a内产生的急剧的压力下降得以缓和。
当经过后处理时间T3到达时刻t5时，喷墨头驱动装置30再次将施加给对应于墨水室22a的电极19的电压恢复到基准电压的0伏。随着施加电压恢复到0伏，墨水室22a的两侧的隔壁28a、28b复原为正常状态。即，各墨水室22a、22b、22c恢复到图12A的状态。
喷墨头驱动装置30将图12中示出的通电波形的驱动脉冲信号DP供应至中央的墨水室22a的电极19。于是，从对应于该墨水室22a的喷嘴23喷出1滴墨水液滴。
[第一实施方式]
接着，使用图1至图4，对上述喷墨头驱动装置30的第一实施方式进行说明。并且，该实施方式例示了对应于VAA电源以及GND的两种电源的喷墨头驱动装置30A。该驱动装置30A驱动通道的数量为n（ch.1~ch.n：其中n＞1）的喷墨头1。通道是指包含喷嘴和连通于该喷嘴的墨水室的墨水的流路。
图1是驱动装置30A的概略构成图。安装于驱动IC26的驱动装置30A具备逻辑部31与模拟部32。
模拟部32包含n个通道驱动电路33-1~33-n、负载电压生成电路34。各通道驱动电路33-1~33-n分别对应于喷墨头1的各通道ch.1~ch.n。
模拟部32连接VCC端子、GND端子、VAA端子以及LV端子作为电源端子。VCC端子连接供应VCC电压的电源（所谓的VCC电源）。VCC电源为通道驱动电路33-1~33-n的驱动电源。GND端子连接GND（ground）电平。VAA端子连接供应VAA电压的电源（所谓的VAA电源）。VAA电源为用于制造驱动脉冲信号DP1~DPn的电源。
通过VCC电源驱动的通道驱动电路33-1~33-n，通过作为驱动电压的上述VAA电压与作为基准电压的GND电平，生成驱动脉冲信号DP1~DPn。在每个通道驱动电路33-1~33-n生成的驱动脉冲信号DP1~DPn，供应至构成对应于各个通道驱动电路33-1~33-n的通道ch.1~ch.n的墨水室22的电极19，以供墨水滴的喷出。
同样，通过VCC电源驱动的负载电压生成电路34生成规定的负载电压LV。负载电压LV供应至上述LV端子。在将该负载电压生成电路34的负载电压输出端子与上述LV端子连接的电源线L上，连接有1000pF~3000pF的电容器35。电容器35插入电源线L与GND电平之间。通过电容器35来稳定输出电位。
逻辑部31连接VDD端子与GND端子作为电源端子。VDD端子连接供应VDD电压的电源（所谓的VDD电源）。VDD电源为逻辑部31的驱动电源。GND端子连接GND电平。
通过VDD电源驱动的逻辑部31，基于从未图示的印刷控制部提供的印刷数据与控制参数，生成每个通道ch.1~ch.n的驱动信号DR1~DRn、负载电压控制信号LVC。驱动信号DR1~DRn输出至所对应的通道驱动电路33-1~33-n，负载电压控制信号LVC输出至负载电压生成电路34。
图2是通道驱动电路33-1的构成图。并且，其他的通道驱动电路33-2~33-n与通道驱动电路33-1为同一结构，因此省略此处的说明。
作为输入端子，通道驱动电路33-1具备上述VCC端子、VAA端子（第一输入端子）、GND端子（第二输入端子）以及LV端子（第三输入端子），而作为输出端子具备OUT端子。OUT端子连接喷墨头1所对应的通道ch.1的电极19，将驱动脉冲信号DP1从OUT端子输出至该电极19。
通道驱动电路33-1将低阻抗的PMOS晶体管（第一开关元件）41与同样的低阻抗的NMOS晶体管（第二开关元件）42的串联电路连接在VAA端子与GND端子之间，并且将PMOS晶体管41连接在VAA端子侧。并且，将PMOS晶体管41与NMOS晶体管42的连接点连接于OUT端子。
并且，通道驱动电路33-1将高阻抗的PMOS晶体管43（第三开关元件）与同样的高阻抗的NMOS晶体管44（第四开关元件）的并联电路连接在LV端子与OUT端子之间。
通道ch.1的驱动信号DR1从上述逻辑部31被分成三系统DR1a、DR1b、DR1c而输入至通道驱动电路33-1。
第一系统的驱动信号DR1a输入至第一电平位移器61。第一电平位移器61将驱动信号DR1a变换为高电压。变换为高电压后的正逻辑的驱动信号DR1a输入至第一预缓冲器71。第一预缓冲器71将正逻辑的驱动信号DR1a的电平反转。电平反转后的驱动信号DR1a供应至PMOS晶体管41的栅极。
第二系统的驱动信号DR1b输入至第二电平位移器62。第二电平位移器62将驱动信号DR1b变换为高电压。变换为高电压后的负逻辑的驱动信号/DR1b输入至第二预缓冲器72。第二预缓冲器72将负逻辑的驱动信号/DR1b的电平反转。电平反转后的驱动信号/DR1b供应至NMOS晶体管42的栅极。
第三系统的驱动信号DR1c输入至第三电平位移器63。第三电平位移器63将驱动信号DR1c变换为高电压。变换为高电压后的正逻辑的驱动信号DR1c输入至第三预缓冲器73。第三预缓冲器73将正逻辑的驱动信号DR1c的电平反转。电平反转后的驱动信号DR1c供应至PMOS晶体管43的栅极。
并且，由第三电平位移器63变换为高电压后的负逻辑的驱动信号/DR1c输入至第四预缓冲器74。第四预缓冲器74将负逻辑的驱动信号/DR1c的电平反转。电平反转后的驱动信号/DR1c供应至NMOS晶体管44的栅极。
第一电平位移器61至第三电平位移器63、与第一预缓冲器71至第四预缓冲器74通过VCC电源来驱动。
图3示出负载电压生成电路34的构成图。负载电压生成电路34具备上述VCC端子、VAA端子以及GND端子作为输入端子，且具备LV端子作为输出端子。负载电压生成电路34的LV端子经由上述电源线L连接于各通道驱动电路33-1~33-n的LV端子。
负载电压生成电路34将低阻抗的PMOS晶体管45与同样的低阻抗的NMOS晶体管46的串联电路连接在VAA端子与GND端子之间，并将PMOS晶体管45连接在VAA端子侧。
负载电压控制信号LVC从上述逻辑部31被分成两系统LVC1、LVC2而输入至负载电压生成电路34。
第一系统的负载电压控制信号LVC1输入至第五电平位移器65。第五电平位移器65将负载电压控制信号LVC1变换为高电压。变换为高电压后的正逻辑的负载电压控制信号LVC1输入至第六预缓冲器76。第六预缓冲器76将正逻辑的负载电压控制信号LVC1的电平反转。电平反转后的负载电压控制信号LVC1供应至PMOS晶体管45的栅极。
第二系统的负载电压控制信号LVC2输入至第六电平位移器66。第六电平位移器66将负载电压控制信号LVC2变换为高电压。变换为高电压后的负逻辑的负载电压控制信号/LVC2输入至第七预缓冲器77。第七预缓冲器77将负逻辑的负载电压控制信号/LVC2的电平反转。电平反转后的负载电压控制信号/LVC2供应至NMOS晶体管46的栅极。
第五电平位移器65、第六电平位移器66与第六预缓冲器76、第七预缓冲器77通过VCC电源来驱动。
图4是喷墨头驱动装置30A中的主要的信号的时间图。在图4中，信号S1、信号S2以及信号LV为与负载电压生成电路34有关的信号。信号S3、信号S4、信号S5、信号S6以及信号DP1为与对应于通道ch.1的通道驱动电路33-1有关的信号。信号S7、信号S8、信号S9、信号S10以及信号DP2为与对应于通道ch.1所邻接的通道ch.2的通道驱动电路33-2有关的信号。
更详细地说，信号S1经由负载电压生成电路34的第六预缓冲器76供应至PMOS晶体管45的栅极。信号S2经由负载电压生成电路34的第七预缓冲器77供应至NMOS晶体管46的栅极。信号LV从负载电压生成电路34的LV端子输出。
信号S3经由通道驱动电路33-1的第一预缓冲器71供应至PMOS晶体管41的栅极。信号S4经由通道驱动电路33-1的第二预缓冲器72供应至NMOS晶体管42的栅极。信号S5经由通道驱动电路33-1的第三预缓冲器73供应至PMOS晶体管43的栅极。信号S6经由通道驱动电路33-1的第四预缓冲器74供应至NMOS晶体管44的栅极。信号DP1从通道驱动电路33-1的OUT端子供应至构成喷墨头1的通道ch.1的墨水室22的电极19。
信号S7经由通道驱动电路33-2的第一预缓冲器71供应至PMOS晶体管41的栅极。信号S8经由通道驱动电路33-2的第二预缓冲器72供应至NMOS晶体管42的栅极。信号S9经由通道驱动电路33-2的第三预缓冲器73供应至PMOS晶体管43的栅极。信号S10经由通道驱动电路33-2的第四预缓冲器74供应至NMOS晶体管44的栅极。信号DP2从通道驱动电路33-2的OUT端子供应至构成喷墨头1的通道ch.2的墨水室22的电极19。
并且，信号[DP1-DP2]为信号DP1与信号DP2的差分信号。该差分信号为夹在喷墨头1的通道ch.1的电极19与通道ch.2的电极19之间的电容性要素、即施加于由压电部件12、13构成的隔壁28a、28b的电压波形。
PMOS晶体管41、43、45在供应至栅极的信号为GND电平时导通（ON）。NMOS晶体管42、44、46在供应至栅极的信号为VCC电压电平时导通。因此，在图4中时刻T0的初期状态时，在负载电压生成电路34中，PMOS晶体管45截止（OFF），NMOS晶体管46导通。因此，信号LV成为GND电平。
另一方面，在通道驱动电路33-1中，PMOS晶体管41导通，其他的NMOS晶体管42、PMOS晶体管43以及NMOS晶体管44都截止。因此，信号DP1成为VAA电压电平。同样，在通道驱动电路33-2中，PMOS晶体管41导通，其他的NMOS晶体管42、PMOS晶体管43以及NMOS晶体管44都截止。因此，信号DP2成为VAA电压电平。结果，差分信号[DP1-DP2]为零“0”电平。
在接下来的时刻T1，逻辑部31输出使通道驱动电路33-1的高阻抗的PMOS晶体管43以及NMOS晶体管44都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路33-1中，PMOS晶体管41截止，PMOS晶体管43与NMOS晶体管44导通。结果，通道驱动电路33-1选择GND电平的信号LV。因此，输出信号DP1的电位开始下降。
并且，当从时刻T1到达经过规定时间后的时刻T2时，逻辑部31输出使通道驱动电路33-1的低阻抗的NMOS晶体管42导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路33-1中，PMOS晶体管43以及NMOS晶体管44都截止，NMOS晶体管42导通。结果，在通道驱动电路33-1中，输出信号DP1的电位下降到GND电平。这样，墨水室22的两侧的隔壁28a、28b分别向外侧变形，以将墨水室22的容积扩大，使墨水填充于墨水室22。
这里，在时刻T1与时刻T2两次在通道ch.2侧的电极19中产生负方向的感应电压-Vup。在时刻T1，PMOS晶体管43以及NMOS晶体管44导通。在时刻T2，NMOS晶体管42导通。
此时，在本实施方式中，高阻抗的PMOS晶体管43以及NMOS晶体管44先导通。并且，经过规定时间后，低阻抗的NMOS晶体管42导通。因此，感应电压-Vup的峰值被抑制得较低。
接着，当到达时刻T3时，逻辑部31输出使负载电压生成电路34的PMOS晶体管45导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路34中，PMOS晶体管45导通，NMOS晶体管46截止。结果，信号LV成为VAA电压电平。
接着，当到达时刻T4时，逻辑部31输出使通道驱动电路33-1的高阻抗的PMOS晶体管43以及NMOS晶体管44都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路33-1中，NMOS晶体管42截止，PMOS晶体管43与NMOS晶体管44导通。结果，通道驱动电路33-1选择VAA电压电平的信号LV。因此，通道驱动电路33-1的输出信号DP1的电位开始上升。
并且，当从时刻T4到达经过规定时间后的时刻T5时，逻辑部31输出使通道驱动电路33-1的低阻抗的PMOS晶体管41导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路33-1中，PMOS晶体管43以及NMOS晶体管44截止，PMOS晶体管41导通。结果，在通道驱动电路33-1中，输出信号DP1的电位返回到VAA电压电平。这样，填充有墨水的通道ch.1的墨水室22复原为正常状态，墨水液滴从对应于墨水室22的喷嘴23喷出。
这里，在时刻T4与时刻T5两次在通道ch.2侧的电极19中产生正方向的感应电压Vup。在时刻T4，PMOS晶体管43以及NMOS晶体管44导通。在时刻T5，PMOS晶体管41导通。
此时，在本实施方式中，高阻抗的PMOS晶体管43以及NMOS晶体管44先导通。并且，经过规定时间后，低阻抗的PMOS晶体管41导通。因此，感应电压Vup的峰值被抑制得较低。
接着，当到达时刻T6时，逻辑部31输出使负载电压生成电路34的NMOS晶体管46导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路34中，PMOS晶体管45截止，NMOS晶体管46导通。结果，信号LV成为GND电平。
接着，当到达时刻T7时，逻辑部31输出使通道驱动电路33-2的高阻抗的PMOS晶体管43以及NMOS晶体管44都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路33-2中，PMOS晶体管41截止，PMOS晶体管43与NMOS晶体管44导通。结果，通道驱动电路33-2选择GND电平的信号LV。因此，输出信号DP2的电位开始下降。
并且，当从时刻T7到达经过规定时间后的时刻T8时，逻辑部31输出使通道驱动电路33-2的低阻抗的NMOS晶体管42导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路33-2中，PMOS晶体管43以及NMOS晶体管44都截止，NMOS晶体管42导通。结果，在通道驱动电路33-2中，输出信号DP2的电位下降到GND电平。这样，喷出墨水液滴的通道ch.1的墨水室22的容积收缩，通过墨水液滴的喷出，墨水室22内产生的急剧的压力下降得以缓和。
这里，在时刻T7与时刻T8两次在通道ch.1侧的电极19中产生负方向的感应电压-Vup。在时刻T7，PMOS晶体管43以及NMOS晶体管44导通。在时刻T8，NMOS晶体管42导通。
此时，在本实施方式中，高阻抗的PMOS晶体管43以及NMOS晶体管44先导通。并且，经过规定时间后，低阻抗的NMOS晶体管42导通。因此，感应电压-Vup的峰值被抑制得较低。
接着，当到达时刻T9时，逻辑部31输出使负载电压生成电路34的PMOS晶体管45导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路34中，PMOS晶体管45导通，NMOS晶体管46截止。结果，信号LV成为VAA电压电平。
接着，当到达时刻T10时，逻辑部31再次输出使通道驱动电路33-2的高阻抗的PMOS晶体管43以及NMOS晶体管44都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路33-2中，NMOS晶体管42截止，PMOS晶体管43与NMOS晶体管44再次导通。结果，通道驱动电路33-2选择VAA电压电平的信号LV。因此，通道驱动电路33-2的输出信号DP2的电位开始上升。
并且，当从时刻T10到达经过规定时间后的时刻T11时，逻辑部31输出使通道驱动电路33-2的低阻抗的PMOS晶体管41导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路33-2中，PMOS晶体管43以及NMOS晶体管44截止，PMOS晶体管41再次导通。结果，在通道驱动电路33-2中，输出信号DP2的电位返回到VAA电压电平。这样，暂时收缩的墨水室22复原为正常状态。
这里，在时刻T10与时刻T11两次在通道ch.1侧的电极19中产生正方向的感应电压Vup。在时刻T10，PMOS晶体管43以及NMOS晶体管44导通。在时刻T11，PMOS晶体管41导通。
此时，在本实施方式中，高阻抗的PMOS晶体管43以及NMOS晶体管44先导通。并且，经过规定时间后，低阻抗的PMOS晶体管41导通。因此，感应电压Vup的峰值被抑制得较低。
这样，根据本实施方式的喷墨头驱动装置30A，能够将在与喷出通道邻接的通道的电极19中产生的感应电压Vup（-Vup）的峰值抑制得较低。因此，能够更高地设定驱动电压。结果，驱动电压的设定范围扩大。并且，喷墨头1的信赖性提高。
在现有的通道驱动电路中，在每个构成开关元件的MOS晶体管都需要用于驱动该MOS晶体管的预缓冲器与用于驱动该预缓冲器的电平位移器。与此相对，如图2所示，本实施方式的通道驱动电路33-1~33-n对于四个MOS晶体管41、42、43、44，有三个电平位移器61、62、63就够了。因此，当与n通道的通道驱动电路33-1~33-n进行比较时，在现有电路与本实施方式的电路中，能够节约n个电平位移器。
另一方面，在本实施方式中，将负载电压生成电路34重新追加到逻辑部32中。如图3所示，在该负载电压生成电路34中，需要两个MOS晶体管45和46、两个预缓冲器76和77、两个电平位移器65和66。但是，负载电压生成电路34与喷墨头1的通道数n无关，一个即可。因此，如果是对于通道数n为七个以上的喷墨头1的驱动装置，与现有技术相比，本实施方式能够减少电路部件数量。
通常，喷墨头1的通道数n比七大很多，因此，根据本实施方式，能够大幅减少构成喷墨头驱动装置30A的电路部件数量。结果，在考虑喷墨头驱动装置30A的IC化的情况下，能够实现IC的小型化以及低成本化。
[第二实施方式]
接着，使用图5至图8，对喷墨头驱动装置30的第二实施方式进行说明。并且，作为对于与第一实施方式同样的喷墨头1的驱动装置，该实施方式例示了对应于VAAP电源、VAAN电源以及GND这三种驱动电源的喷墨头驱动装置30B。并且，VAAP电源为用于驱动PMOS晶体管的电源，VAAN电源为用于驱动NMOS晶体管的电源、就是“VAAP电压＞GND电平＞VAAN电压”的关系。
图5是喷墨头驱动装置30B的概略构成图。安装于驱动IC26的喷墨头驱动装置30B具备逻辑部310与模拟部320。并且，逻辑部310与第一实施方式的逻辑部31相同，因此省略此处的说明。
模拟部320包含分别对应于喷墨头1的各通道ch.1~ch.n设置的n个通道驱动电路330-1~330-n、负载电压生成电路340。并且，模拟部320连接VCC端子、VAAP端子、GND端子、VAAN端子以及LV端子作为电源端子。VCC端子连接供应VCC电压的电源（所谓的VCC电源）。VCC电源为通道驱动电路330-1~330-n的电源。VAAP端子连接供应VAAP电压的电源（所谓的VAAP电源）。VAAP电源为制作驱动脉冲信号DP1~DPn的电源。VAAN端子连接供应VAAN电压的电源（所谓的VAAN电源）。VAAN电源与VAAP电源同样地是制作驱动脉冲信号DP1~DPn的电源。GND端子接地GND电平。
通过VCC电源驱动的通道驱动电路330-1~330-n，通过作为驱动电压的上述VAAP电源以及VAAN电源与作为基准电压的GND电平，生成驱动脉冲信号DP1~DPn。针对每个通道驱动电路330-1~330-n生成的驱动脉冲信号DP1~DPn，供应至构成对应于各个通道驱动电路330-1~330-n的通道ch.1~ch.n的墨水室22的电极19，以供墨水滴的喷出。
同样，通过VCC电源驱动的负载电压生成电路340生成规定的负载电压LV。负载电压LV被供应至上述LV端子。在将该负载电压生成电路340的负载电压输出端子与上述LV端子连接的电源线L连接有1000pF~3000pF的电容器35。电容器35插入电源线L与GND电平之间。通过电容器35来稳定输出电位。
图6是通道驱动电路330-1的构成图。并且，其他的通道驱动电路330-2~330-n也与通道驱动电路330-1为同一结构，因此省略此处的说明。
通道驱动电路330-1具备上述VCC端子、VAAP端子（第一输入端子）、VAAN端子（第四输入端子）、GND端子（第二输入端子）以及LV端子（第三输入端子）作为输入端子，且具备OUT端子作为输出端子。OUT端子连接喷墨头1所对应的通道ch.1的电极19。OUT端子将驱动脉冲信号DP1输出至该电极19。
通道驱动电路330-1将低阻抗的PMOS晶体管（第一开关元件）410与同样的低阻抗的NMOS晶体管420（第二开关元件）的第一串联电路连接在VAAP端子与GND端子之间，并将PMOS晶体管410连接在VAAP端子侧。并且，驱动电路330-1将PMOS晶体管410与NMOS晶体管420的连接点连接于OUT端子。
并且，通道驱动电路330-1将高阻抗的PMOS晶体管430（第三开关元件）与同样的高阻抗的NMOS晶体管440（第四开关元件）的并联电路连接在LV端子与OUT端子之间。
此外，通道驱动电路330-1将低阻抗的NMOS晶体管470（第五开关元件）连接在OUT端子与VAAN端子之间。即，通道驱动电路330-1将低阻抗的NMOS晶体管470（第五开关元件）与同样的低阻抗的NMOS晶体管420（第二开关元件）的第二串联电路连接在VAAN端子与GND端子之间，并将NMOS晶体管470连接在VAAN端子侧。并且，驱动电路330-1将NMOS晶体管470与NMOS晶体管420的连接点连接于OUT端子。
通道ch.1的驱动信号DR1从上述逻辑部310被分成四系统DR1a、DR1b、DR1c、DR1d而输入至通道驱动电路330-1。第一系统的驱动信号DR1a输入至第一电平位移器610。第一电平位移器610将驱动信号DR1a变换为高电压。变换为高电压后的正逻辑的驱动信号DR1a输入至第一预缓冲器710。第一预缓冲器710将正逻辑的驱动信号DR1a的电平反转。电平反转后的驱动信号DR1a供应至PMOS晶体管410的栅极。
第二系统的驱动信号DR1b输入至第二电平位移器620。第二电平位移器620将驱动信号DR1b变换为高电压。变换为高电压后的负逻辑的驱动信号/DR1b输入至第二预缓冲器720。第二预缓冲器720将负逻辑的驱动信号/DR1b的电平反转。电平反转后的驱动信号/DR1b供应至NMOS晶体管420的栅极。
第三系统的驱动信号DR1c输入至第三电平位移器630。第三电平位移器630将驱动信号DR1c变换为高电压。变换为高电压后的正逻辑的驱动信号DR1c输入至第三预缓冲器730。第三预缓冲器730将正逻辑的驱动信号DR1c的电平反转。电平反转后的驱动信号DR1c供应至PMOS晶体管430的栅极。并且，由第三电平位移器630变换为高电压后的负逻辑的驱动信号/DR1c输入至第四预缓冲器740。第四预缓冲器740将负逻辑的驱动信号/DR1c的电平反转。电平反转后的驱动信号/DR1c供应至NMOS晶体管440的栅极。
第四系统的驱动信号DR1d输入至第四电平位移器640。第四电平位移器640将驱动信号DR1d变换为高电压。变换为高电压后的负逻辑的驱动信号/DR1d输入至第五预缓冲器750。第五预缓冲器750将负逻辑的驱动信号/DR1d的电平反转。电平反转后的驱动信号/DR1d供应至NMOS晶体管470的栅极。
第一至第四电平位移器610、620、630以及640与第一至第五预缓冲器710、720、730、740以及750通过VCC电源来驱动。
图7示出负载电压生成电路340的构成图。负载电压生成电路340具备上述VCC端子、VAAP端子、VAAN端子以及GND端子作为输入端子，且具备LV端子作为输出端子。负载电压生成电路340的LV端子经由上述电源线L连接于各通道驱动电路330-1~330-n的LV端子。
负载电压生成电路340将低阻抗的PMOS晶体管450与同样的低阻抗的NMOS晶体管460的串联电路连接在VAAP端子与GND端子之间，并且将PMOS晶体管450连接在VAAP端子侧。
并且，负载电压生成电路340将低阻抗的NMOS晶体管480连接在LV端子与VAAN端子之间。
负载电压控制信号LVC从上述逻辑部310被分成三系统LVC1、LVC2、LVC3而输入至负载电压生成电路340。
第一系统的负载电压控制信号LVC1输入至第五电平位移器650。第五电平位移器650将负载电压控制信号LVC1变换为高电压。变换为高电压后的正逻辑的负载电压控制信号LVC1输入至第六预缓冲器760。第六预缓冲器760将正逻辑的负载电压控制信号LVC1的电平反转。电平反转后的负载电压控制信号LVC1供应至PMOS晶体管450的栅极。
第二系统的负载电压控制信号LVC2输入至第六电平位移器660。第六电平位移器660将负载电压控制信号LVC2变换为高电压。变换为高电压后的负逻辑的负载电压控制信号/LVC2输入至第七预缓冲器770。第七预缓冲器770将负逻辑的负载电压控制信号/LVC2的电平反转。电平反转后的负载电压控制信号/LVC2供应至NMOS晶体管460的栅极。
第三系统的负载电压控制信号LVC3输入至第七电平位移器670。第七电平位移器670将负载电压控制信号LVC3变换为高电压。变换为高电压后的负逻辑的负载电压控制信号/LVC3输入至第八预缓冲器780。第八预缓冲器780将负逻辑的负载电压控制信号/LVC3的电平反转。电平反转后的负载电压控制信号/LVC3供应至NMOS晶体管480的栅极。
第五至第七电平位移器650、660、670与第六至第八预缓冲器760、770、780通过VCC电源来驱动。
图8是喷墨头驱动装置30B中的主要的信号的时间图。在图8中，信号S11、信号S12、信号S13以及信号LV为与负载电压生成电路340有关的信号。信号S14、信号S15、信号S16、信号S17、信号S18以及信号DP1为与对应于通道ch.1的通道驱动电路330-1有关的信号。信号S19、信号S20、信号S21、信号S22、信号S23以及信号DP2为与对应于通道ch.1所邻接的通道ch.2的通道驱动电路330-2有关的信号。
更详细地说，信号S11经由负载电压生成电路340的第六预缓冲器760供应至PMOS晶体管450的栅极。信号S12经由负载电压生成电路340的第七预缓冲器770供应至NMOS晶体管460的栅极。信号S13经由负载电压生成电路340的第八预缓冲器780供应至NMOS晶体管480的栅极。信号LV从负载电压生成电路340的LV端子输出。
信号S14经由通道驱动电路330-1的第一预缓冲器710供应至PMOS晶体管410的栅极。信号S15经由通道驱动电路330-1的第二预缓冲器720供应至NMOS晶体管420的栅极。信号S16经由通道驱动电路330-1的第五预缓冲器750供应至NMOS晶体管470的栅极。信号S17经由通道驱动电路330-1的第三预缓冲器730供应至PMOS晶体管430的栅极。信号S18经由通道驱动电路330-1的第四预缓冲器740供应至NMOS晶体管440的栅极。信号DP1从通道驱动电路330-1的OUT端子供应至构成喷墨头1的通道ch.1的墨水室22的电极19。
信号S19经由通道驱动电路330-2的第一预缓冲器710供应至PMOS晶体管410的栅极。信号S20经由通道驱动电路330-2的第二预缓冲器720供应至NMOS晶体管420的栅极。信号S21经由通道驱动电路330-2的第五预缓冲器750供应至NMOS晶体管470的栅极。信号S22经由通道驱动电路330-2的第三预缓冲器730供应至PMOS晶体管430的栅极。信号S23经由通道驱动电路330-2的第四预缓冲器740供应至NMOS晶体管440的栅极。信号DP2从通道驱动电路330-2的OUT端子供应至构成喷墨头1的通道ch.2的墨水室22的电极19。
并且，信号[DP1-DP2]为信号DP1与信号DP2的差分信号。该差分信号的波形为夹在喷墨头1的通道ch.1的电极19与通道ch.2的电极19之间的电容性要素、即施加于由压电部件12、13构成的隔壁28a、28b的电压波形。
PMOS晶体管410、430、450在供应至栅极的信号为VAAN电压电平时导通。NMOS晶体管420、440、460、470、480在供应至栅极的信号为VCC电压电平时导通。因此，在图8中时刻T0的初期状态时，在负载电压生成电路340中，PMOS晶体管450与NMOS晶体管460截止，NMOS晶体管480导通。因此，信号LV成为VAAN电压电平。
另一方面，在通道驱动电路330-1中，NMOS晶体管420导通，其他的PMOS晶体管410、PMOS晶体管430、NMOS晶体管440以及NMOS晶体管470都截止。因此，信号DP1为GND电平。同样，在通道驱动电路330-2中，NMOS晶体管420导通，其他的PMOS晶体管410、PMOS晶体管430、NMOS晶体管440以及NMOS晶体管470都截止。因此，信号DP2为GND电平。结果，差分信号[DP1-DP2]为零“0”电平。
在接下来的时刻T1中，逻辑部310输出使通道驱动电路330-1的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，NMOS晶体管420截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-1选择VAAN电压电平的信号LV。因此，输出信号DP1的电位开始下降。
并且，当从时刻T1到达经过规定时间后的时刻T2时，逻辑部310输出使通道驱动电路330-1的低阻抗的NMOS晶体管470导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，PMOS晶体管430以及NMOS晶体管440都截止，NMOS晶体管470导通。结果，在通道驱动电路330-1中，输出信号DP1的电位下降到VAAN电平。
接着，当到达时刻T3时，逻辑部310输出使负载电压生成电路340的PMOS晶体管450导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路340中，PMOS晶体管450导通，NMOS晶体管480截止。结果，信号LV成为VAAP电压电平。
接着，当到达时刻T4时，逻辑部310输出使通道驱动电路330-2的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，NMOS晶体管420截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-2选择VAAP电压电平的信号LV。因此，输出信号DP2的电位开始上升。
并且，当从时刻T4到达经过规定时间后的时刻T5时，逻辑部310输出使通道驱动电路330-2的低阻抗的PMOS晶体管410导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，PMOS晶体管430以及NMOS晶体管440都截止，PMOS晶体管410导通。结果，在通道驱动电路330-2中，输出信号DP2的电位上升到VAAP电位。这样，墨水室22的两侧的隔壁28a、28b分别向外侧变形，以将墨水室22的容积扩大，使墨水填充于墨水室22。
这里，在时刻T1与时刻T2两次在通道ch.2侧的电极19中产生负方向的感应电压-Vup。在时刻T1，通道驱动电路330-1中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T2，通道驱动电路330-1中的NMOS晶体管470导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的NMOS晶体管470导通。因此，感应电压-Vup的峰值被抑制得较低。
并且，在时刻T4与时刻T5两次在通道ch.1侧的电极19中产生正方向的感应电压Vup。在时刻T4，通道驱动电路330-2中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T5，通道驱动电路330-2中的PMOS晶体管410导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的PMOS晶体管410导通。因此，感应电压Vup的峰值被抑制得较低。
接着，当到达时刻T6时，逻辑部310输出使负载电压生成电路340的NMOS晶体管460导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路340中，NMOS晶体管460导通，PMOS晶体管450截止。结果，信号LV成为GND电平。
接着，当到达时刻T7时，逻辑部310输出使通道驱动电路330-1的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，NMOS晶体管470截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-1选择GND电平的信号LV。因此，通道驱动电路330-1的输出信号DP1的电位开始上升。
并且，当从时刻T7到达经过规定时间后的时刻T8时，逻辑部310输出使通道驱动电路330-1的低阻抗的NMOS晶体管420导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，PMOS晶体管430以及NMOS晶体管440截止，NMOS晶体管420再次导通。结果，在通道驱动电路330-1中，输出信号DP1的电位返回到GND电平。
此外，当从时刻T8到达经过规定时间后的时刻T9时，逻辑部310输出使通道驱动电路330-2的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，PMOS晶体管410截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-2选择GND电平的信号LV。因此，通道驱动电路330-2的输出信号DP2的电位开始上升。
并且，当从时刻T9到达经过规定时间后的时刻T10时，逻辑部310输出使通道驱动电路330-2的低阻抗的NMOS晶体管420导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，PMOS晶体管430以及NMOS晶体管440都截止，NMOS晶体管420导通。结果，在通道驱动电路330-2中，输出信号DP2的电位返回到GND电平。这样，填充有墨水的通道ch.1的墨水室22复原为正常状态，墨水液滴从对应于墨水室22的喷嘴23喷出。
这里，在时刻T7与时刻T8两次在通道ch.2侧的电极19中产生正方向的感应电压Vup。在时刻T7，通道驱动电路330-1中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T8，通道驱动电路330-1中的NMOS晶体管420导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的NMOS晶体管420导通。因此，感应电压Vup的峰值被抑制得较低。
并且，在时刻T9与时刻T10两次在通道ch.1侧的电极19中产生负方向的感应电压-Vup。在时刻T9，通道驱动电路330-2中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T10，通道驱动电路330-2中的NMOS晶体管420导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的NMOS晶体管420导通。因此，感应电压-Vup的峰值被抑制得较低。
接着，当到达时刻T11时，逻辑部310输出使负载电压生成电路340的NMOS晶体管480导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路340中，NMOS晶体管460截止，NMOS晶体管480导通。结果，信号LV成为VAAN电压电平。
接着，当到达时刻T12时，逻辑部310输出使通道驱动电路330-2的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，NMOS晶体管420截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-2选择VAAN电压电平的信号LV。因此，通道驱动电路330-2的输出信号DP2的电位开始下降。
并且，当从时刻T12到达经过规定时间后的时刻T13时，逻辑部310输出使通道驱动电路330-2的低阻抗的NMOS晶体管470导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，PMOS晶体管430以及NMOS晶体管440都截止，NMOS晶体管470导通。结果，在通道驱动电路330-2中，输出信号DP2的电位下降到VAAN电压电平。
接着，当到达时刻T14时，逻辑部310输出使负载电压生成电路340的PMOS晶体管450导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路340中，NMOS晶体管480截止，PMOS晶体管450导通。结果，信号LV成为VAAP电压电平。
接着，当到达时刻T15时，逻辑部310输出使通道驱动电路330-1的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，NMOS晶体管420截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-1选择VAAP电压电平的信号LV。因此，输出信号DP1的电位开始上升。
并且，当从时刻T15到达经过规定时间后的时刻T16时，逻辑部310输出使通道驱动电路330-1的低阻抗的PMOS晶体管410导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，PMOS晶体管430以及NMOS晶体管440都截止，PMOS晶体管410导通。结果，在通道驱动电路330-1中，输出信号DP1的电位上升到VAAP电压电平。这样，喷出墨水液滴的通道ch.1的墨水室22的容积收缩，通过墨水液滴的喷出，墨水室22内产生的急剧的压力下降得以缓和。
这里，在时刻T12与时刻T13两次在通道ch.1侧的电极19中产生负方向的感应电压-Vup。在时刻T12，通道驱动电路330-2中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T13，通道驱动电路330-2中的NMOS晶体管470导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的NMOS晶体管470导通。因此，感应电压-Vup的峰值被抑制得较低。
并且，当时刻T15的通道驱动电路330-1中的PMOS晶体管430以及NMOS晶体管440导通时、以及时刻T16的通道驱动电路330-1中的PMOS晶体管410导通时两次，在通道ch.2侧的电极19中产生正方向的感应电压Vup。但是，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通，经过规定时间后，低阻抗的PMOS晶体管410导通。因此，感应电压Vup的峰值被抑制得较低。
接着，当到达时刻T17时，逻辑部310输出使负载电压生成电路340的NMOS晶体管460导通的控制信号LVC。通过该控制信号LVC，在负载电压生成电路340中，NMOS晶体管460导通，PMOS晶体管450截止。结果，信号LV成为GND电平。
接着，当到达时刻T18时，逻辑部310输出使通道驱动电路330-2的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，NMOS晶体管470截止，PMOS晶体管430与NMOS晶体管440导通。结果，通道驱动电路330-2选择GND电平的信号LV。因此，输出信号DP2的电位开始上升。
并且，当从时刻T18到达经过规定时间后的时刻T19时，逻辑部310输出使通道驱动电路330-2的低阻抗的NMOS晶体管420导通的驱动信号DR2。通过该驱动信号DR2，在通道驱动电路330-2中，PMOS晶体管430与NMOS晶体管440截止，NMOS晶体管420导通。结果，在通道驱动电路330-2中，输出信号DP2的电位返回到GND电平。
此外，当到达时刻T20时，逻辑部310再次输出使通道驱动电路330-1的高阻抗的PMOS晶体管430以及NMOS晶体管440都导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，PMOS晶体管410截止，PMOS晶体管430与NMOS晶体管440再次导通。结果，通道驱动电路330-1选择GND电平的信号LV。因此，输出信号DP1的电位开始下降。
并且，当从时刻T20到达经过规定时间后的时刻T21时，逻辑部310输出使通道驱动电路330-1的低阻抗的NMOS晶体管420导通的驱动信号DR1。通过该驱动信号DR1，在通道驱动电路330-1中，PMOS晶体管430以及NMOS晶体管440截止，NMOS晶体管420导通。结果，在通道驱动电路330-1中，输出信号DP1的电位返回到GND电平。这样，暂时收缩的墨水室22复原为正常状态。
这里，在时刻T18与时刻T19两次在通道ch.1侧的电极19中产生正方向的感应电压Vup。在时刻T18，通道驱动电路330-2中的PMOS晶体管430以及NMOS晶体管440导通。在时刻T19，通道驱动电路330-2中的NMOS晶体管420导通。
此时，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通。并且，经过规定时间后，低阻抗的NMOS晶体管420导通。因此，感应电压Vup的峰值被抑制得较低。
并且，当时刻T20的通道驱动电路330-1中的PMOS晶体管430以及NMOS晶体管440导通时、以及时刻T21的通道驱动电路330-1中的NMOS晶体管420导通时两次在通道ch.2侧的电极19中产生负方向的感应电压-Vup。但是，在本实施方式中，高阻抗的PMOS晶体管430以及NMOS晶体管440先导通，经过规定时间后，低阻抗的NMOS晶体管420导通。因此，感应电压-Vup的峰值被抑制得较低。
这样，在第二实施方式中，在电极中产生的感应电压的峰值被抑制得较低。并且，在考虑喷墨头驱动装置30B的IC化的情况下，能够实现IC的小型化以及低成本化。
并且，在上述第一实施方式中，例示了驱动电源为VAA电源以及GND这两种的喷墨头驱动装置30A。但是，在第二实施方式中，例示了驱动电源为VAAP电源、VAAN电源以及GND这三种的喷墨头驱动装置30B。本发明也同样适用于通过四种以上的驱动电源进行动作的喷墨头驱动装置。
虽然对本发明的实施方式进行了说明，但是，这些实施方式仅是为了说明本发明的示例，并不是用于限定本发明的范围。这些新的实施方式可以通过多种其他方式实现，在不超出本发明宗旨的范围内，可以进行各种省略、替代或变形。这些实施方式及其变形的发明范围包含在本发明的主旨中，同时也包含在权利要求书的范围记载的发明及其等同范围中。

Claims (10)

1.一种喷墨头驱动装置，其特征在于，包括：
负载电压生成电路，从基准电压与该基准电压以外电位的驱动电压中选择任一个电压并加以输出；以及
多个通道驱动电路，分别对应于喷墨头的多个通道而设置，
各个所述通道驱动电路包括：
第一输入端子，被施加所述驱动电压；
第二输入端子，被施加所述基准电压；
第三输入端子，被施加从所述负载电压生成电路输出的电压；
输出端子，将墨水喷出用的驱动信号输出至对应的所述通道；
串联电路，通过将第一开关元件与第二开关元件串联在所述第一输入端子与所述第二输入端子之间并将所述第一开关元件与第二开关元件之间的连接点连接于所述输出端子而构成；以及
并联电路，通过将第三开关元件与第四开关元件并联在所述第三输入端子与所述输出端子之间而构成。
2.根据权利要求1所述的喷墨头驱动装置，其特征在于，所述第三开关元件以及第四开关元件的阻抗比所述第一开关元件以及第二开关元件的阻抗高。
3.根据权利要求1所述的喷墨头驱动装置，其特征在于，
各个所述通道驱动电路还包括：
第一电平位移器，对供应至所述第一开关元件的信号的电平进行变更；
第二电平位移器，对供应至所述第二开关元件的信号的电平进行变更；以及
第三电平位移器，对供应至所述第三开关元件以及第四开关元件的信号的电平进行变更。
4.根据权利要求1至3中任一项所述的喷墨头驱动装置，其特征在于，
所述喷墨头驱动装置还包括逻辑部，
所述逻辑部对于与墨水喷出对象的通道相对应的所述通道驱动电路，首先输出将所述并联电路的第三开关元件以及第四开关元件导通的信号，然后经过规定时间则输出将所述串联电路的第一开关元件或第二开关元件导通的信号。
5.根据权利要求4所述的喷墨头驱动装置，其特征在于，所述逻辑部与多个所述通道驱动电路和所述负载电压生成电路一起被安装于一芯片的IC中。
6.一种喷墨头驱动装置，其特征在于，包括：
负载电压生成电路，从基准电压、电位高于所述基准电压的第一驱动电压以及电位低于所述基准电压的第二驱动电压中选择任一个电压并加以输出；以及
多个通道驱动电路，分别对应于喷墨头的多个通道而设置，
各个所述通道驱动电路包括：
第一输入端子，被施加所述第一驱动电压；
第二输入端子，被施加所述基准电压；
第三输入端子，被施加从所述负载电压生成电路输出的电压；
第四输入端子，被施加所述第二驱动电压；
输出端子，将墨水喷出用的驱动信号输出至对应的所述通道；
第一串联电路，通过将第一开关元件与第二开关元件串联在所述第一输入端子与所述第二输入端子之间并将所述第一开关元件与第二开关元件之间的连接点连接于所述输出端子而构成；
并联电路，通过将第三开关元件与第四开关元件并联在所述第三输入端子与所述输出端子之间而构成；以及
第二串联电路，通过将第五开关元件与所述第二开关元件串联在所述第一输入端子与所述第四输入端子之间并将所述第五开关元件与第二开关元件之间的连接点连接于所述输出端子而构成。
7.根据权利要求6所述的喷墨头驱动装置，其特征在于，所述第三开关元件以及第四开关元件的阻抗比所述第一开关元件以及第二开关元件的阻抗高。
8.根据权利要求6所述的喷墨头驱动装置，其特征在于，
各个所述通道驱动电路还包括：
第一电平位移器，对供应至所述第一开关元件的信号的电平进行变更；
第二电平位移器，对供应至所述第二开关元件的信号的电平进行变更；
第三电平位移器，对供应至所述第三开关元件以及第四开关元件的信号的电平进行变更；以及
第四电平位移器，对供应至所述第五开关元件的信号的电平进行变更。
9.根据权利要求6至8中任一项所述的喷墨头驱动装置，其特征在于，
所述喷墨头驱动装置还包括逻辑部，
所述逻辑部对于与墨水喷出对象的通道相对应的所述通道驱动电路，首先输出将所述并联电路的第三开关元件以及第四开关元件导通的信号，然后经过规定时间则输出将所述第一串联电路的第一开关元件或第二开关元件导通的信号、或者将所述第二串联电路的第二开关元件或第五开关元件导通的信号。
10.根据权利要求9所述的喷墨头驱动装置，其特征在于，所述逻辑部与多个所述通道驱动电路和所述负载电压生成电路一起被安装于一芯片的IC中。
CN201310009601.4A 2012-03-26 2013-01-10 喷墨头驱动装置 Active CN103358700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012070310A JP5589017B2 (ja) 2012-03-26 2012-03-26 インクジェットヘッド駆動装置
JP2012-070310 2012-03-26

Publications (2)

Publication Number Publication Date
CN103358700A CN103358700A (zh) 2013-10-23
CN103358700B true CN103358700B (zh) 2015-08-19

Family

ID=49361335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310009601.4A Active CN103358700B (zh) 2012-03-26 2013-01-10 喷墨头驱动装置

Country Status (3)

Country Link
US (1) US8794726B2 (zh)
JP (1) JP5589017B2 (zh)
CN (1) CN103358700B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9411391B2 (en) * 2014-02-07 2016-08-09 Apple Inc. Multistage low leakage address decoder using multiple power modes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860034A (en) * 1985-04-15 1989-08-22 Canon Kabushiki Kaisha Ink jet recording apparatus with ambient temperature detecting means for providing a signal to drive control means responsive to a recording-density data signal
JPH03256748A (ja) * 1990-03-07 1991-11-15 Hitachi Ltd インクジエツト記録装置
US5672983A (en) * 1995-02-21 1997-09-30 Kawasaki Steel Corporation Low noise output buffer circuit
CN1380184A (zh) * 2001-04-12 2002-11-20 北京七彩路科技发展有限公司 喷墨头控制驱动电路并联结构
JP2007013429A (ja) * 2005-06-29 2007-01-18 Brother Ind Ltd 駆動回路、駆動装置及びインクジェットヘッド
CN1986225A (zh) * 2005-12-19 2007-06-27 研能科技股份有限公司 用以辨别喷墨头的的识别电路
JP4548044B2 (ja) * 2004-08-23 2010-09-22 ミツミ電機株式会社 充放電回路及び充放電方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714935A (en) 1983-05-18 1987-12-22 Canon Kabushiki Kaisha Ink-jet head driving circuit
JP2002064149A (ja) * 2000-08-22 2002-02-28 Fujitsu Ltd 半導体装置
JP2002094364A (ja) 2000-09-19 2002-03-29 Toshiba Tec Corp 容量性素子の駆動方法及び駆動装置
US7497536B2 (en) * 2004-04-19 2009-03-03 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7559626B2 (en) * 2004-12-09 2009-07-14 Canon Kabushiki Kaisha Inkjet recording head substrate and drive control method, inkjet recording head, inkjet recording head cartridge and inkjet recording apparatus
JP5383441B2 (ja) * 2008-11-13 2014-01-08 キヤノン株式会社 記録素子基板、記録素子基板を備えた記録ヘッド、記録装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860034A (en) * 1985-04-15 1989-08-22 Canon Kabushiki Kaisha Ink jet recording apparatus with ambient temperature detecting means for providing a signal to drive control means responsive to a recording-density data signal
JPH03256748A (ja) * 1990-03-07 1991-11-15 Hitachi Ltd インクジエツト記録装置
US5672983A (en) * 1995-02-21 1997-09-30 Kawasaki Steel Corporation Low noise output buffer circuit
CN1380184A (zh) * 2001-04-12 2002-11-20 北京七彩路科技发展有限公司 喷墨头控制驱动电路并联结构
JP4548044B2 (ja) * 2004-08-23 2010-09-22 ミツミ電機株式会社 充放電回路及び充放電方法
JP2007013429A (ja) * 2005-06-29 2007-01-18 Brother Ind Ltd 駆動回路、駆動装置及びインクジェットヘッド
CN1986225A (zh) * 2005-12-19 2007-06-27 研能科技股份有限公司 用以辨别喷墨头的的识别电路

Also Published As

Publication number Publication date
CN103358700A (zh) 2013-10-23
US20140049574A1 (en) 2014-02-20
JP5589017B2 (ja) 2014-09-10
US8794726B2 (en) 2014-08-05
JP2013199095A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
US9114605B2 (en) Ink-jet head drive device
CN1674444B (zh) 电荷泵电路
US8575975B1 (en) Stepped voltage drive for driving capacitive loads
CN101318407A (zh) 各个喷嘴电压调整电路系统
CN103862867B (zh) 脉冲发生装置
US20140176627A1 (en) Inkjet head driving method and driving device
US9855741B2 (en) Liquid discharging apparatus
CN102529368A (zh) 液体喷出装置及其驱动电路
CN103862868B (zh) 喷墨头的驱动装置及喷墨头的驱动方法
JPH02273241A (ja) インクジェット記録装置
CN101262173B (zh) 用于以预定电压来监控充电电压以检测升压电压的升压电源电路以及升压电压控制方法
CN106257668A (zh) 半导体器件
CN103358700B (zh) 喷墨头驱动装置
CN103287102A (zh) 喷墨打印机液体喷头
CN107336521A (zh) 喷墨头驱动电路
CN102046384B (zh) 驱动滴剂喷射装置的方法和设备以及具有该设备的打印头
US20180272707A1 (en) Inkjet head
CN106773905A (zh) 一种基于电源时序消抖控制的开关量输出电路
JP2011194641A (ja) 容量性負荷の駆動回路
US20210122156A1 (en) Liquid ejecting apparatus
CN108437636A (zh) 喷墨头及其驱动方法
CN103042830A (zh) 液体喷头及其驱动控制方法
JP2009061732A (ja) 液滴吐出装置
JP6091095B2 (ja) 液体噴出ヘッドおよびその駆動方法
US4297592A (en) Integratable dynamic current source for semiconductor modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant