CN103354225A - 堆叠封装器件 - Google Patents

堆叠封装器件 Download PDF

Info

Publication number
CN103354225A
CN103354225A CN2013102428620A CN201310242862A CN103354225A CN 103354225 A CN103354225 A CN 103354225A CN 2013102428620 A CN2013102428620 A CN 2013102428620A CN 201310242862 A CN201310242862 A CN 201310242862A CN 103354225 A CN103354225 A CN 103354225A
Authority
CN
China
Prior art keywords
substrate
semiconductor wafer
interconnecting member
link
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102428620A
Other languages
English (en)
Other versions
CN103354225B (zh
Inventor
王宏杰
陆原
孙鹏
黄卫东
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke four hop Technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310242862.0A priority Critical patent/CN103354225B/zh
Publication of CN103354225A publication Critical patent/CN103354225A/zh
Application granted granted Critical
Publication of CN103354225B publication Critical patent/CN103354225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明公开了一种堆叠封装器件，其包括：第一封装元件、第二封装元件、多个第一互连部件和多个第二互连部件。第一封装元件包括第一基板和安装于第一基板的第一表面上的第一半导体晶片。第二封装元件包括第二基板和安装于第二基板的第二表面上的第二半导体晶片。每个第一互连部件的一端连接于第一基板的第二表面，另一端连接于第二基板的第一表面。第三封装元件包括第三基板和安装于第三基板的第一表面上的第三半导体晶片。每个第二互连部件的一端连接于第一基板的第二表面或第二基板的第一表面，另一端连接于第三基板的第一表面。这种结构充分利用了第一封装元件和第二封装元件之间的缝隙，从而从整体上降低了多层堆叠封装器件的厚度。

Description

堆叠封装器件
技术领域
本发明涉及半导体封装领域，尤其涉及一种高密度多层堆叠封装(Package onpackage，简称POP)器件。
背景技术
随着电子装置的尺寸减小，可以通过在一个半导体封装中堆叠多个芯片或堆叠多个单独的半导体封装来实现高集成密度。近来，针对移动电子设备应用等已经引进了堆叠式半导体封装。所述堆叠式半导体封装的一种是将逻辑封装器件和存储器封装器件堆叠设置的堆叠封装(POP)。利用POP技术，可以在一个半导体封装中包括不同类型的半导体芯片。
然而，现有技术中的多层堆叠封装器件通常具有较厚的厚度，尤其是在堆叠层数超过3层时，其厚度较厚的情况更为严重。如何有效的降低多层堆叠封装器件的厚度是目前多层堆叠封装技术的一个重要课题。
发明内容
针对现有技术中存在的问题，本发明提出来一种高密度多层堆叠封装器件，其可以有效降低多层堆叠封装器件的厚度。
为了解决上述问题，根据本发明的一个方面，本发明提出一种堆叠封装器件，其包括：第一封装元件，其包括具有相对的第一表面和第二表面的第一基板和安装于第一基板的第一表面上的第一半导体晶片；第二封装元件，其包括具有相对的第一表面和第二表面的第二基板和安装于第二基板的第二表面上的第二半导体晶片；多个第一互连部件，其中每个第一互连部件的第一连接端连接于第一基板的第二表面，第二连接端连接于第二基板的第一表面；放置于第一基板的第二表面和第二基板的第一表面之间的第三封装元件，其包括具有第一表面的第三基板和安装于第三基板的第一表面上的第三半导体晶片；多个第二互连部件，其中每个第二互连部件的第一连接端连接于第一基板的第二表面或第二基板的第一表面，第二连接端连接于第三基板的第一表面。
作为本发明的一个优选的实施例，第一互连部件为焊接球，第二互连部件也为焊接球。
作为本发明的一个优选的实施例，第一基板包括：布置在第一基板的第一表面上的多个第一连接焊垫；布置在第一基板的第二表面上的多个第二连接焊垫，其中第一半导体晶片与第一基板上的各个第一连接焊垫电性相连，每个第一互连部件的第一连接端与第一基板上的相应的第二连接焊垫电性相连。进一步的，第一基板还包括：布置在第一基板的第二表面上的多个第三连接焊垫，其中每个第二互连部件的第一连接端与第一基板的相应的第三连接焊垫电性相连。
作为本发明的一个优选的实施例，第二基板包括：布置在第二基板的第一表面上的多个第一连接焊垫；布置在第二基板的第二表面上的多个第二连接焊垫，布置在第二基板的第二表面上的多个第三连接焊垫，其中第二半导体晶片与第二基板上的各个第三连接焊垫电性相连，每个第一互连部件的第二连接端与第二基板上的相应的第一连接焊垫电性相连，第二基板的每个第二连接焊垫与相应的第三互连部件的一端电性相连。进一步的，第二基板还包括：布置在第二基板的第一表面上的多个第四连接焊垫，其中每个第二互连部件的第一连接端与第二基板的相应的第四连接焊垫电性相连。
作为本发明的一个优选的实施例，第三基板包括：布置在第三基板的第一表面上的多个第一连接焊垫；布置在第三基板的第二表面上的多个第二连接焊垫，其中第三半导体晶片与第三基板上的各个第一连接焊垫电性相连，每个第二互连部件的第二连接端与第三基板上的相应的第二连接焊垫电性相连。
作为本发明的一个优选的实施例，第一封装元件还包括第一密封部件，其形成于第一基板的第一表面上，并覆盖和密封所述第一半导体晶片。
作为本发明的一个优选的实施例，第三封装元件放置于第一互连部件、第一基板的第二表面、第二基板的第一表面围成的空间中。
与现有技术相比，本发明中的多层堆叠封装器件中，第一封装元件与第二封装元件通过第一互连部件电性连接在一起，第三封装元件放置于第一封装元件、第二封装元件和第一互连部件围成的空间中，并通过第二互连部件与第一封装元件或第二封装元件电性连接，这种结构充分利用了第一封装元件和第二封装元件之间的缝隙，从而从整体上降低了多层堆叠封装器件的厚度，从而减小了多层堆叠封装器件的尺寸。
附图说明
图1示出了本发明中的堆叠封装器件在一个实施例中的结构剖视示意图；
图2示出了图1中的第三封装元件的结构剖视示意图；
图3示出了本发明中的堆叠封装器件在另一个实施例中的结构剖视示意图。
具体实施方式
下面结合附图对本发明做详细说明。
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
图1示出了本发明中的堆叠封装(POP)器件10在一个实施例中的结构剖视示意图，图2示出了图1中的第三封装元件的结构剖视示意图。参考图1所示，所述堆叠封装器件10包括第一封装元件100、第二封装元件200和第三封装元件300。
第一封装元件100包括第一基板110和安装于第一基板110上的第一半导体晶片120和130。第一基板110具有第一表面114和与第一表面114相对的第二表面115。第一基板110包括布置在其第一表面114上的多个第一连接焊垫111、布置在其第二表面115上的多个第二连接焊垫112，以及布置在其第二表面115上的多个第三连接焊垫113。第一基板110可以为印刷电路板(PCB)，其还包括布置于其中的有选择的将第一连接焊垫111、第二连接焊垫112和第三连接焊垫113互相电性连接的电路线(未示出)。
在图1中示出了两个第一半导体晶片(Die)120和130，在其他实施例中，也可以是一个或更多个第一半导体晶片。所述第一半导体晶片120可以通过粘合剂安装于第一半导体晶片130上，而第一半导体晶片130可以通过粘合剂安装于第一基板110的第一表面上。第一半导体晶片120和130通过键合线(bondingwire)150和160电性连接到第一基板110的第一连接焊垫111上。所述第一半导体晶片130可以是存储器晶片，也可以是其他类型的晶片。在其他实施例中，还可以采用其他方式将第一半导体晶片电性连接于第一基板110的第一连接焊垫111上，比如采用焊接球(solder ball)的方式。
第一封装元件100还包括有第一密封部件140，该第一密封部件140形成于第一基板110的第一表面114上，并覆盖、包裹和密封所述第一半导体晶片120和130。所述第一密封部件140可以为成型材料，比如环氧模制化合物，其利用成型工艺覆盖和密封第一半导体晶片。
第二封装元件200包括第二基板210和安装于第二基板210上的第二半导体晶片220。第二基板210具有第一表面(图中的上表面，未标记)和与第一表面相对的第二表面(图中的下表面，未标记)。第二基板210包括布置在其第一表面上的多个第一连接焊垫211、布置在其第二表面上的多个第二连接焊垫212，以及布置在其第二表面上的多个第三连接焊垫213。第二基板210可以为印刷电路板(PCB)，其还包括布置于其中的有选择的将第一连接焊垫211、第二连接焊垫212和第三连接焊垫213互相电性连接的电路线(未示出)。
第二半导体晶片220通过连接部件240与第二基板210上的各个第三连接焊垫213电性相连，所述连接部件240可以为焊接球。在其他实施例中，也可以先将第二半导体晶片213通过粘合剂安装于所述第二基板210的第二表面上，再通过键合线电性连接至第二基板210上的各个第三连接焊垫213上。第二半导体晶片220可以是逻辑晶片，也可以是其他类型的晶片。第二封装元件200还包括第二密封部件230，其用于密封和覆盖第二半导体晶片230底部的连接部件240。在其他实施例中，所述第二密封部件230也可以密封和覆盖整个第二半导体晶片220及其底部的连接部件240，以提供对它们提供保护。所述第二密封部件230可以为成型材料或有机填充材料，比如环氧模制化合物。
同时结合图2所示，第三封装元件300放置于第一基板110的第二表面和第二基板210的第一表面之间的空间中，其包括第三基板310和安装于第三基板310上的第三半导体晶片320。第三基板310具有第一表面(图中的上表面，未标记)和与第一表面相对的第二表面(图中的下表面，未标记)。第三基板310包括布置在其第一表面上的多个第一连接焊垫311、布置在其第一表面上的多个第二连接焊垫312。第三基板310可以为印刷电路板(PCB)，其还包括布置于其中的将第一连接焊垫311、第二连接焊垫312互相电性连接的电路线(未示出)。
第三半导体晶片320通过连接部件330与第三基板310上的各个第一连接焊垫311电性相连，所述连接部件330可以为焊接球。第三半导体晶片320可以是逻辑晶片，也可以是其他类型的晶片。第三封装元件300还包括第三密封部件340，其用于密封和覆盖第三半导体晶片320底部的连接部件330。在其他实施例中，所述第三密封部件340也可以密封和覆盖整个第三半导体晶片320及其底部的连接部件340，以提供对它们提供保护。所述第三密封部件340可以为成型材料或有机填充材料，比如环氧模制化合物。
再次参考图1和2所示，所述堆叠封装器件10包括多个第一互连部件410和多个第二互连部件420。每个第一互连部件410的第一连接端电性连接于第一基板110的第二表面的第二连接焊垫112上，第二连接端电性连接于第二基板210的第一表面的第一连接焊垫211上，这样通过第一互连部件410可以将第一封装元件100和第二封装元件200互相电性连接起来。每个第二互连部件420的第一连接端电性连接于第一基板110的第二表面的第三连接焊垫113上，第二连接端电性连接于第三基板310的第一表面的第二连接焊垫312上，这样所述第三封装元件300通过第二互连部件420实现与第一封装元件100电性互接。所述堆叠封装器件10还包括多个第三互连部件430，每个第三互连部件430的一端与第二基板210的相应第二连接焊垫212电性相连，另一端可以与外部电路电性连接，比如移动电子设备的主板，也可以与其他封装元件连接以组成更多层的堆叠封装器件。所述第一互连部件410、第二互连部件420和第三互连部件430可以为焊接球。
第一基板110的第二连接焊垫112布置于第一基板110的第二表面的边缘，第二基板210的第一连接焊垫211布置于第二基板210的第一表面的边缘，第三封装元件300放置于第一互连部件410、第一基板110的第二表面、第二基板210的第一表面围成的空间中。这种结构充分利用了第一封装元件和第二封装元件之间的缝隙，使得中间的封装元件不占有太多的厚度，从而从整理上降低了多层堆叠封装器件的厚度，从而减小了多层堆叠封装器件的尺寸。
此外，需要注意的是，第三封装元件300的半导体晶片320和第二互连部件420位于第三基板310的同一侧，这样可以进一步降低第三封装元件300占有的整体厚度。
图3示出了本发明中的堆叠封装器件在另一个实施例中的结构剖视示意图。图3示出的堆叠封装器件与图1示出的堆叠封装器件的结构基本相同，不同之处在于：第二基板210的第一表面上还布置有第四连接焊垫214，所述第二互连部件420的第一连接端不是连接在第一基板110上，而是电性连接于第二基板210的第四连接焊垫214上，第三封装元件300整体上翻转了180度。此时，所述第三封装元件300通过第二互连部件420实现与第二封装元件200电性互接。
虽然通过实施例描述了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (10)

1.一种堆叠封装器件，其特征在于，其包括：
第一封装元件，其包括具有相对的第一表面和第二表面的第一基板和安装于第一基板的第一表面上的第一半导体晶片；
第二封装元件，其包括具有相对的第一表面和第二表面的第二基板和安装于第二基板的第二表面上的第二半导体晶片；
多个第一互连部件，其中每个第一互连部件的第一连接端连接于第一基板的第二表面，第二连接端连接于第二基板的第一表面；
放置于第一基板的第二表面和第二基板的第一表面之间的第三封装元件，其包括具有第一表面的第三基板和安装于第三基板的第一表面上的第三半导体晶片；
多个第二互连部件，其中每个第二互连部件的第一连接端连接于第一基板的第二表面或第二基板的第一表面，第二连接端连接于第三基板的第一表面。
2.根据权利要求1所述的堆叠封装器件，其特征在于，第一互连部件为焊接球，第二互连部件也为焊接球。
3.根据权利要求1所述的堆叠封装器件，其特征在于，第一基板包括：
布置在第一基板的第一表面上的多个第一连接焊垫；
布置在第一基板的第二表面上的多个第二连接焊垫，
其中第一半导体晶片与第一基板上的各个第一连接焊垫电性相连，
每个第一互连部件的第一连接端与第一基板上的相应的第二连接焊垫电性相连。
4.根据权利要求3所述的堆叠封装器件，其特征在于，第一基板还包括：
布置在第一基板的第二表面上的多个第三连接焊垫，
其中每个第二互连部件的第一连接端与第一基板的相应的第三连接焊垫电性相连。
5.根据权利要求1所述的堆叠封装器件，其特征在于，第二基板包括：
布置在第二基板的第一表面上的多个第一连接焊垫；
布置在第二基板的第二表面上的多个第二连接焊垫，
布置在第二基板的第二表面上的多个第三连接焊垫，
其中第二半导体晶片与第二基板上的各个第三连接焊垫电性相连，每个第一互连部件的第二连接端与第二基板上的相应的第一连接焊垫电性相连，第二基板的每个第二连接焊垫与相应的第三互连部件的一端电性相连。
6.根据权利要求5所述的堆叠封装器件，其特征在于，第二基板还包括：
布置在第二基板的第一表面上的多个第四连接焊垫，
其中每个第二互连部件的第一连接端与第二基板的相应的第四连接焊垫电性相连。
7.根据权利要求1所述的堆叠封装器件，其特征在于，第三基板包括：
布置在第三基板的第一表面上的多个第一连接焊垫；
布置在第三基板的第二表面上的多个第二连接焊垫，
其中第三半导体晶片与第三基板上的各个第一连接焊垫电性相连，每个第二互连部件的第二连接端与第三基板上的相应的第二连接焊垫电性相连。
8.根据权利要求1所述的堆叠封装器件，其特征在于，第一基板、第二基板和第三基板为印刷电路板。
9.根据权利要求1所述的堆叠封装器件，其特征在于，第一封装元件还包括第一密封部件，其形成于第一基板的第一表面上，并覆盖和密封所述第一半导体晶片。
10.根据权利要求1-9任一所述的堆叠封装器件，其特征在于，第三封装元件放置于第一互连部件、第一基板的第二表面、第二基板的第一表面围成的空间中。
CN201310242862.0A 2013-06-18 2013-06-18 堆叠封装器件 Active CN103354225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310242862.0A CN103354225B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310242862.0A CN103354225B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Publications (2)

Publication Number Publication Date
CN103354225A true CN103354225A (zh) 2013-10-16
CN103354225B CN103354225B (zh) 2016-06-15

Family

ID=49310574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310242862.0A Active CN103354225B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Country Status (1)

Country Link
CN (1) CN103354225B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579206A (zh) * 2013-11-07 2014-02-12 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN106847798A (zh) * 2017-02-17 2017-06-13 江苏欧密格光电科技股份有限公司 一种多层堆叠式led封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241463A1 (en) * 2006-04-17 2007-10-18 Elpida Memory, Inc. Electrode, manufacturing method of the same, and semiconductor device having the same
CN101436590A (zh) * 2007-11-16 2009-05-20 三星电子株式会社 具有提高的接合可靠性的层叠封装
CN102403275A (zh) * 2010-09-17 2012-04-04 深南电路有限公司 一种堆叠封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241463A1 (en) * 2006-04-17 2007-10-18 Elpida Memory, Inc. Electrode, manufacturing method of the same, and semiconductor device having the same
CN101436590A (zh) * 2007-11-16 2009-05-20 三星电子株式会社 具有提高的接合可靠性的层叠封装
CN102403275A (zh) * 2010-09-17 2012-04-04 深南电路有限公司 一种堆叠封装结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579206A (zh) * 2013-11-07 2014-02-12 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN103579206B (zh) * 2013-11-07 2016-09-21 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN106847798A (zh) * 2017-02-17 2017-06-13 江苏欧密格光电科技股份有限公司 一种多层堆叠式led封装结构

Also Published As

Publication number Publication date
CN103354225B (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
KR101070913B1 (ko) 반도체 칩 적층 패키지
US9437512B2 (en) Integrated circuit package structure
WO2011162504A2 (ko) 적층형 반도체 패키지
US8492889B2 (en) Semiconductor package
CN102646663B (zh) 半导体封装件
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR101207882B1 (ko) 패키지 모듈
JP2010103475A (ja) 半導体マルチチップパッケージ
KR20150016711A (ko) 멀티-칩 패키지
KR20190017096A (ko) 반도체 패키지
KR102160786B1 (ko) 반도체 패키지
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR102542628B1 (ko) 반도체 패키지
US20090115045A1 (en) Stacked package module and method for fabricating the same
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
CN103354225B (zh) 堆叠封装器件
CN103354226B (zh) 堆叠封装器件
CN103579206A (zh) 堆叠封装器件及其制造方法
KR100743649B1 (ko) 멀티 칩 패키지
CN103354227B (zh) 堆叠封装器件
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
TWI481004B (zh) 立體搭載被動元件之多基板側立封裝構造
KR100826976B1 (ko) 플래나 스택 패키지
KR20080084300A (ko) 스택 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180130

Address after: 101400 Beijing city Huairou District Yanqi Yanqi Economic Development Zone South four Street No. 25 Building No. 3 hospital No. 307

Patentee after: Beijing Zhongke micro Intellectual Property Service Co., Ltd.

Address before: 214000 Jiangsu New District of Wuxi, Taihu international science and Technology Parks Linghu Road No. 200 China Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200107

Address after: Room 706, building B, tefa information port, No. 2, Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Zhongke four hop Technology Co., Ltd.

Address before: 101400 Beijing city Huairou District Yanqi Yanqi Economic Development Zone South four Street No. 25 Building No. 3 hospital No. 307

Patentee before: Beijing Zhongke micro Intellectual Property Service Co., Ltd.