CN103329441B - 多频段收发机中的本振生成和分配 - Google Patents

多频段收发机中的本振生成和分配 Download PDF

Info

Publication number
CN103329441B
CN103329441B CN201180055583.2A CN201180055583A CN103329441B CN 103329441 B CN103329441 B CN 103329441B CN 201180055583 A CN201180055583 A CN 201180055583A CN 103329441 B CN103329441 B CN 103329441B
Authority
CN
China
Prior art keywords
frequency
equipment
circuit
fvco
orthogonal signalling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180055583.2A
Other languages
English (en)
Other versions
CN103329441A (zh
Inventor
B·索塔尼安
J·萨沃杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103329441A publication Critical patent/CN103329441A/zh
Application granted granted Critical
Publication of CN103329441B publication Critical patent/CN103329441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H04B1/0082—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands with a common local oscillator for more than one band

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Pulse Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PLL的VCO输出频率为FVCO的第一差分信号。VCO本地的第一二分频电路对第一差分信号进行分频并输出频率为FVCO/2的第一正交信号。第一正交信号的分量信号中的两个被路由至第一设备的第一混频器本地的第二二分频电路。第二二分频电路输出频率为FVCO/4的第二正交信号至第一混频器。频率为FVCO/2的第一正交信号的全部四个信号被经由相位失配校正电路路由至第二设备的第二混频器。在一个示例中，FVCO是大约10GHz的可调谐频率，第一设备是在第一频带中发射或接收的IEEE802.11b/g发射机或接收机，而第二设备是在第二频带中发射或接收的IEEE802.11a发射机或接收机。

Description

多频段收发机中的本振生成和分配
技术领域
本公开涉及多频带收发机内的本机振荡器(LO)信号的生成和分配。
背景技术
有时会使蜂窝电话手机具有多频带WiFi通信能力，其中WiFi通信能力将遵从多个电气与电子工程师协会(IEEE)标准，包括IEEE802.11a、IEEE802.11b以及IEEE802.11g。由于应用于蜂窝电话手机中，因此减小多频带收发机耗用的集成电路面积对于降低成本是重要的。维持低功耗对于增加通话时间也很重要。如果多频带收发机将遵从IEEE802.11b和IEEE802.11g标准来工作，则它应当能够在所谓的2.5GHz频带中接收和发射信号。此频带实际上从大约2.412GHz的下界延伸到大约2.484GHz的上界。如果多频带收发机将遵从IEEE802.11a标准来工作，则它应当能够在所谓的5.0GHz频带中接收和发射信号。此频带实际上从大约4.915GHz的下界延伸到大约5.825GHz的上界。
在多频带WiFi收发机中进行的上变频和下变频过程通常要求感兴趣频带的频率上的I(同相)和Q(正交)本机振荡器信号两者，其中I本机振荡器信号是差分的并且其中Q本机振荡器信号是差分的。因此，IEEE802.11b/g频带工作通常要求2.5GHz左右的第一可调谐正交本机振荡器信号的四个相位(0度、90度、180度、270度)，并且IEEE802.11a频带工作通常要求5.0GHz左右的第二可调谐正交本机振荡器信号的四个相位(0度、90度、180度、270度)。这些可调谐的本机振荡器信号通常使用锁相环(PLL)来生成，锁相环进一步包括压控振荡器(VCO)。出于成本考虑，PLL和VCO实现在与输出大功率信号给发射机天线的功率放大器(PA)相同的集成电路上。遗憾的是，来自PA的强发射机输出信号会被回注，以致于如果VCO正以与PA输出信号频率相同的近似频率工作，则来自PA的该信号会干扰VCO。对VCO的这一干扰可能是由于通过电源导体、通过地导体、通过集成电路基板向VCO的回注造成的，或者是由于PA线圈和VCO的线圈之间的电感式耦合造成的。为了避免PA输出信号和VCO之间的这种不想要的交互作用，通常使用其中VCO不以与PA输出信号的频率相同的频率工作的架构。有几种用于实现这一目的的架构。
第一架构涉及在10GHz范围中运行VCO并且将VCO输出信号路由给发射机和接收机。在要求5.0GHz的正交本机振荡器信号的5.0GHz频带发射机和接收机的情形中，靠近该发射机或接收机的电路接收10GHz信号并生成所要求的5.0GHz正交本机振荡器信号。在要求2.5GHz的正交本机振荡器信号的发射机和接收机的情形中，靠近该发射机或接收机的电路将10GHz信号4分频并生成所要求的2.5GHz正交信号。通常不使用这一简单的架构，因为其由于路由中的寄生现象导致具有非常高的功耗，并且因为它遭受由于在LO分配网络中的高工作频率导致的可靠性和产出问题。
图1(现有技术)是用于使用单个本机振荡器生成所要求的本机振荡器信号而无需该振荡器受功率放大器输出信号的过度不利影响的第二架构的示意图。这一架构有时被称为“偏移LO”架构。VCO1输出频率为期望PA输出信号的频率的2/3的差分信号。IEEE802.11a发射机(TX)的PA由附图标记2标识。VCO输出信号随后由分频器3向下2分频，以生成1/3期望PA输出频率的正交信号。多相滤波器(Poly)4被用于生成2/3期望PA输出频率的正交信号。混频器5将2/3期望PA输出频率的正交信号与1/3期望PA输出频率的正交信号进行混频以生成期望PA输出频率的差分信号6。第一多相滤波器7被用于生成提供给电路的IEEE802.11a发射机9部分的混频器8的正交信号。第二多相滤波器10被用于生成提供给电路的IEEE802.11a接收机(RX)12部分的混频器11的正交信号。通过将VCO输出信号频率调谐在从大约3.27GHz至3.88GHz的范围内，可将提供给IEEE802.11a发射机和IEEE802.11a接收机的混频器8和11的本机振荡器信号设置成具有在从大约4.915GHz至大约5.825GHz的调谐范围中的正如IEEE802.11a频带工作所要求的期望频率。
为了生成用于IEEE802.11b/g频带工作的正交本机振荡器信号，提供附加的二分频电路13。二分频电路13生成混频器5输出的信号的频率一半的正交信号。这些正交信号被提供给IEEE802.11b/g频带发射机(未示出)的混频器，并且也被提供给IEEE802.11b/g频带接收机(未示出)的混频器。IEEE802.11b/g频带发射机可被视为具有与发射机9相同的拓扑结构。IEEE802.11b/g频带接收机可被视为具有与接收机12相同的拓扑结构。通过将VCO频率调谐在从3.618GHz至3.726GHz的调谐范围中，提供给IEEE802.11b/g频带发射机和IEEE802.11b/g接收机的混频器的本机振荡器信号的频率可被设置成具有在从大约2.412GHz至大约2.484GHz的调谐范围中的正如IEEE802.11b/g频带工作所要求的期望频率。图1的“偏移LO”架构的可取之处在于，在VCO在与发射机输出信号的频率不同的频率工作，其中这一不同频率不是功率放大器输出信号的倍数。然而，这一偏移LO架构具有缺陷，缺陷在于它实现起来非常昂贵。它还展现出相当高的电流消耗。这两个缺陷使得它用在蜂窝手机应用中并不理想。
图2(现有技术)是用于使用单个本机振荡器生成用于多频带WiFi操作所要求的本机振荡器信号的第三架构。这一架构有时被称为“外差LO”架构。像偏移LO架构的情形一样，VCO14输出2/3期望PA输出信号频率的信号，但在外差LO架构的情形中，在IEEE802.11a发射机17的发射信号路径中有两个级联的混频器15和16，并且在IEEE802.11a接收机20的接收信号路径中有两个级联的混频器18和19。在发射机的情形中，第一混频器15通过将待发射的基带(BB)信号与1/3期望PA输出信号频率的正交信号21进行混频来进行上变频。第二混频器16随后通过将第一混频器的输出与VCO所输出的2/3期望PA输出信号频率的差分信号22进行混频来进一步上变频。级联混频的结果和就像采用了单个上变频混频器来将基带发射信号与期望PA输出信号频率的正交信号进行混频是相同的。在IEEE802.11a接收机20中发生逆过程。附图标记23标识IEEE802.11a发射机17的功率放大器。
为了生成用于IEEE802.11b/g频带工作的正交本机振荡器信号，如所示出的，提供附加的混频器24和二分频电路25。来自二分频电路25的正交信号被提供给零差直接变频发射机(未示出)的混频器。这一发射机被用于IEEE802.11b/g频带发射。类似地，来自二分频电路25的正交信号被提供给零差直接变频接收机(未示出)的混频器。这一接收机被用于IEEE802.11b/g频带接收。通过将VCO频率调谐在从3.618GHz至2.726GHz的调谐范围中，被提供给IEEE802.1b/g发射机和接收机的混频器的本机振荡器信号的频率可被适当地设置成用于IEEE802.11b/g频带工作。在图2的外差LO架构中，有源PA以与VCO工作频率不同的频率输出其强劲的输出信号。VCO以不是PA输出信号频率的偶倍数的频率工作，并且这降低了PA输出信号对于VCO的不想要的影响。遗憾的是，图2的外差LO架构实现起来也很昂贵，并且具有相对较大的电流消耗。还有一个缺陷是由于涉及附加混频电路产生的额外的不想要的频调，造成信号质量可能被拖累。
发明内容
在多频带无线电收发机的本机振荡器内，锁相环(PLL)的压控振荡器(VCO)输出具有可调谐频率FVCO的第一差分信号。在一个示例中，在半导体技术被用于实现收发机的前提下，这一可调谐频率FCVO接近于能制作可使用的VCO并且使之仍然具有可接受的功耗和可靠性的频率上限。
VCO本地的第一二分频电路对频率为FVCO的这一第一差分信号进行二分频并输出频率为FVCO/2的第一正交信号。第一正交信号涉及四个分量信号。这四个分量信号中的两个被路由至第一设备的第一混频器本地的第二二分频电路。第二二分频电路输出频率为FVCO/4的第二正交信号至第一混频器。频率为FVCO/2的第一正交信号的全部四个分量信号从第一二分频电路并通过第一相位失配校正电路被路由至第二设备的第二混频器。在一个示例中，FVCO是大约10GHz的可调谐频率，第一设备是在第一频带(2.412GHz至2.484GHz)中发射或接收的IEEE802.11b/g发射机或接收机，而第二设备是在第二频带(4.915GHz至5.825GHz)中发射或接收的IEEE802.11a发射机或接收机。
还提供了片上内部测试环回连接。这一测试环回连接允许芯片上的用于第二频带的接收机接收并测试由该芯片上的用于第二频带的发射机输出的信号。在回环信号已以此方式被接收并已被调制之后，检测发射机和/或接收机的正交LO信号的分量中的相位失配的证据。随后对通往该发射机和/或接收机的正交LO信号路径中的第一相位失配校正电路进行控制，使得这些分量信号的相对相位被调整以使检测到的相位失配被降低或消除。
除了以上描述的涉及两个设备的电路，第一正交信号的这四个分量信号中的两个还被路由至第三设备的第三混频器本地的第三二分频电路。第三二分频电路输出频率为FVCO/4的第三正交信号至第三混频器。频率为FVCO/2的第一正交信号的全部四个分量信号从第一二分频电路并通过第二相位失配校正电路被路由至第四设备的第四混频器。在一个示例中，第三设备是在第一频带中进行接收的IEEE802.11b/g接收机，而第四设备是在第二频带中进行接收的IEEE802.11a接收机。VCO、第一二分频电路、第二二分频电路、第三二分频电路、第一相位失配电路、第二相位失配电路、第一设备、第二设备、第三设备以及第四设备都被部署在同一集成电路管芯上。
需要注意的是，第一频带的下界2.412GHz大约是第二频带的下界4.915GHz的频率的一半，并且需要注意的是，第一频带的上界2.484GHz大约是第二频带的上界5.825GHz的频率的一半。此处提出的新颖的LO生成和分配架构结合了较高频带的上界的频率的两倍是大约10GHz并且这一高频是能制作可以合理的功耗和可靠性工作以用于蜂窝电话手机应用的适合的VCO的最高频率这一事实对前述事实进行了特别的利用。虽然VCO以大约10GHz的可调谐频率工作，但是高频的10GHz信号并没有经过跨越该管芯的显著的距离从VCO路由至第一、第二、第三或第四设备。在要求2.5GHz正交信号的地方，5.0GHz正交信号的两个分量信号作为差分信号经过显著的距离被路由，并且所需的2.5GHz正交信号是在靠近需要这些正交信号之处使用二分频电路来生成的。在要求5.0GHz正交信号的地方，5.0GHz正交信号的四个分量信号经过显著的距离被路由到需要该5.0GHz正交信号的电路，但相位失配校正电路被用于校正可能由于在此距离上传递该5.0GHz正交信号而导致的相位失配问题。
使得进入VCO的储能电路(tank)中的信号耦合增益对于高于10GHz的信号快速下降，从而使得功率放大器(PA)输出信号的任何高于10GHz的谐波不会不适当地扰乱VCO工作。5.0GHz和2.5GhzPA输出信号的偶次阶谐波可能会落在VCO的10GHz工作频率上，但是它们对于VCO工作的影响很小，因为它们的强度相对较低(与奇次阶谐波的信号强度相比)并且因为该路由电路的差分本质。与现有技术的偏移LO架构相比并且与现有技术的外差LO架构相比，以上描述的新颖的LO生成和分配电路可在相对较小量的集成电路面积上实现并且可使之具有相对较小的电流消耗。
前述内容是概要并因此必然包含对细节的简化、概括和省略，本领域技术人员将领会，本概要仅是示例性的而非意在以任何方式进行限制。正如纯由权利要求书定义的在本文中所描述的设备和/或过程的其他方面、发明性特征、以及优点将从本文中阐述的非限定性具体说明中变得明了。
附图说明
图1(现有技术)是用于生成用于多频带收发机的本机振荡器信号的偏移LO架构的示图。
图2(现有技术)是用于生成用于多频带收发机的本机振荡器信号的外差LO架构的示图。
图3是根据一个新颖方面的采用二分频LO生成和分配架构的多频带IEEE802.11收发机的高级示图。
图4是图3的RF收发机集成电路的示图。
图5是图4的RF收发机集成电路内的本机振荡器的示图。
图6是图4的RF收发机集成电路内的LO生成和分配电路的更详细的示图。
图7是图4的RF收发机集成电路内的LO生成和分配电路的简化示图。
图8是图6的LO生成和分配电路的可编程延迟线之一的示图。
图9是图6的LO生成和分配电路的二分频电路之一的高级示图。
图10是图9的二分频电路的更详细的示图。
图11是图9的二分频电路的锁存器之一的电路图。
图12是示出处于追踪模式的图11的锁存器的操作的示图。
图13是示出处于锁定模式的图11的锁存器的操作的示图。
图14是图6的LO生成和分配电路中的可编程延迟线的可编程驱动器之一的高级示图。
图15是图14的可编程驱动器内的驱动器之一的示图。
图16是图15的驱动器的电路图。
图17是比较实现图1的偏移LO架构、图2的外差LO架构以及图6的实施例所需的集成电路面积量的表。
图18是比较实现图1的偏移LO架构、图2的外差LO架构以及图6的实施例的电流消耗的表。
图19是根据一个新颖方面的方法500的流程图。
具体实施方式
图3是在蜂窝电话手机中实施的多频带IEEE802.11移动站设备(STA)100收发机的示图。IEEE802.11收发机被称为“多频带”是因为它能够根据IEEE802.11a标准使用从4.915GHz到5.825GHz的频带来工作或者它能够根据IEEE802.11b/g标准使用从2.412GHz到2.484GHz的频带来工作。出于简化目的，从2.412GHz到2.484GHz的较低频带此后被称为“第一频带”，而从4.915GHz到5.825GHz的较高频带此后被称为“第二频带”。IEEE802.11b/g被称为“第一标准”。IEEE802.11a被称为“第二标准”。收发机100包括天线101、RF收发机集成电路102、以及数字基带集成电路103(以及其它未示出的部件)。RF收发机集成电路102因其既包括发射机电路也包括接收机电路而被称为“收发机”。
图4是图3的RF收发机集成电路102的更详细的框图。该收发机包括用于发射遵从第一标准的信号的第一发射机104、用于发射遵从第二标准的信号的第二发射机105、用于接收遵从第一标准的信号的第一接收机106、以及用于接收遵从第二标准的信号的第二接收机107。当移动站100正在使用第一标准通信时使用发射机104和接收机106，而当移动站正在使用第二标准通信时使用发射机105和接收机107。除了发射机和接收机外，RF收发机集成电路102还包括串行总线接口电路108、本机振荡器电路109、两个功率放大器117和127、以及两个发射/接收(T/R)开关128和118。本机振荡器电路109包括锁相环(PLL)110，锁相环(PLL)110进一步包括压控振荡器(VCO)111。
如果移动站100正发射遵从第一标准的信号，则待发射的信息由数字基带集成电路103中的数模转换器(DAC)112(参见图3)转换成模拟形式，并经由导体113提供给发射机104。基带滤波器(BBF)114滤除因数模转换过程产生的噪声。处于本机振荡器109的控制下的混频器115随后将该信号上变频成高频信号。激励放大器(DA)116和功率放大器(PA)117放大该高频信号。得到的信号通过T/R开关118和双工器119传递至天线101，使得从天线101发射高频RF信号120。示图中省略了控制T/R开关118和128的控制信号。从使其输出的信号的功率能避免该输出信号扰乱LO中的VCO工作的重要性这一角度来看，该情形中的激励放大器116是一功率放大器。数字基带集成电路103通过控制提供给混频器115的本机振荡器正交信号LO1121的频率来控制发射机104。在此情形中，LO1包括涉及信号IP和IN的差分I信号，以及涉及信号QP和QN的差分Q信号。
如果移动站100正发射遵从第二标准的信号，则待发射的信息由数字基带集成电路103中的DAC122转换成模拟形式，并经由导体123提供给发射机105。基带滤波器124滤除因数模转换过程产生的噪声。处于本机振荡器109的控制下的混频器125随后将该信号上变频成高频信号。激励放大器126和功率放大器127放大该高频信号。该高频信号通过T/R开关128和双工器119传递至天线101，使得从天线101发射高频RF信号129。激励放大器126是一功率放大器。数字基带集成电路103通过控制提供给混频器125的本机振荡器信号LO2130的频率来控制发射机105。
当移动站100接收遵从第一标准的信号时，在天线101上接收高频RF信号131。来自信号131的信息传递通过双工器119、T/R开关118、匹配网络132，并且通过接收机106。该信号由低噪声放大器(LNA)133放大并由混频器134进行下变频。得到的经下变频的信号由基带滤波器135滤波并且经由导体136传递给数字基带集成电路103。数字基带集成电路103中的模数转换器(ADC)137将该信号转换成数字形式并且得到的数字信息由数字基带集成电路103中的数字电路处理。数字基带集成电路103通过控制提供给混频器134的本机振荡器信号(LO3)138的频率来调谐接收机106。
如果移动站100正在接收遵从第二标准的信号，则在天线101上接收高频RF信号139。来自信号139的信息传递通过双工器119、T/R开关128、匹配网络(MN)140、并通过接收机107。该信号由LNA141放大并被混频器142下变频。得到的经下变频的信号由基带滤波器143滤波并且经由导体144传递给数字基带集成电路103。数字基带集成电路103中的ADC145将该信号转换成数字形式并且得到的数字信息由数字基带集成电路103中的数字电路处理。数字基带集成电路103通过控制提供给混频器142的本机振荡器信号(LO4)146的频率来调谐接收机107。
数字基带集成电路103中的处理器151通过将适当的控制信号经由总线机构152、串行总线接口(I/F)147、穿过串行总线148、通过串行总线接口108以及控制线150发送给RF收发机集成电路102来控制本机振荡器109以及控制LO信号121、130、138以及146的频率。处理器151访问并执行存储在半导体存储器231中的处理器可执行指令的程序230。半导体存储器231是处理器151可经由总线机构152访问的处理器可读介质。
图5是本机振荡器109的更详细示图。相位-频率检测器(PFD)153将频率参考时钟信号FREF154的相位与反馈时钟信号FFB155的相位相比较，并且输出上和下相位误差脉冲信号UP和DN。电荷泵(CP)156和低通环滤波器(LPF)157将误差脉冲转换成相对较慢变化的误差电压。这一误差电压被馈送到VCO111的微调谐输入引线。VCO111输出频率对应于误差电压的电平的差分信号158。差分信号158包括频率同为FVCO但具有0度和180度的相对相位的两个信号。二分频电路159对差分信号158进行二分频，并输出频率为FVCO/2的正交信号160。正交信号160包括相同频率但具有0度、90度、180度以及270度的相对相位的四个信号。0度相位的信号由预定标器(PRESCLR)161分频，并且随后由环路分频器(NDIV)162进一步下分频以生成反馈时钟信号FFB155。由∑-Δ调制器163控制环路分频器162如何分频。通过改变经由导体150和串行总线148加载到DTOP块243中的多位数字控制值来调谐PLL。DTOP块243将微调谐数字控制值经由导体232提供给∑-Δ调制器163，并且将粗调谐数字控制值经由导体233提供给VCO111。缓冲165可被视为二分频电路159的输出缓冲部分。三角缓冲符号166-199是高级符号。关于由这些高级符号165-169所表示的实际电路的更多细节，参见图6及下文。块170和171表示二分频(DIV)电路。这些二分频电路的每一个接收给定频率的差分信号，并且输出该频率的一半频率的正交信号。正交信号LO1、LO2、LO3以及LO4分别被提供给发射机104、发射机105、接收机106以及接收机107。经由导体240接收来自晶体钟信号源XTAL/SRC234(诸如晶体振荡器)的晶体钟信号TCXO，并将其提供给倍频器241。倍频器241对晶体钟信号的频率进行倍频与否由存储在寄存器(REG)242中的数字控制信息来决定，该数字控制信息由经由串行总线148和DTOP逻辑块243接收的控制信息来决定。
图6是更详细示出该LO信号生成和分配电路的示图。控制VCO111以生成和输出大约10GHz的差分信号158。如果收发机要在第一频带(IEEE802.11b/g)中工作，则此10GHzVCO频率是发射机或接收机所使用的期望本机振荡器信号频率的四倍，而如果收发机要在第二频带(IEEE802.11a)中工作，则此10GHzVCO频率是发射机或接收机所使用的期望本机振荡器信号频率的两倍。
与以上在背景技术部分中描述的第一架构不同，此10GHzVCO信号不被路由跨越该集成电路的很长距离。在与VCO111非常接近的位置处，二分频电路(DIV2)159接收差分信号VCO158并且将其向下二分频，并输出频率为信号158的频率的一半的正交信号160。正交信号160包括不同相位(0度、90度、180度、270度)但频率相同的四个分量信号。所得到的正交信号160的这四个分量信号中的两个可被一起视为差分信号。这四个分量信号中的两个作为差分信号172经由缓冲173和相位校正电路174–177被路由至位于靠近发射机104的混频器115之处的二分频电路170。二分频电路170接收该差分信号的经相位校正版本179，将其向下二分频，并生成频率为信号179的频率一半的正交信号121。
类似地，正交信号160的这四个分量信号中的另两个可被一起视为差分信号。这两个信号作为差分信号181经由缓冲182和相位校正电路183–186被路由至位于靠近发射机106的混频器134之处的二分频电路171。二分频电路171接收该差分信号的经相位校正版本188，将其向下二分频，并生成频率为信号188的频率一半的正交信号138。为了覆盖从2.412GHz延伸至2.484GHz的第一频带(IEEE802.11b/g)，VCO111是可调谐的以便输出位于从9.648GHz至9.936GHz的范围内的VCO输出信号158。
对于第二频带(IEEE802.11a)的发射机和接收机，将5.0GHz正交本机振荡器信号160从二分频电路159的输出路由至混频器125和142。由于当正交信号160在这么长距离上被路由时构成此正交信号160的四个分量信号的相对相位可能会被扰乱或改变，因此使用相位失配校正电路来校正这些分量信号相对于彼此的相对相位，使得当该正交信号被提供给混频器125和142时相位是正确的。例如，从分频器159经由两个相位失配校正电路传递提供给发射机105的混频器125的相位失配经校正的正交信号130。构成正交信号160的分量信号中的两个在被提供给混频器125之前传递通过缓冲189和相位失配校正电路190–193。构成正交信号160的分量信号中的另两个在被提供给混频器125之前传递通过缓冲194和相位失配校正电路195–198。从分频器159经由另两个相位失配校正电路传递提供给接收机107的混频器142的相位失配经校正的正交信号146。使得构成正交信号160的分量信号中的传递通过缓冲189的这两个分量信号在被提供给混频器142之前传递通过相位失配校正电路199–202。使得构成正交信号160的分量信号中的传递通过缓冲194的这两个分量信号在被提供给混频器142之前传递通过相位失配校正电路203–206。图6中深色的垂直虚线207表示大于100微米的相对较长的路由距离。相比之下，分频器159处于相对较靠近VCO111(相距小于50微米)之处。类似地，分频器170处于相对较靠近混频器115(相距小于50微米)，之处而分频器171处于相对较靠近混频器134(相距小于50微米)之处。
尽管VCO111工作于是PA输出信号频率(大约5.0GHz或大约2.5GHz)的整数倍的高频率(大约10GHz)，但该整数倍是诸如2或4之类的偶数。当分析PA输出信号的谐波内容时，奇次阶谐波信号内容一般相对较强，而偶次阶谐波信号内容一般相对较弱。尽管2.5GHzPA输出信号在10GHz处有一会影响调谐在10GHz处并在10GHz处工作的VCO的4阶谐波，并且尽管5.0GHzPA输出信号在10GHz处有一会影响在调谐在10GHz处并在10GHz处工作的VCO的2阶谐波，但这些谐波是偶次阶谐波这一事实意味着它们具有较弱的信号强度，因此趋于不太会很大程度地影响VCO的工作。PA输出信号中较强的奇次阶谐波是较强的，但这些奇次阶谐波不在10GHz处，因此在进入被调谐成在10GHz工作的VCO中的耦合相对较小。PA输出信号中的偶次阶谐波的影响由于所采用的差分信号路由而进一步得以减小。VCO被设计成使得高于10GHz的信号返回进入到VCO的储能电路中的耦合增益对于高于10GHz的频率快速下降。这有助于进一步降低具有高于10GHz的频率的任何PA输出信号谐波(例如，2.5GHzPA输出信号基波的5阶谐波或者5.0GHzPA输出信号基波的3阶谐波)对10GHzVCO工作的影响。
图7是图6的LO生成和分配电路的简化示图。VCO二分频电路159位于VCO111附近，以从频率为FVCO的VCO差分输出信号158生成频率为FVCO/2的正交信号。对于较低频带(第一频带)的发射机和接收机，频率高于所需频率(FVCO/2)的差分信号从VCO的分频器159被路由到该发射机和接收机，并且随后二分频电路(170，171)被用于从该差分信号本地地生成所需的频率为FVCO/4的正交信号。频率为FVCO/2的差分信号可从VCO分频器159经由缓冲、线驱动器、和/或相位失配校正电路被路由至本地二分频电路170和171。
对于较高频带(第二频带)的发射机和接收机，所需频率(FVCO/2)的正交信号作为正交信号从VCO分频器159被路由到该发射机和接收机，而无需本地二分频电路。正交信号的信号路径中的相位失配校正电路(190-193,195-198,199-202,203-206)校正由于长路由距离而被引入到这些正交信号的分量信号中的任何相位失配。频率为FVCO/2的正交信号从VCO分频器159经由缓冲、线驱动器和/或相位失配校正电路被路由至发射机105和接收机107。
图8是相位失配校正电路195–198的一个实例的示图。在图7的分配电路中还有此电路的五个其它实例。相位失配校正电路195–198包括第一可编程驱动器(PD)195、传输线(TL)196、可编程延迟线(PDL)197、以及第二可编程驱动器(PD)198。传输线196包括两根金属导体238和239。这些金属导体的每一根是单根连续的金属，其具有受控并且基本均一的阻抗。
可编程延迟线197包括两组反相器。这些反相器中的第一组由反相器符号208来表示。这些反相器中的第二组由反相器符号209来表示。这几组反相器的每一组都是一组并联连接的CMOS反相器，其中这些反相器中的每一个单独的反相器能通过数字控制信号B[0-4]和BB[0-4]来启用或禁用。这几组反相器210-229中一组被示出在图8的底部。通过调整正交信号的分量信号的信号传播延迟路径中的可编程延迟线(PDL)的相对驱动强度，分量信号的相对相位被调整，使得在正交信号将要进入混频器时，这些相位处于它们正确的0、90、180以及270度值。
在一个示例中，使用内部环回测试连接235，使得接收机107能被用于接收发射机105所输出的信号。该信号通过RF收发机集成电路102接收，并且在进行了下变频和滤波之后经由导体144提供到数字基带集成电路103中的ADC145。ADC145将该信号数字化并且该信号被解调。相位失配检测和校正软件236和处理随后确定在经解调的输出中是否存在不想要的内容。如果检测到不想要的内容，并且该不想要的内容被确定为是由于I/Q相位失配造成的，则相位失配检测和校正软件使将I和Q信号提供给发射机105的相位失配校正电路195–198以及190–193改变I和Q之间的相对相位。相位失配检测和校正机制再次使用接收机107来监视发射。I和Q相位被调整，直到经解调的信号中不再存在不想要的内容。有关适合的相位失配检测和校正过程的其它细节，参见：BehzadRazavi的“DesignConsiderationforDirect-ConversionReceivers(直接变频接收机的设计考量)”，IEEETransactionsOnCircuitsandSystems-II:AnalogandDigitalSignalProcessing(IEEE电路和系统学报-II：模拟和数字信号处理)第44卷，第6期，第428–435页(1997年6月)。以此方式，校正了提供给接收机107的信号LO4以及提供给发射机105的信号LO2两者中的I/Q失配。附图标记237标识了可被用于对本机振荡器信号LO3和LO1执行I/Q失配校正的第二内部环回测试连接。
图9是二分频电路之一即分频器159的示图。二分频电路170和171具有相同的构造。二分频电路159在输入引线301和302上接收差分信号。二分频电路159在输出引线303–306上输出频率为输出输入信号频率一半的正交信号。
图10是二分频电路159的更详细的示图。二分频电路159包括如所示出的耦合在一起的两个锁存器307和308。随着输入时钟信号VOP/VON转变，使第一锁存器307工作于追踪模式，并使第二锁存器308工作于锁定模式，然后，当输入信号时钟信号VOP/VON再次转变时，使第一锁存器307工作于锁定模式，并使第二锁存器308工作于追踪模式。以此方式，这一对锁存器作为一反转触发器来工作，并且频率被二分频。
图11是锁存器307之一的更为详细的示图。锁存器307具有两个数据输入引线309和310，两个数据输出引线313和314，以及两个时钟输入引线311和312。锁存器包括包含晶体管315和316的第一反相器、包含晶体管317和318的第二反相器、包含晶体管319和320的第一传输门、包含晶体管321和322的第二传输门、包含晶体管323和324的第三传输门、以及包含晶体管325和326的第四传输门。取决于差分输入信号的状态，透明锁存器307要么工作于追踪模式，要么工作于锁定模式。
图12是处于追踪模式下的锁存器307的工作的示图。箭头327显示了从输入引线309到反相器315、316的输入的信号路径。箭头328显示了从输入引线310到反相器317、318的输入的信号路径。差分输出信号追踪差分输入信号。
图13是处于锁定模式下的锁存器307的工作的示图。箭头329和330示出了从第一反相器315、316的输出到第二反相器317、318的输入、以及从第二反相器317、318的输出到第一反相器315、316的输入的信号路径。由于这些反相器的交叉耦合，锁存器被锁定。
图14是可编程驱动器之一即可编程驱动器195的高级示图。可编程驱动器195包括如所示地相连的两个数字式可控反相电路400和401。
图15是这两个数字式可控反相电路之一即电路400的示图。
图16是图15的数字式可控反相电路400的示图。该电路包括输入引线405和输出引线406之间的三个反相器402–404组成的链。另外，该电路包括第二组三个反相器407–409，它们被连接为位于输入引线405和输出引线406之间的链，但该第二组反相器能够经由晶体管410和411来启用或禁用以增加或减小整个电路的驱动强度。为了启用该第二组三个反相器，使数字信号SB[0]为数字逻辑低并使数字信号S[0]为数字逻辑高。另外，该电路包括第三组两个反相器412和413，它们被连接为位于反相器403的输入处的节点414和输出引线406之间的非反相链，。为了启用该第三组两个反相器，使数字信号SB[1]为数字逻辑低以导通晶体管415，并使数字信号S[1]为数字逻辑高以启用晶体管416。启用该第三组两个反相器增强了整个电路的驱动强度。
图17是比较实现图1的偏移LO架构、图2的外差LO架构、以及图6的实施例所需的集成电路面积量的表。
图18是比较图1的偏移LO架构、图2的外差LO架构以及图6的实施例的电流消耗的表。
图19是根据一个新颖方面的生成和分配本机振荡器信号的方法500的流程图。在第一步(步骤501)中，使用VCO来生成频率为FVCO的第一差分信号。在一个示例中，第一差分信号是图6的信号158。
在第二步(步骤502)中，第一差分信号被提供给VCO本地的第一二分频电路，使得第一二分频电路输出频率为FVCO/2的第一正交信号。在一个示例中，频率为FVCO/2的第一正交信号是图6的信号160。
在第三步(步骤503)中，第一正交信号的四个分量信号中的两个被提供给第一发射机的第一混频器本地的第二二分频电路，使得第二二分频电路输出频率为FVCO/4的第二正交信号给第一混频器。在一个示例中，第二二分频电路是图6的分频器170，而第一发射机是图6的发射机104。
在第四步(步骤504)中，第一正交信号被提供给第一相位失配校正电路，使得第一相位失配校正电路输出第一正交信号的第一经相位校正版本给第二发射机的第二混频器。在一个示例中，第一相位失配校正电路是校正电路195–198以及190–193，而第一正交信号的第一经相位校正版本是图6的信号130。在这一示例中，第二发射机为发射机105。
在第五步(步骤505)中，第一正交信号的四个分量信号中的两个被提供给第一接收机的第三混频器本地的第三二分频电路，使得第三二分频电路输出频率为FVCO/4的第三正交信号给第三混频器。在一个示例中，第三二分频电路是图6的分频器117。在这一示例中，第一接收机为接收机106。
在第六步(步骤506)中，第一正交信号被提供给第二相位失配校正电路，使得第二相位失配校正电路输出第一正交信号的第二经相位校正版本给第二接收机的第四混频器。在一个示例中，第二相位失配校正电路是电路199–202以及203–206。在这一示例中，第二接收机是接收机107。第一发射机、第二发射机、第一接收机以及第二接收机是多频带802.11收发机的部分。
在一个或更多个示例性实施例中，所描述的功能可被实现在硬件、软件、固件，或其任何组合中。如果被实现在软件中，那么这些功能可作为一条或更多条指令或代码被存储在计算机可读介质上或藉其被传送出去。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一个位置向另一位置转移的任何介质。存储介质可以是可由计算机访问的任何可用介质。藉由示例、而不是限制，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备，或可被用以以指令或数据结构的形式携带或存储想要的程序代码并且可由计算机访问的任何其它介质。而且，任何连接被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电和微波之类的无线技术从网站、服务器、或其它远程源传送而来的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电和微波之类的无线技术被包括在介质的定义中。如本文所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。以上组合也应被包括在计算机可读介质的范围内。
在一个示例中，图3的存储器231是存储处理器可执行指令集的处理器可读介质。当处理器151执行该指令集时，便使处理器151经由串行总线148控制RF收发机集成电路102，使得：1)在第一模式中，频率为FVCO/2的正交信号160的四个分量信号中的两个从二分频电路159传递大于100微米的距离至二分频电路170，以使得二分频电路170提供频率为FVCO/4的正交信号121给混频器115，以及2)在第二模式中，频率为FVCO/2的正交信号160的全部四个分量信号从二分频电路159经由相位失配校正电路190–193、195–198传递大于100微米的距离至混频器125。处理器151控制这些信号路径中的驱动器，使得信号仅被提供给正被使用的发射机的混频器。一般来说，或者发射机104正被使用，或者发射机105正被使用，但发射机104和105不会同时被使用。另外，处理器执行指令，这些指令使处理器使用测试环回连接235以及接收机107来检测I/Q相位失配状况，并且控制相位失配校正电路来消除或降低被提供给混频器125的正交信号130的四个分量中的I/Q相位失配。
尽管以上出于指导目的描述了某些具体实施方式，但本专利文件的教导具有普遍适用性并且不被限定于以上描述的具体实施例。尽管以上描述的LO生成和分配架构尤其适用于多频带IEEE802.11收发机，但它并不限于此，而是具有普遍的适用性。相应地，可实践对所描述的具体实施例的各种特征的各种修改、适配、以及组合而不会脱离所附权利要求书的范围。

Claims (20)

1.一种用于LO生成的方法，包括：
(a)使用压控振荡器来生成频率为FVCO的两个信号，其中所述两个信号一起即为第一差分信号；
(b)将所述第一差分信号提供给所述压控振荡器本地的第一二分频电路，使得所述第一二分频电路输出频率为FVCO/2的四个信号，其中所述四个信号一起即为第一正交信号；
(c)将所述第一正交信号的所述四个信号中的两个提供给第一设备的第一混频器本地的第二二分频电路，使得所述第二二分频电路输出频率为FVCO/4的四个信号给所述第一混频器，其中被输出给所述第一混频器的所述四个信号一起即为第二正交信号，其中所述第一设备取自下组：发射机和接收机；以及
(d)将所述第一正交信号提供给第一相位失配校正电路，使得所述第一相位失配校正电路输出所述第一正交信号的第一经相位校正版本给第二设备的第二混频器，其中所述第二设备取自下组：发射机和接收机，并且其中所述压控振荡器、所述第一二分频电路、所述第二二分频电路、所述第一设备、所述第一相位失配校正电路、以及所述第二设备都是集成电路的部分。
2.如权利要求1所述的方法，其特征在于，还包括：
(e)将所述第一正交信号的所述四个信号中的两个提供给第三设备的第三混频器本地的第三二分频电路，使得所述第三二分频电路输出频率为FVCO/4的四个信号给所述第三混频器，其中被输出给所述第三混频器的所述四个信号一起即为第三正交信号，其中所述第三设备取自下组：发射机和接收机；以及
(f)将所述第一正交信号提供给第二相位失配校正电路，使得所述第二相位失配校正电路输出所述第一正交信号的第二经相位校正版本给第四设备的第四混频器，其中所述第四设备取自下组：发射机和接收机，并且其中所述第三二分频电路、所述第三设备、所述第二相位失配校正电路、以及所述第四设备也都是所述集成电路的部分。
3.如权利要求1所述的方法，其特征在于，所述第一设备是适配为在第一频带中发射的第一发射机，其中所述第二设备是适配为在第二频带中发射的第二发射机，并且其中所述第一频带是低于所述第二频带的较低频带。
4.如权利要求1所述的方法，其特征在于，所述第一设备是适配为在第一频带中接收的第一接收机，其中所述第二设备是适配为在第二频带中接收的第二接收机，并且其中所述第一频带是低于所述第二频带的较低频带。
5.如权利要求1所述的方法，其特征在于，所述第一设备是能遵从IEEE802.11b/g标准工作的第一发射机，其中所述第二设备是能遵从IEEE802.11a标准工作的第二发射机。
6.如权利要求1所述的方法，其特征在于，所述第一设备是能遵从IEEE802.11b/g标准工作的第一接收机，其中所述第二设备是能遵从IEEE802.11a标准工作的第二接收机。
7.如权利要求1所述的方法，其特征在于，(c)中的将所述四个信号中的所述两个提供给所述第二二分频电路涉及通过校正失配校正电路来提供所述四个信号中的所述两个。
8.如权利要求2所述的方法，其特征在于，还包括：
(g)提供从所述第二设备到所述第四设备的片上环回信号路径，并且将所述片上环回信号路径用在相位失配校正过程中。
9.一种用于LO生成的装置，包括：
压控振荡器，所述压控振荡器是锁相环(PLL)的一部分，其中所述压控振荡器输出频率为FVCO的差分压控振荡器输出信号；
在所述压控振荡器本地的第一二分频电路，其中所述第一二分频电路被耦合以接收所述差分压控振荡器输出信号并且输出频率为FVCO/2的正交信号，其中所述正交信号包括各自具有FVCO/2的频率的四个分量信号；
第一混频器，所述第一混频器是第一设备的一部分；
在所述第一混频器本地的第二二分频电路，其中所述第二二分频电路被耦合以接收频率为FVCO/2的所述正交信号的所述四个分量信号中的两个，并且其中所述第二二分频电路被耦合以提供频率为FVCO/4的正交信号给所述第一混频器；
第二混频器，所述第二混频器是第二设备的一部分；以及
第一相位失配校正电路，其被耦合以接收频率为FVCO/2的所述正交信号，其中所述第一相位失配校正电路被耦合以将频率为FVCO/2的所述正交信号的第一经相位校正版本提供给所述第二混频器。
10.如权利要求9所述的装置，其特征在于，所述第一设备是取自下组的设备：适配成在第一频带中发射的发射机以及适配成在所述第一频带中接收的接收机，并且其中所述第二设备取自下组：适配成在第二频带中发射的发射机以及适配成在所述第二频带中接收的接收机。
11.如权利要求9所述的装置，其特征在于，所述第一设备是取自下组的设备：适配成遵从第一IEEE802.11标准发射的发射机以及适配成遵从所述第一IEEE802.11标准接收的接收机，并且其中所述第二设备是取自下组的设备：适配成遵从第二IEEE802.11标准发射的发射机以及适配成遵从所述第二IEEE802.11标准接收的接收机。
12.如权利要求9所述的装置，其特征在于，所述第一二分频电路位于距所述压控振荡器小于50微米处，其中所述第二二分频电路位于距所述第一混频器小于50微米处，其中所述第一二分频电路位于距所述第一混频器大于100微米处，并且其中所述第一二分频电路位于距所述第二混频器大于100微米处。
13.如权利要求9所述的装置，其特征在于，进一步包括：
第三混频器，所述第三混频器是第三设备的一部分；
在所述第三混频器本地的第三二分频电路，其中所述第三二分频电路被耦合以接收频率为FVCO/2的所述正交信号的所述四个分量信号中的两个，并且其中所述第三二分频电路被耦合以提供频率为FVCO/4的正交信号给所述第三混频器；
第四混频器，所述第四混频器是第四设备的一部分；以及
第二相位失配校正电路，其被耦合以接收频率为FVCO/2的所述正交信号，其中所述第二相位失配校正电路被耦合以将频率为FVCO/2的所述正交信号的第二经相位校正版本提供给所述第四混频器。
14.一种用于LO生成的装备，包括：
压控振荡器，所述压控振荡器输出频率为FVCO的压控振荡器输出信号；
位于距所述压控振荡器小于50微米处的第一二分频电路，其中所述第一二分频电路被耦合以接收所述压控振荡器输出信号并且输出频率为FVCO/2的正交信号，其中所述正交信号包括各自具有FVCO/2的频率的四个分量信号；
位于距所述第一二分频电路大于100微米处的第一设备，其中所述第一设备取自下组：发射机和接收机；
位于距所述第一设备小于50微米处的第二二分频电路；
位于距所述第一二分频电路大于100微米处的第二设备，其中所述第二设备取自下组：发射机和接收机；
用于将频率为FVCO/2的所述四个分量信号中的两个从所述第一二分频电路传递到所述第二二分频电路使得所述第二二分频电路提供频率为FVCO/4的正交信号给所述第一设备的装置，并且其中所述装置还用于将频率为FVCO/2的所述正交信号从所述第一二分频电路传递到所述第二设备。
15.如权利要求14所述的装备，其特征在于，所述装置将频率为FVCO/2的所述正交信号通过相位失配校正电路传递到所述第二设备。
16.如权利要求14所述的装备，其特征在于，所述装置将频率为FVCO/2的所述四个分量信号中的两个通过相位失配校正电路传递到所述第二二分频电路。
17.如权利要求14所述的装备，其特征在于，所述装备是多频带IEEE802.11收发机。
18.一种用于LO生成的设备，包括：
(a)用于控制收发机，使得在第一模式中，频率为FVCO的压控振荡器输出信号由第一二分频电路进行二分频，从而生成频率为FVCO/2的正交信号，并且使得所述正交信号的两个分量信号从所述第一二分频电路传递超过100微米的距离到第二二分频电路，以使得所述第二二分频电路提供频率为FVCO/4的正交信号给第一设备的装置；以及
(b)用于控制所述收发机，使得在第二模式中，频率为FVCO的所述压控振荡器输出信号由所述第一二分频电路进行二分频，从而生成频率为FVCO/2的所述正交信号，并且使得频率为FVCO/2的所述正交信号从所述第一二分频电路并通过相位失配校正电路传递超过100微米的距离到第二设备的装置。
19.如权利要求18所述的设备，其特征在于，(b)的所述控制涉及控制所述相位失配校正电路。
20.如权利要求18所述的设备，其特征在于，(a)的所述控制涉及控制所述两个分量信号在所述第一二分频电路和所述第二二分频电路之间的信号路径中的第一可编程驱动器，并且其中(b)的所述控制涉及控制频率为FVCO/2的所述正交信号在所述第一二分频电路和所述相位失配校正电路之间的信号路径中的第二可编程驱动器。
CN201180055583.2A 2010-11-17 2011-11-17 多频段收发机中的本振生成和分配 Active CN103329441B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/948,166 US8699548B2 (en) 2010-11-17 2010-11-17 LO generation and distribution in a multi-band transceiver
US12/948,166 2010-11-17
PCT/US2011/061115 WO2012068326A1 (en) 2010-11-17 2011-11-17 Lo generation and distribution in a multi-band transceiver

Publications (2)

Publication Number Publication Date
CN103329441A CN103329441A (zh) 2013-09-25
CN103329441B true CN103329441B (zh) 2016-06-08

Family

ID=45094788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180055583.2A Active CN103329441B (zh) 2010-11-17 2011-11-17 多频段收发机中的本振生成和分配

Country Status (6)

Country Link
US (2) US8699548B2 (zh)
EP (1) EP2641332B1 (zh)
JP (1) JP5678203B2 (zh)
KR (1) KR101450498B1 (zh)
CN (1) CN103329441B (zh)
WO (1) WO2012068326A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8699548B2 (en) 2010-11-17 2014-04-15 Qualcomm Incorporated LO generation and distribution in a multi-band transceiver
US9374121B2 (en) * 2012-08-30 2016-06-21 Qualcomm Incorporated Transceiver with super-heterodyne and zero intermediate frequency (ZIF) topologies
CN102868416B (zh) * 2012-09-24 2014-08-06 中国科学院紫金山天文台 毫米波、亚毫米波段集成型外差式阵列接收机
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
CN103209004B (zh) * 2013-04-07 2015-08-12 海能达通信股份有限公司 一种多时隙收发信机
KR101449864B1 (ko) 2013-07-23 2014-10-13 숭실대학교산학협력단 고조파 억제를 위한 주파수 합성기
US10034179B2 (en) 2013-10-30 2018-07-24 Sai C. Manapragada System and method for extending range and coverage of bandwidth intensive wireless data streams
EP2887540A1 (en) * 2013-12-18 2015-06-24 Telefonaktiebolaget L M Ericsson (publ) Local oscillator signal generation
CN104734695B (zh) * 2013-12-24 2018-05-04 澜起科技（上海）有限公司 信号发生器、电子系统以及产生信号的方法
US9843329B2 (en) * 2014-05-27 2017-12-12 Nxp B.V. Multi-modulus frequency divider
DE102014119071A1 (de) * 2014-12-18 2016-06-23 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals
US9479142B1 (en) 2015-02-25 2016-10-25 Linear Technology Corporation Phase error compensation circuit
KR101902093B1 (ko) * 2017-01-03 2018-09-28 (주)에프씨아이 Ｌｏ 생성 시스템 및 그 생성 방법
US10097284B1 (en) * 2017-12-19 2018-10-09 National Chung Shan Institute Of Science And Technology I/Q imbalance calibration apparatus, method and transmitter system using the same
TW202005298A (zh) * 2018-05-22 2020-01-16 美商繁星公司 可操控方向的通訊系統
US10333763B1 (en) * 2018-06-18 2019-06-25 Futurewei Technologies, Inc. System and method for hybrid transmitter
US10404316B1 (en) * 2018-10-02 2019-09-03 Realtek Semiconductor Corp. Wide-band WLAN transceiver and method thereof
US11018840B2 (en) * 2019-01-17 2021-05-25 Analog Devices International Unlimited Company Single local oscillator in a multi-band frequency division duplex transceiver
CN109507876B (zh) * 2019-01-25 2021-12-28 杭州电子科技大学 一种基于信度推理的电推船舶电机pid参数整定方法
JP2020150523A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体回路
TWI713318B (zh) * 2019-04-09 2020-12-11 瑞昱半導體股份有限公司 適用於藍牙裝置的功率放大系統和相關功率放大方法
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
US11159186B2 (en) * 2020-01-09 2021-10-26 Shenzhen GOODIX Technology Co., Ltd. Transmitter with compensation of VCO pulling
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
US11368174B2 (en) * 2020-08-31 2022-06-21 Swiftlink Technologies Co., Ltd. Scalable dual-polarization mm-wave multi-band 5G phased array with a multi-multipliers LO generator
US11239797B1 (en) * 2021-01-25 2022-02-01 Qualcomm Incorporated Regenerative frequency doubler
LT6910B (lt) 2021-07-20 2022-05-10 Vilniaus Gedimino technikos universitetas Perkonfigūruojamas daugelio įėjimų ir daugelio išėjimų plačiajuostis integruotas siųstuvas - imtuvas su lokalaus osciliatoriaus paskirstymo grandine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922796A (zh) * 2004-01-26 2007-02-28 皇家飞利浦电子股份有限公司 基于超宽带无线电多频带ofdm的频率产生
CN101465663A (zh) * 2007-12-17 2009-06-24 株式会社瑞萨科技 收发两用机

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6076175A (en) * 1997-03-31 2000-06-13 Sun Microsystems, Inc. Controlled phase noise generation method for enhanced testability of clock and data generator and recovery circuits
US20030072389A1 (en) 2001-08-13 2003-04-17 Li Frank Xiaohui Precision inphase / Quadrature up-down converter structures and methods
US20040036541A1 (en) * 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
JP4246166B2 (ja) 2004-03-04 2009-04-02 パナソニック株式会社 分周回路及びそれを用いたマルチモード無線機
KR100635535B1 (ko) * 2004-07-22 2006-10-17 전자부품연구원 Ｉｅｅｅ 802.15.4 무선통신을 지원하는 다중대역 지그비송수신기
US7398071B2 (en) * 2004-12-17 2008-07-08 Broadcom Corporation Loop filter with gear shift for improved fractional-N PLL settling time
JP2006191409A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 送受信回路、送信回路及び受信回路
US7356325B2 (en) * 2005-04-04 2008-04-08 Broadcom Corporation Local oscillation routing plan applicable to a multiple RF band RF MIMO transceiver
US7321268B2 (en) * 2005-11-04 2008-01-22 Via Technologies Ultra wideband and fast hopping frequency synthesizer for MB-OFDM wireless application
JP2007158738A (ja) * 2005-12-06 2007-06-21 Renesas Technology Corp 通信用半導体集積回路装置および無線通信システム
US20080079500A1 (en) 2006-09-28 2008-04-03 Ahmadreza Rofougaran Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
US8977315B2 (en) 2006-12-06 2015-03-10 Broadcom Corporation Method and system for a compact and power efficient local oscillator generation architecture
JP4888245B2 (ja) * 2007-06-25 2012-02-29 富士通株式会社 受信品質測定方法及び送信電力制御方法ならびにそれらの装置
US8169271B2 (en) * 2009-03-06 2012-05-01 Intel Corporation Interference resistant local oscillator
US8699548B2 (en) 2010-11-17 2014-04-15 Qualcomm Incorporated LO generation and distribution in a multi-band transceiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922796A (zh) * 2004-01-26 2007-02-28 皇家飞利浦电子股份有限公司 基于超宽带无线电多频带ofdm的频率产生
CN101465663A (zh) * 2007-12-17 2009-06-24 株式会社瑞萨科技 收发两用机

Also Published As

Publication number Publication date
CN103329441A (zh) 2013-09-25
US8699548B2 (en) 2014-04-15
JP5678203B2 (ja) 2015-02-25
KR20130110199A (ko) 2013-10-08
JP2014502464A (ja) 2014-01-30
US20140029653A1 (en) 2014-01-30
US20120120992A1 (en) 2012-05-17
US9160396B2 (en) 2015-10-13
EP2641332B1 (en) 2015-04-08
KR101450498B1 (ko) 2014-10-13
EP2641332A1 (en) 2013-09-25
WO2012068326A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN103329441B (zh) 多频段收发机中的本振生成和分配
US6999723B2 (en) System and method for reducing the effects of clock harmonic frequencies
US9407379B2 (en) Circuit providing harmonic response rejection for a frequency mixer
JP4499739B2 (ja) マルチモードおよびマルチバンドｒｆ送受信機ならびに関連する通信方法
US8331485B2 (en) Spur cancellation in a digital baseband transmit signal using cancelling tones
JP5937211B2 (ja) 集積回路上のコア間でのクロック共有
CN106537784B (zh) 低噪声锁相环
US20150092683A1 (en) Dynamic secondary cell (scell) allocation and frequency planning for carrier aggregation
US8254849B2 (en) FM radio frequency plan using programmable output counter
TW202015353A (zh) 無線區域網路收發器及其方法
CN115913269A (zh) 无线电设备的双频带操作
US9197276B2 (en) Semiconductor device, radio communication terminal, and method for controlling semiconductor device
KR101007211B1 (ko) 항공전자용 광대역 고주파 주파수 합성기
CN108028658A (zh) 用于模拟锁相环(pll)的无干扰带宽切换方案
US6954109B2 (en) Provision of local oscillator signals
KR100897194B1 (ko) 멀티모드 국부 발진기
CN112689961A (zh) 一种接收装置、发射装置及信号处理方法
WO2014078311A2 (en) Frequency synthesis using a phase locked loop
WO2019139567A1 (en) Folded planar antenna
CN102082758A (zh) 操作于多个不同频带的发射装置及相关的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant