JP2007158738A - 通信用半導体集積回路装置および無線通信システム - Google Patents
通信用半導体集積回路装置および無線通信システム Download PDFInfo
- Publication number
- JP2007158738A JP2007158738A JP2005351439A JP2005351439A JP2007158738A JP 2007158738 A JP2007158738 A JP 2007158738A JP 2005351439 A JP2005351439 A JP 2005351439A JP 2005351439 A JP2005351439 A JP 2005351439A JP 2007158738 A JP2007158738 A JP 2007158738A
- Authority
- JP
- Japan
- Prior art keywords
- external
- external terminal
- circuit
- integrated circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【課題】通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させる。
【解決手段】例えば、変調/復調等を行う半導体チップ上に、交差結合型のトランジスタ対を含む差動型発振回路部DF_VCOと、トランジスタ対の共通ノード側に接続される内部パッドP1,P4と、トランジスタ対の差動出力ノード側に接続される内部パッドP2,P3とを設ける。P1〜P4は、それぞれボンディングワイヤBWを介して外部リード端子LD1〜LD4に接続する。LD2,LD3には、それぞれチップ外付け部品となる外部負荷素子LOAD1,LOAD2を接続し、LD1,LD4には、固定電圧を印加する。このような構成において、外部リード端子では、LD2とLD3を隣接して配置し、LD2とLD3を挟むようにLD1とLD4を配置する。
【選択図】図3
【解決手段】例えば、変調/復調等を行う半導体チップ上に、交差結合型のトランジスタ対を含む差動型発振回路部DF_VCOと、トランジスタ対の共通ノード側に接続される内部パッドP1,P4と、トランジスタ対の差動出力ノード側に接続される内部パッドP2,P3とを設ける。P1〜P4は、それぞれボンディングワイヤBWを介して外部リード端子LD1〜LD4に接続する。LD2,LD3には、それぞれチップ外付け部品となる外部負荷素子LOAD1,LOAD2を接続し、LD1,LD4には、固定電圧を印加する。このような構成において、外部リード端子では、LD2とLD3を隣接して配置し、LD2とLD3を挟むようにLD1とLD4を配置する。
【選択図】図3
Description
本発明は、通信用半導体集積回路装置および無線通信システムに関し、特に周波数変換や変調/復調などを行うフロントエンドICとそれを含んだコードレス電話システムなどに適用して有効な技術に関するものである。
例えば、特許文献1には、基準発振信号の生成回路や、この基準発振信号が入力されるPLL(Phase Locked Loop)回路などを含んだチューナ用集積回路において、基準発振信号の生成回路に発振子を接続するための外部接続端子を、外部電源端子と外部接地端子の間に設置した構成が示されている。これによって、発振子の外部接続端子がシールドされるため、この外部接続端子が他の外部端子に及ぼすノイズを低減することが可能となる。
特開2003−219291号公報
一般的に、無線通信システムには、送信/受信信号と局部発振信号を合成するアップコンバータ/ダウンコンバータと、局部発振信号を生成する電圧制御発振回路(VCO:Voltage Controlled Oscillator)及びそれを含んだPLL回路などが含まれている。近年、このような無線通信システムでは、高周波数帯が用いられることが多く、ノイズなどの影響が益々大きくなっている。例えば、無線通信システムの一つであるコードレス電話システムでは、使用する周波数数帯が900MHz帯から、2.4GHz帯、更には5.8GHz帯等へと推移している。そうすると、VCO回路などのノイズが増大するが、一方でコードレス電話ではアナログ変調を用いる場合があるため高いノイズ耐性が求められる。
図8は、本発明の前提として検討した通信用半導体集積回路装置において、それに含まれるVCO回路の構成例を示す回路図である。例えば、コードレス電話システムなどで使用されるVCO回路は、図8に示すように、LC共振を利用した差動型(交差結合型)の発振回路が用いられる。図8では、半導体チップ内に、差動対を構成するNPN型バイポーラトランジスタQ81,Q82と、抵抗R82を介して周波数調整信号SPD8が入力されるノードND8とQ81のコレクタおよびQ82のコレクタとの間にそれぞれ設けられたバラクタダイオードVC81およびVC82などを含んでいる。
Q81のコレクタ、Q82のコレクタは、それぞれ内部パッドPLA,PLBおよびボンディングワイヤBWを介して外部リード端子LLA,LLBに接続され、外部リード端子LLA,LLBの先にインダクタ素子L81,L82が接続される。また、一方の外部リード端子(例えばLLA)の隣には、接地電圧GNDに接続される外部リード端子LGNDが設けられ、このLGNDは、ボンディングワイヤBW、内部パッドPGNDおよび抵抗R81を介してQ81,Q82のエミッタに共通接続される。
例えば、コードレス電話システムなどでは、さほど高密度な実装を行う必要がないため、このようにインダクタ素子L81,L82を半導体チップ上で形成せずに、外付け部品とすることが多い。また、外付け部品とすることで、半導体チップ上に形成する際に必要なインダクタンス調整回路等が不要となり、簡素な構成になるため、低コストで安定した発振性能を発揮させることが可能となる。
ところで、図8のような構成において、インダクタ素子に接続される一方の外部リード端子(例えばLLA)およびボンディングワイヤBW(以降、これらを纏めて外部リード端子部と呼ぶ)は、その隣に配置されたGNDに接続される外部リード端子部LGND,BWから相互インダクタンスLm1の影響を受けている。これに対して、他方の外部リード端子部LLB,BWは、その隣に配置された何らかの信号に対応する外部リード端子部から相互インダクタンスの影響を受けるか、もしくは、このような外部リード端子部が存在しない場合もある。したがって、外部リード端子部LLA,BWと外部リード端子部LLB,BWのそれぞれに影響する相互インダクタンスは不均衡となる。更に、GNDとなる外部リード端子部LGND,BWは、外部リード端子部LLA,BWとの相互インダクタンスLm1によって差動信号の片方のみから影響を受ける。本発明者の検討によると、このようなアンバランスに起因して、VCOの周波数が高くなるほど安定した発振が困難となることが判明した。
そこで、GNDとなる外部リード端子部LGND,BWを外部リード端子部LLA,BWと外部リード端子部LLB,BWの間に配置することが考えられる。この場合、外部リード端子部LLA,BWと外部リード端子部LLB,BWとの距離が離れることになる。外部リード端子部LLA,BWと外部リード端子部LLB,BWは、差動対の関係となっているため、これらの間の相互インダクタンスLm2は、各外部リード端子部の実効的なインダクタンスを低減する方向に作用する。したがって、距離が離れると、実質上、各外部リード端子部の実効的なインダクタンスが増加することに等しくなり、その増加分、外付けのインダクタ素子L81,L82のL(インダクタンス)値を小さくしなければならない。
一般的に、発振周波数(共振周波数)を高くするためには、L値が小さいインダクタ素子を用いる必要があるが、これに加えて、前述したような要因に伴い更にL値を下げる必要性が生じると、外付けのインダクタ素子ではこのL値の仕様を満たせない恐れがある。例えば、現状汎用的に存在する外付けインダクタ素子は、L値が小さいもので1nH程度のものが存在する。本発明者の検討によると、前述したように外部リード端子部LLA,BWとLLB,BWの間隔を離した状態で例えば1450MHzの発振を実現するためには、外付けのインダクタ素子L81,L82に1nH程度のL値を要求することになる。そうすると、外付けのインダクタ素子の製造誤差(例えば±0.3nH)を考慮した場合、周波数調整信号SPD8による補正では賄えず、安定した発振の実現は困難と予想される。また、L値が小さい外付けのインダクタ素子を用いるほど、製造コストも増大する。
そこで、本発明の目的は、通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させることにある。また、本発明の他の目的は、低コストな通信用半導体集積回路装置および無線通信システムを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による通信用半導体集積回路装置は、交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、第1〜第4外部端子とを有するものとなっている。ここで、第1および第4外部端子には、前述したトランジスタ対の共通ノード側がボンディングワイヤを介して接続され、外部より固定電圧が印加される。また、第2および第4外部端子には、前述したトランジスタ対の差動出力ノード側がそれぞれボンディングワイヤを介して接続され、それぞれの端子には、発振回路の発振周波数を定める外部負荷素子が接続される。そして、このような構成において、第2外部端子の両隣に第1外部端子と第3外部端子が配置され、第3外部端子の両隣に第2外部端子と第4外部端子が配置されることが特徴となっている。
すなわち、それぞれに外部負荷素子が接続される2つの外部端子(第2、第3)が隣接して配置され、この2つの外部端子を挟んだ両側に固定電圧が印加される外部端子(第1、第4)が配置される。したがって、第2外部端子の部分に影響を及ぼす相互インダクタンスと、第3外部端子の部分に影響を及ぼす相互インダクタンスは、対象な端子配置であるためにほぼ同一となり、発振のアンバランスが生じず、ノイズ耐性が向上する。更に、差動対の関係となる第2外部端子と第3外部端子が隣接して配置されるため、互いの相互インダクタンスによって見かけ上のインダクタンス値が低下し、外部負荷素子のインダクタンスを広範囲に設定することが可能となる。
また、本発明による無線通信システムは、電圧制御発振回路を含み局部発振信号を生成するPLL回路と、この局部発振信号を用いて送受信信号の周波数変換を行う回路と、変調回路および復調回路とを含んだ第1デバイスと、第1デバイスからの送信信号を増幅するパワーアンプ回路を含んだ第2デバイスとを備えたものとなっている。ここで、第1デバイスと第2デバイスは、1つの誘電体基板上に実装され、第1デバイス内の電圧制御発振回路は、交差結合型のトランジスタ対を含んでいる。また、第1デバイスは、このトランジスタ対の共通ノード側からボンディングワイヤを介して接続される第1および第4外部端子と、このトランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続される第2および第3外部端子とを備えている。このような構成において、第2外部端子の両隣に、第1外部端子と第3外部端子が配置され、第3外部端子の両隣に、第2外部端子と第4外部端子が配置されることが特徴となっている。更に、前述した誘電体基板上に、一端に第2外部端子が接続され、他端に第1固定電圧が印加された第1インダクタ素子と、一端に第3外部端子が接続され、他端に第1固定電圧が印加された第2インダクタ素子とが実装され、第1外部端子と第4外部端子に、第2固定電圧が印加されることが特徴となっている。
このような構成を用いると、前述したように、第2外部端子と第3外部端子に影響を及ぼす相互インダクタンスがほぼ等しくなり、差動型の電圧制御発振回路によってバランスが取れた発振が実現できるため、無線通信システムのノイズ耐性を向上させることが可能となる。また、第2外部端子と第3外部端子の隣接配置によって、無線通信システムの実装部品となる第1インダクタ素子と第2インダクタ素子にインダクタンス値が大きいものを用いることが可能になるため、低コストな無線通信システムを実現可能となる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させることが可能となる。また、低コストな無線通信システムを実現できる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による無線通信システムにおいて、その送信系ブロックの構成例を示す概略図である。図2は、本発明の一実施の形態による無線通信システムにおいて、その受信系ブロックの構成例を示す概略図である。ここでは、図1および図2の無線通信システムが、例えば、コードレス電話システムである場合を例として説明する。
図1に示す送信系ブロックは、送信用フロントエンド回路TX_ICと、これに外付けされるマイクロコンピュータMCU、マイクMIC、フィルタFT1、ループフィルタLFT1、インダクタ素子L11,L12、インピーダンス整合回路MATH1およびパワーアンプ回路PA1、アンテナANT_Tなどから構成される。送信用フロントエンド回路(通信用半導体集積回路装置)TX_ICは、送信用の音声処理回路TX_AFと、制御回路LOG1と、位相比較回路PD1と、チャージポンプ回路CP1と、送信用の電圧制御発振回路TX_VCOと、パワーアンプ回路PA2と、分周回路DIV1などを含んでいる。
このような構成において、マイクMICより入力されたアナログ音声信号AFINは、送信用音声処理回路TX_AFに入力される。TX_AFでは、例えば音量の調整、音声の圧縮、ノイズの除去といった各種音声処理が行われ、その出力信号は、フィルタFT1を介して発振回路TX_VCOに入力される。TX_VCOでは、前述したフィルタFT1の出力となる変調信号MODを用いて、送信用の局部発振信号に対して周波数変調が加えられる。すなわち、周波数変換(アップコンバート)と変調が行われることになる。例えば、この局部発振信号は1425MHzであり、これに対し、MODの電圧値に応じて例えば±7.5kHz程度の変調が加えられる。
送信用の局部発振信号は、電圧制御発振回路TX_VCO、分周回路DIV1、位相比較回路PD1、チャージポンプ回路CP1、ループフィルタLFT1等から構成されるPLL回路によって生成される。PD1の一方には、水晶振動子等に基づいて生成された基準周波数信号(図示せず)が制御回路LOG1を介して入力され、他方には、TX_VCOの出力をDIV1によって分周した信号がLOG1を介して入力される。PD1は、これらの信号の位相比較結果に基づいてCP1を制御する。CP1は、PD1の位相比較結果に応じてLFT1に対する電流の供給または吐き出しを行う。そして、これによって定まるLFT1の電圧信号TXPDをTX_VCOに印加することで局部発振信号の周波数が制御される。
制御回路LOG1は、マイクロコンピュータMCUからのデータ入力を処理し、例えば分周回路DIV1での分周率の設定等を含むTX_IC全体の制御を行う。発振回路TX_VCOは、詳細な構成は後述するが、外付け部品のインダクタ素子L11,L12や、前述したLFT1の電圧信号TXPDによって、所望の周波数(例えば1425MHz)を備えた局部発振信号を生成し、更には、変調信号MODに応じた周波数変調を行う。TX_VCOの出力は、分周回路DIV1とパワーアンプ回路PA2に入力される。PA2の出力信号RFOUTは、外付け部品のインピーダンス整合回路MATH1およびパワーアンプ回路PA1に入力され、PA1の出力がアンテナANT_Tを介して送信される。なお、図示はしないが、PA2の前段には、例えば、4倍の逓倍回路が設けられ、これによって、ANT_Tからの送信周波数は5.8GHz帯となる。
一方、図2に示す受信系ブロックは、受信用フロントエンド回路RX_ICと、これに外付けされるマイクロコンピュータMCU、スピーカSPKR、フィルタFT2,FT3、ループフィルタLFT2、インダクタ素子L21,L22、インピーダンス整合回路MATH2およびロウノイズアンプ回路LNA、アンテナANT_Rなどから構成される。受信用フロントエンド回路(通信用半導体集積回路装置)RX_ICは、受信用の音声処理回路RX_AFと、制御回路LOG2と、位相比較回路PD2と、チャージポンプ回路CP2と、受信用の電圧制御発振回路RX_VCOと、ミキサ回路IRMIXと、復調回路IF_DEMと、分周回路DIV2などを含んでいる。
このような構成において、ANT_Rより受信した高周波信号は、LNAおよびMATH2によって増幅およびインピーダンス整合され、これらの処理を経た信号RFINは、ミキサ回路IRMIXの一方の入力となる。IRMIXの他方には、RX_VCOから受信用の局部発振信号が入力され、IRMIXは、この局部発振信号と入力信号RFINとを合成する。すなわち、周波数変換(ダウンコンバート)が行われる。例えば、入力信号RFINは、5.71GHz帯であり、受信用の局部発振信号は、5.7GHzであり、IRMIXによって、これらの和および差となる周波数帯の信号が生成される。
IRMIXによって生成された信号は、復調回路IF_DEMに入力される。IF_DEMでは、外付け部品のフィルタFT2を用いてIRMIXでの差の周波数帯となる10MHz帯の信号を抽出し、これに対して波形の成形やFM検波(周波数−電圧変換)などを行い、アナログ音声信号を生成する。このアナログ音声信号は、フィルタFT3を介して音声処理回路RX_AFに出力される。RX_AFでは、例えば、ノイズの除去、音量調整、音声の伸長といった各種音声処理が行われ、その出力信号AFOUTがスピーカSPKRに出力される。
受信用の局部発振信号は、電圧制御発振回路RX_VCO、分周回路DIV2、位相比較回路PD2、チャージポンプ回路CP2、ループフィルタLFT2等から構成されるPLL回路によって生成される。なお、このPLL回路および制御回路LOG2の動作に関しては、図1で述べた送信系ブロックと同様であるため詳細な説明は省略する。発振回路RX_VCOは、詳細な構成は後述するが、外付け部品のインダクタ素子L21,L22や、ループフィルタLFT2の電圧信号RXPDによって、所望の周波数(例えば1425MHz)を備えた局部発振信号を生成する。
ところで、図1および図2においては、送信系ブロックと受信系ブロックを分離して示したが、実際上は図1の送信用フロントエンド回路TX_ICと図2の受信用フロントエンド回路RX_ICとを1つの半導体チップ上に形成することが可能である。このような半導体チップは、例えば、ボンディングワイヤおよび外部リード端子を備えたQFP(Quad Flat Package)などのパッケージに実装される。そして、誘電体基板上に、このようなパッケージと、その各種外付け部品(フィルタFT1〜3,LFT1,2、アンプ回路PA1,LNA、整合回路MATH1,2、マイクロコンピュータMCU、およびインダクタ素子L11,12,21,22等)が実装される。なお、この場合は、マイクロコンピュータMCUなどは送信系と受信系で共通使用が可能である。
以上のような無線通信システムにおいて、本発明の主要な特徴は、電圧制御発振回路TX_VCO,RX_VCOに関する外部リード端子の配置構成にある。以降、電圧制御発振回路TX_VCO,RX_VCOおよびその周辺部の詳細な構成例について説明する。
図3は、図1または図2の無線通信システムにおいて、その電圧制御発振回路周りの構成例を示す概略図である。すなわち、図1の送信用電圧制御発振回路TX_VCO周りや図2の受信用電圧制御発振回路RX_VCO周りに該当する。図3に示す電圧制御発振回路は、周波数調整信号SPDの電圧によって周波数の調整が可能な差動型の発振回路部DF_VCOを含んでいる。このDF_VCOは、例えば差動対となる交差結合型のトランジスタを含み、この差動対となるトランジスタが、共通ノードとなるノードND3を基準として差動動作を行い、内部パッドP2と内部パッドP3にそれぞれ差動信号を出力する。
この内部パッドP2,P3は、それぞれボンディングワイヤBWを介して外部リード端子LD2,LD3に接続される。チップ外部には、差動対となるトランジスタの負荷となり、DF_VCOの発振周波数を定めるための外部負荷素子(リアクタンス素子)LOAD1,LOAD2が設けられる。LOAD1の一端は、外部リード端子LD2に接続され、LOAD2の一端は、外部リード端子LD3に接続される。LOAD1,LOAD2の他端には、固定電圧が供給される。
一方、ノードND3は、内部パッドP1,P4に接続される。内部パッドP1,P4は、ボンディングワイヤBWを介して外部リード端子LD1,LD4に接続される。外部リード端子LD1,LD4には、LOAD1,LOAD2の他端とは反対の極性となる固定電圧が供給される。すなわち、LD1,LD4が接地電圧GNDの場合は、LOAD1,LOAD2の他端は電源電圧VCCとなり、LD1,LD4がVCCの場合は、LOAD1,LOAD2の他端はGNDとなる。なお、DF_VCOからは、差動の発振出力信号OUT,OUTBが出力されているが、この出力信号は、内部パッドP2,P3から得ることも可能である。
このような構成において、本発明の主要な特徴は、外部リード端子部LD2,BWの両隣に、外部リード端子部LD3,BWと外部リード端子部LD1,BWが配置され、外部リード端子部LD3,BWの両隣に、外部リード端子部LD2,BWと外部リード端子部LD4,BWが配置されることにある。すなわち、一方の外部負荷素子が接続される外部リード端子が、他方の外部負荷素子が接続される外部リード端子と固定電圧が供給される外部リード端子とによって挟まれる構成となっている。
したがって、一方の外部負荷素子が接続される外部リード端子部LD2,BWは、他方の外部負荷素子が接続される外部リード端子部LD3,BWから相互インダクタンスLm2を受け、固定電圧が供給される外部リード端子部LD1,BWから相互インダクタンスLm1を受ける。これと同様に、他方の外部負荷素子が接続される外部リード端子部LD3,BWも、外部リード端子部LD2,BWから相互インダクタンスLm2を受け、外部リード端子部LD4,BWから相互インダクタンスLm1を受ける。すなわち、外部リード端子部LD2,BWおよびLD3,BWは、影響を受ける相互インダクタンス値がほぼ同一となるため、差動対となる各トランジスタから見た実効的な負荷も同一となり、発振に際してアンバランスが生じない。これによって、ノイズ耐性を向上させることが可能となる。
また、外部リード端子部LD2,BWおよびLD3,BWは、その両側が固定電圧(GND又はVCC)によって挟まれた構成となっている。したがって、他の外部リード端子部などからのノイズに対してもシールド効果が働き、これによってもノイズ耐性を向上させることが可能となる。
更に、外部リード端子部LD2,BWとLD3,BWは、互いに隣接して配置される。これにより、図8で前述したように、この間の相互インダクタンスLm2によって外部リード端子部LD2,BWおよびLD3,BWの実効的なインダクタンス値などを低減することができ、外部負荷素子LOAD1,LOAD2の設定範囲を広げることが可能となる。したがって、無線通信システムの実装部品として汎用的な外部負荷素子を用いることが可能となり、低コストな無線通信システムを構築できる。
図4は、図1の無線通信システムにおいて、図3の構成を適用した送信用電圧制御発振回路周りの詳細な構成例を示す回路図である。図4に示す送信用電圧制御発振回路TX_VCOは、差動対を構成するNPN型バイポーラトランジスタQ41,Q42と、抵抗R42を介して周波数調整信号TXPDが入力されるノードND41とQ41のコレクタおよびQ42のコレクタとの間にそれぞれ設けられたバラクタダイオードVC41およびVC42などを含んでいる。バラクタダイオード(可変容量素子)VC41は、ノードND41側がアノード、Q41のコレクタ側がカソードであり、VC42は、ノードND41側がアノード、Q42のコレクタ側がカソードである。周波数調整信号TXPDは、図1で述べたように、チャージポンプ回路CP1や外部リード端子LPDに接続されるループフィルタ(図示せず)によって生成される。
また、TX_VCOは、図1で述べたように外部リード端子LMODから入力された変調信号MODによって周波数変調を行うため、バラクタダイオードVC43およびVC44などを備えている。VC43は、抵抗R45を介して変調信号MODが入力されるノードND42にアノードが接続され、Q41のコレクタにカソードが接続される。VC44は、抵抗R46を介して変調信号MODが入力されるノードND43にアノードが接続され、Q42のコレクタにカソードが接続される。また、ノードND42とノードND43の間には、容量素子C43とC44が設けられ、C43とC44の間が接地されている。
Q41のコレクタ、Q42のコレクタは、差動出力ノードとなり、それぞれ内部パッドPLA,PLBおよびボンディングワイヤBWを介して外部リード端子LLA,LLBに接続される。LLAは、チップ外付けのインダクタ素子L41の一端に接続され、LLBは、チップ外付けのインダクタ素子L42の一端に接続される。L41およびL42の他端には、電源電圧VCCが印加される。Q41のベースは、容量素子C41を介して、Q42のコレクタに接続され、Q42のベースは、容量素子C42を介して、Q41のコレクタに接続される。すなわち、交差結合となっている。また、Q41およびQ42のベースには、それぞれ、抵抗R43およびR44を介してバイアス電圧VB4が印加される。ここでは、このバイアス電圧VB4が印加されたQ41,Q42のベースから、それぞれ発振出力信号(送信用局部発振信号)OUTB,OUTを得ている。
Q41のエミッタおよびQ42のエミッタは、共通ノードとなり、抵抗R41を介して2つの内部パッドPGND,PGND2に接続される。PGND,PGND2は、それぞれボンディングワイヤBWを介して外部リード端子LGND,LGND2に接続され、この外部リード端子LGND,LGND2には、接地電圧GNDが印加される。なお、C41およびC42は、直流カット用の容量素子である。このような電圧制御発振回路TX_VCOは、L42とVC42(及びL41とVC41)によるLC共振によって、例えば1425MHzなどで発振する。更に、変調信号MODに応じてVC43およびVC44の容量値を変更することで、1425MHzに対して例えば±7.5kHz程度の変調が加わる。
図4のTX_VCOは、図3で述べたように、一方の外部負荷素子(インダクタ素子)が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧(接地電圧GND)が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。また、例えば外部リード端子間のピッチを0.5mmとした場合、本発明者の検討によると、1425MHzの発振を行うためのインダクタ素子L41,L42のL値は、1.6nH〜2.4nH程度を用いればよく、汎用的な部品で十分に対応可能である。さらに、本発明者の検討によると、図8のような構成では、1200MHz程度でノイズ量がコードレス電話に求められる規定値を超えるため1450MHz帯の実現が困難であったが、図4の構成例を用いることで、許容範囲内のノイズ量で1450MHz帯が実現できることとなった。
図5は、図4の構成例と図8の構成例とでノイズ量の比較を行った結果を示す表である。図5は、図4の構成例(両側GND)と図8の構成例(片側GND)を用いて、それぞれ無変調時の送信出力をFM検波器に入力し、FM残留ノイズを測定した結果である。図5に示すように、図4の構成例を基準にすると、図8の構成例では、差動回路のアンバランスなどに起因して1.2〜1.5倍のノイズ量が発生している。
図6は、図2の無線通信システムにおいて、図3の構成を適用した受信用電圧制御発振回路周りの詳細な構成例を示す回路図である。図6に示す受信用電圧制御発振回路RX_VCOaは、差動対を構成するNPN型バイポーラトランジスタQ61,Q62と、抵抗R62を介して周波数調整信号RXPDが入力されるノードND6とQ61のコレクタおよびQ62のコレクタとの間にそれぞれ設けられたバラクタダイオードVC61およびVC62などを含んでいる。バラクタダイオードVC61は、ノードND6側がアノード、Q61のコレクタ側がカソードであり、VC62は、ノードND6側がアノード、Q62のコレクタ側がカソードである。周波数調整信号RXPDは、図2で述べたように、チャージポンプ回路CP2や外部リード端子LPDに接続されるループフィルタ(図示せず)によって生成される。
Q61のコレクタ、Q62のコレクタは、それぞれ内部パッドPLA,PLBおよびボンディングワイヤBWを介して外部リード端子LLA,LLBに接続される。LLAは、チップ外付けのインダクタ素子L61の一端に接続され、LLBは、チップ外付けのインダクタ素子L62の一端に接続される。L61およびL62の他端には、電源電圧VCCが印加される。Q61のベースは、容量素子C61を介して、Q62のコレクタに接続され、Q62のベースは、容量素子C62を介して、Q61のコレクタに接続される。すなわち、交差結合となっている。また、Q61およびQ62のベースには、それぞれ、抵抗R63およびR64を介してバイアス電圧VB6が印加される。ここでは、このバイアス電圧VB6が印加されたQ61,Q62のベースから、それぞれ発振出力信号(受信用局部発振信号)OUTB,OUTを得ている。
Q61のエミッタおよびQ62のエミッタは、共通に接続され、抵抗R61を介して2つの内部パッドPGND,PGND2に接続される。PGND,PGND2は、それぞれボンディングワイヤBWを介して外部リード端子LGND,LGND2に接続され、この外部リード端子LGND,LGND2には、接地電圧GNDが印加される。なお、C61およびC62は、直流カット用の容量素子である。また、このような電圧制御発振回路RX_VCOaは、L62とVC62(及びL61とVC61)によるLC共振によって発振する。
図6のRX_VCOaは、図3で述べたように、一方の外部負荷素子(インダクタ素子)が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧(接地電圧GND)が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。
図7は、図6を変形した受信用電圧制御発振回路周りの構成例を示す回路図である。図7に示す受信用電圧制御発振回路RX_VCObは、図6の構成例と比較して電源電圧VCCと接地電圧GNDの極性を入れ替えたような構成となっている。そして、これに伴い差動対にPNP型バイポーラトランジスタQ71,Q72を用い、バラクタダイオードVC71,VC72の極性も入れ替わっている。すなわち、Q71,Q72のエミッタは、抵抗R71を介して2つの内部パッドPVCC,PVCC2に接続され、PVCC,PVCC2はボンディングワイヤBWを介して外部リード端子LVCC,LVCC2に接続される。そして、LVCC,LVCC2には電源電圧VCCが印加される。一方、外部リード端子LLA,LLBにそれぞれ接続されるインダクタ素子L71,L72の他端には、接地電圧GNDが印加される。そして、VC71は、Q71のコレクタにアノード側が接続され、VC72は、Q72のコレクタにアノード側が接続される。なお、これ以外の構成については、図6と同様であるため詳細な説明は省略する。
図7のRX_VCObは、図3で述べたように、一方の外部負荷素子(インダクタ素子)が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧(電源電圧VCC)が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、これまでに説明ではパッケージ形状としてQFPを挙げたが、ボンディングワイヤと外部リード端子を備えたSOP(Small Outline Package)等のパッケージ形状に適用した場合も同様の効果が得られる。更には、ボンディングワイヤを用いるQFN(Quad Flat Non−leaded package)などのパッケージに対しても効果が期待できる。また、差動対となるトランジスタは、バイポーラトランジスタに限らず、勿論MOSトランジスタを用いることも可能である。更に、図4に示した送信用電圧制御発振回路TX_VCOは、図7と同様に逆極性の回路としてもよい。また、本実施の形態においては、コードレス電話システムを例として説明を行ったが、これに限らず、高密度実装が不要であり、外付けのインダクタ素子を用いて発振信号を生成可能なBluetoothやIEEE 802.11等の無線通信システムに対しても同様に適応可能である。
本発明の無線通信システムは、特に、周波数変換や変調/復調などを行うフロントエンドICを含んだコードレス電話システムに適用して有効な技術であり、これに限らず、外付けのインダクタ素子などを用いて差動型の発振を行う通信用部品およびこれを搭載した無線通信システムに対して広く適用可能である。
MCU マイクロコンピュータ
MIC マイク
LOG 制御回路
PD 位相比較回路
CP チャージポンプ回路
TX_AF 送信用音声処理回路
FT フィルタ
LFT ループフィルタ
TX_VCO 送信用電圧制御発振回路
DIV 分周回路
LLA,LLB,LGND,LGND2,LVCC,LVCC2,LMOD,LPD,LD 外部リード端子
PLA,PLB,PGND,PGND2,PVCC,PVCC2,PMOD,PPD,P 内部パッド
PA パワーアンプ回路
MATH インピーダンス整合回路
ANT アンテナ
TX_IC 送信用フロントエンド回路
RX_IC 受信用フロントエンド回路
SPKR スピーカ
RX_AF 受信用音声処理回路
IF_DEM 復調回路
IRMIX ミキサ回路
RX_VCO 受信用電圧制御発振回路
LNA ロウノイズアンプ回路
LOAD 外部負荷素子
DF_VCO 差動型発振回路部
VC バラクタダイオード
R 抵抗
C 容量素子
L インダクタ素子
Q バイポーラトランジスタ
BW ボンディングワイヤ
MIC マイク
LOG 制御回路
PD 位相比較回路
CP チャージポンプ回路
TX_AF 送信用音声処理回路
FT フィルタ
LFT ループフィルタ
TX_VCO 送信用電圧制御発振回路
DIV 分周回路
LLA,LLB,LGND,LGND2,LVCC,LVCC2,LMOD,LPD,LD 外部リード端子
PLA,PLB,PGND,PGND2,PVCC,PVCC2,PMOD,PPD,P 内部パッド
PA パワーアンプ回路
MATH インピーダンス整合回路
ANT アンテナ
TX_IC 送信用フロントエンド回路
RX_IC 受信用フロントエンド回路
SPKR スピーカ
RX_AF 受信用音声処理回路
IF_DEM 復調回路
IRMIX ミキサ回路
RX_VCO 受信用電圧制御発振回路
LNA ロウノイズアンプ回路
LOAD 外部負荷素子
DF_VCO 差動型発振回路部
VC バラクタダイオード
R 抵抗
C 容量素子
L インダクタ素子
Q バイポーラトランジスタ
BW ボンディングワイヤ
Claims (11)
- 交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、
前記トランジスタ対の共通ノード側からボンディングワイヤを介して接続され、外部より固定電圧が印加される第1および第4外部端子と、
前記トランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続され、前記発振回路の発振周波数を定める外部負荷素子を接続するための第2および第3外部端子と備えた通信用半導体集積回路装置であって、
前記第2外部端子の両隣に前記第1外部端子と前記第3外部端子が配置され、
前記第3外部端子の両隣に前記第2外部端子と前記第4外部端子が配置されることを特徴とする通信用半導体集積回路装置。 - 請求項1記載の通信用半導体集積回路装置において、
前記第1〜前記第4外部端子は、リード端子であることを特徴とする通信用半導体集積回路装置。 - 請求項1記載の通信用半導体集積回路装置において、
前記通信用半導体集積回路装置は、QFPパッケージに実装されることを特徴とする通信用半導体集積回路装置。 - 請求項1記載の通信用半導体集積回路装置において、
前記発振回路には、前記トランジスタ対の差動出力ノード側に接続された容量素子が含まれ、
前記第2外部端子には、前記外部負荷素子となる第1インダクタ素子の一端が接続され、
前記第3外部端子には、前記外部負荷素子となる第2インダクタ素子の一端が接続され、
前記第2および前記第3外部端子の他端には、電源電圧が印加され、
前記第1および前記第4外部端子には、外部より接地電圧が印加されることを特徴とする通信用半導体集積回路装置。 - 請求項1記載の通信用半導体集積回路装置において、
前記発振回路には、前記トランジスタ対の差動出力ノード側に接続された容量素子が含まれ、
前記第2外部端子には、前記外部負荷素子となる第1インダクタ素子の一端が接続され、
前記第3外部端子には、前記外部負荷素子となる第2インダクタ素子の一端が接続され、
前記第2および前記第3外部端子の他端には、接地電圧が印加され、
前記第1および前記第4外部端子には、外部より電源電圧が印加されることを特徴とする通信用半導体集積回路装置。 - 交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、
連続した順番で配置された第1、第2、第3および第4内部パッドと、
連続した順番で配置された第1、第2、第3および第4外部端子と、
前記第1内部パッドと前記第1外部端子を接続する第1ボンディングワイヤと、
前記第2内部パッドと前記第2外部端子を接続する第2ボンディングワイヤと、
前記第3内部パッドと前記第3外部端子を接続する第3ボンディングワイヤと、
前記第4内部パッドと前記第4外部端子を接続する第4ボンディングワイヤとを備えた通信用半導体集積回路装置であって、
前記第1内部パッドと前記第4内部パッドは、前記トランジスタ対の共通ノード側に接続され、
前記第2内部パッドは、前記トランジスタ対の差動出力ノード側の一端に接続され、
前記第3内部パッドは、前記トランジスタ対の差動出力ノード側の他端に接続されることを特徴とする通信用半導体集積回路装置。 - 電圧制御発振回路を含み局部発振信号を生成するPLL回路と、前記局部発振信号を用いて送受信信号の周波数変換を行う回路と、変調回路および復調回路とを含んだ第1デバイスと、
前記第1デバイスからの送信信号を増幅するパワーアンプ回路を含んだ第2デバイスとを備えた無線通信システムであって、
前記電圧制御発振回路は、交差結合型のトランジスタ対を含み、
前記第1デバイスと前記第2デバイスは、1つの誘電体基板上に実装され、
前記第1デバイスには、
前記電圧制御発振回路に含まれるトランジスタ対の共通ノード側からボンディングワイヤを介して接続される第1および第4外部端子と、
前記電圧制御発振回路に含まれるトランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続される第2および第3外部端子とが備わっており、
前記第2外部端子の両隣には、前記第1外部端子と前記第3外部端子が配置され、
前記第3外部端子の両隣には、前記第2外部端子と前記第4外部端子が配置され、
前記誘電体基板上には、
一端に前記第2外部端子が接続され、他端に第1固定電圧が印加された第1インダクタ素子と、
一端に前記第3外部端子が接続され、他端に前記第1固定電圧が印加された第2インダクタ素子とが実装され、
前記第1外部端子と前記第4外部端子には、第2固定電圧が印加されることを特徴とする無線通信システム。 - 請求項7記載の無線通信システムにおいて、
前記第1デバイスは、QFPパッケージに実装されることを特徴とする無線通信システム。 - 請求項7記載の無線通信システムにおいて、
前記無線通信システムは、コードレス電話システムであることを特徴とする無線通信システム。 - 請求項7記載の無線通信システムにおいて、
前記第1固定電圧は、電源電圧であり、
前記第2固定電圧は、接地電圧であることを特徴とする無線通信システム。 - 請求項7記載の無線通信システムにおいて、
前記第1固定電圧は、接地電圧であり、
前記第2固定電圧は、電源電圧であることを特徴とする無線通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351439A JP2007158738A (ja) | 2005-12-06 | 2005-12-06 | 通信用半導体集積回路装置および無線通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351439A JP2007158738A (ja) | 2005-12-06 | 2005-12-06 | 通信用半導体集積回路装置および無線通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007158738A true JP2007158738A (ja) | 2007-06-21 |
Family
ID=38242519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351439A Pending JP2007158738A (ja) | 2005-12-06 | 2005-12-06 | 通信用半導体集積回路装置および無線通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007158738A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2003372A1 (en) | 2007-06-15 | 2008-12-17 | JATCO Ltd | Control device and method for automatic transmission |
JP2014502464A (ja) * | 2010-11-17 | 2014-01-30 | クゥアルコム・インコーポレイテッド | マルチバンドトランシーバ中での、loの発生および分配 |
-
2005
- 2005-12-06 JP JP2005351439A patent/JP2007158738A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2003372A1 (en) | 2007-06-15 | 2008-12-17 | JATCO Ltd | Control device and method for automatic transmission |
JP2014502464A (ja) * | 2010-11-17 | 2014-01-30 | クゥアルコム・インコーポレイテッド | マルチバンドトランシーバ中での、loの発生および分配 |
KR101450498B1 (ko) | 2010-11-17 | 2014-10-13 | 퀄컴 인코포레이티드 | 멀티-대역 트랜시버에서 lo 생성 및 분배 |
US9160396B2 (en) | 2010-11-17 | 2015-10-13 | Qualcomm Incorporated | LO generation and distribution in a multi-band transceiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Otis et al. | A 300-μW 1.9-GHz CMOS oscillator utilizing micromachined resonators | |
US6731182B2 (en) | Voltage-controlled oscillator and communication apparatus employing the same | |
JP3475037B2 (ja) | 無線機 | |
US8593216B2 (en) | Loop filter with noise cancellation | |
US6903617B2 (en) | Method and apparatus for synthesizing high-frequency signals for wireless communications | |
US6628170B2 (en) | Low noise amplifier | |
US8618884B2 (en) | High-frequency signal processing device | |
JP3813083B2 (ja) | 送受信装置 | |
JPH1065442A (ja) | 平衡半導体集積装置 | |
US7340232B2 (en) | Receiving system and semiconductor integrated circuit device for processing wireless communication signal | |
CN108270438B (zh) | 本地振荡器产生系统及其产生方法 | |
JP4373332B2 (ja) | 発振器および集積回路 | |
JP2007158738A (ja) | 通信用半導体集積回路装置および無線通信システム | |
JP4282345B2 (ja) | 半導体集積回路装置 | |
JP3811365B2 (ja) | 無線通信装置用フロントエンドモジュール | |
KR102503742B1 (ko) | 다중-대역 밀리미터파 5g 통신을 위한 광대역 위상 고정 루프 | |
JP2007158766A (ja) | 半導体集積装置 | |
JP2000307344A (ja) | 電圧制御発振器及び半導体集積回路装置 | |
JP3893932B2 (ja) | 電圧制御発振器 | |
JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
JP2002252324A (ja) | 半導体装置およびその製造方法 | |
CN210297640U (zh) | 一种c波段压控振荡器 | |
JP3664006B2 (ja) | 移動体通信用発振器 | |
JP2010004304A (ja) | 電力増幅回路及び送信機並びに送受信機 | |
Tasic et al. | Multi-standard/multi-band adaptive voltage-controlled oscillator |