CN103329003A - 信号处理电路和超声诊断装置 - Google Patents

信号处理电路和超声诊断装置 Download PDF

Info

Publication number
CN103329003A
CN103329003A CN2012800056561A CN201280005656A CN103329003A CN 103329003 A CN103329003 A CN 103329003A CN 2012800056561 A CN2012800056561 A CN 2012800056561A CN 201280005656 A CN201280005656 A CN 201280005656A CN 103329003 A CN103329003 A CN 103329003A
Authority
CN
China
Prior art keywords
circuit
matrix
signal processing
cordic
covariance matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800056561A
Other languages
English (en)
Other versions
CN103329003B (zh
Inventor
依田晴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103329003A publication Critical patent/CN103329003A/zh
Application granted granted Critical
Publication of CN103329003B publication Critical patent/CN103329003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52046Techniques for image enhancement involving transmitter or receiver

Abstract

一种信号处理电路(12),将以预定周期连续输入的复协方差矩阵(11a1,11a2,11a3…)分别变换成上三角矩阵。该信号处理电路包括:存储单元(11),存储至少N个复协方差矩阵(11a1,11a2,11a3…);读取单元(21),读取(11a1,11a2,11a3…)存储的复协方差矩阵的矩阵元素;CORDIC计算电路(22),通过流水线电路系统实施CORDIC算法;以及QR分解控制单元(25),控制读取单元(21)和CORDIC计算电路单元(22)以通过对单个复协方差矩阵迭代使用CORDIC计算电路单元(22)来计算上三角矩阵,以及以交织的形式并行地计算N个复协方差矩阵向上三角矩阵的变换。

Description

信号处理电路和超声诊断装置
技术领域
本发明涉及执行复协方差矩阵的QR分解的计算电路,更特别地,涉及适合应用于超声诊断装置的自适应信号处理电路的计算电路系统。
背景技术
近年来,由于在数字信号处理技术中取得的进步,先进的自适应信号处理正在越来越多的领域(诸如雷达信号处理、无线通信以及无线LAN)中被实现。将自适应信号处理向超声回波信号处理的引入在超声诊断装置的领域中也正在被审视,并且,期望这种引入来提高回波图像的分辨率和对比度。
自适应信号处理是先进的信号处理技术,其涉及在学习输入信号的特性的同时重新配置并且优化信号处理。已经提出了许多方法,诸如最小均方误差(MMSE)方法、最大信号噪声(MSN)比方法、以及受约束的功率最小化(Constrained Minimization of Power,CMP)方法。然而,与普通的信号处理相比,自适应信号处理要求庞大的计算量。如此,实现能够以高速执行这种庞大的计算量的小尺寸且低价格的计算单元已经成为自适应信号处理的实际应用面临的主要问题。
现在将描述当在超声诊断装置中使用CMP方法时的自适应信号处理。在CMP方法中,通过将由约束所保护的信号成分保持原样并且藉由最小化输出功率抑制其它的干扰波成分,优化输入信号。在这样做时,使用顺序地输入的超声接收信号的复协方差矩阵A和约束矢量C来计算:
CHA-1C       (1)
对于计算项(1),通常对计算项(2)进行计算:
A-1C    (2)
并且,计算其结果与约束矢量C的内积。计算项(2)包含逆矩阵,并且该计算项(2)是自适应信号处理所要求的庞大的计算量中的主要因素。在CMP方法中,受约束的最小化功率值(constrained minimizedpower value)p被计算为:
p = Log [ 1 2 · C H A - 1 C ] - - - ( 3 )
并且被假定为回波图像的一个像素信号。
防止超声回波图像的像素密度的劣化要求以至少大约5MHz的周期创建复协方差矩阵,并且相应地,受约束的最小化功率值p也必须以5MHz或者更大的周期被计算。
如上所述,将CMP方法应用于超声诊断装置要求能够以5MHz或者更大的周期,或者换句话说在等于或小于200ns的短时间段中,对本质上需要大量计算的计算项(2)进行计算的小尺寸且低价格的计算单元。这表现为实际应用中的主要问题。
以与CMP方法类似的方式,在许多自适应信号处理技术(诸如MMSE方法和MSN方法)的优化计算处理中,出现计算项(4):
A-1y     (4)
该计算项(4)是复协方差矩阵A的逆矩阵与复矢量y的积。理论上,逆矩阵的计算需要大量的计算,该大量的计算与矩阵的大小的立方成比例,并且在涉及复数时,计算量进一步增大。
为了明确本发明的背景,将以具体的表达方式来描述计算项(4)的计算方法。计算项(4)可作为以复协方差矩阵A为系数的联立线性方程(5)的解矢量x而被计算。
Ax=y    (5)
尽管可以用许多方式来求解该联立线性方程,但是,一般的解法使用QR分解处理和回代(backward substitution)处理的结合。
可通过展开为元素而将计算项(5)的矩阵形式表达为:
Figure BDA00003508522600031
QR分解处理指的是一种计算处理,在该计算处理中,将表达式(6)的两边均乘以适当的矩阵以将系数矩阵变换成由以下表达的上三角矩阵:
Figure BDA00003508522600032
另外,回代处理指的是从变换成表达式(7)的形式的联立线性方程根据如下表达的过程来计算解矢量x的各元素x1、x2、…、xn的处理。
x n = 1 r nn · b n
x n - 1 = 1 r n - 1 n - 1 · ( b n - 1 - r n - 1 n · x n )
x n - 2 = 1 r n - 2 n - 2 · ( b n - 2 - r n - 2 n · x n - r n - 2 n - 1 · x n - 1 )
x n - 3 = 1 r n - 3 n - 3 · ( b n - 3 - r n - 3 n · x n - r n - 3 n - 1 · x n - 1 - r n - 3 n - 2 · x n - 2 ) . . . - - - ( 8 )
该计算过程被称为回代处理,这是因为从解矢量x的最后元素依次迭代执行代入。QR分解处理和回代处理所需的计算量之间的比较揭示了:QR分解处理的计算压倒性地多于回代处理的计算。因此,此前描述的关于计算量的问题可被视为QR分解处理的庞大的计算量的问题。
如上所述,求解在自适应信号处理中出现的计算项(4)的一般方法是将QR分解处理与回代处理结合。例如,专利文献1公开了使用Givens旋转方法的QR分解处理与回代处理的结合。另外,专利文献2公开了根据Givens旋转方法的QR分解处理以及具有脉动阵列(systolic array)结构的QR分解电路。
具有脉动阵列结构的QR分解电路如果在没有修改的情况下被实现则具有大的电路尺寸。考虑到这一点,非专利文献1提出通过迭代使用包含构成脉动阵列的两类基本单元(cell)的电路来减小电路尺寸。非专利文献1还提供了关于在作为简单的LSI的FPGA上创建4×4矩阵的逆矩阵计算电路以实现大约8.1μs的计算速度的报告。
然而,如上所述,将自适应信号处理应用于超声诊断装置要求以5MHz或者更大的周期执行QR分解处理和回代处理,这意味着需要由NPL1中所描述的电路所提供的计算速度的数十倍之高的计算速度。
(PTL1)日本专利申请公开No.2006-324710
(PTL2)日本专利申请公开No.2009-135906
非专利文献
(NPL1)M.Karkooti等人,“FPGA Implementation of MatrixInversion Using QRD-RLS Algorithm”,Asilomar Conference onSignal,System,and Computers,2005年10月
发明内容
考虑到上述问题,本发明的一个目的是提供能够以高速计算需要特别大的计算量的QR分解的信号处理电路,以及实现使用自适应信号处理的高性能超声诊断装置。
为了解决这些问题,本发明在其一方面提供一种信号处理电路,该信号处理电路将以预定周期连续输入的复协方差矩阵分别变换成上三角矩阵,
该信号处理电路包括:
存储单元,存储至少N个复协方差矩阵;
读取单元,读取所存储的复协方差矩阵的矩阵元素;
CORDIC计算电路,通过流水线电路系统实施CORDIC算法;以及
QR分解单元,控制读取单元和CORDIC计算电路以通过对单个复协方差矩阵迭代使用CORDIC计算电路来计算上三角矩阵,以及以交织的形式并行地计算N个复协方差矩阵向上三角矩阵的变换。
本发明在另一方面提供一种超声诊断装置,包括:
多个超声接收元件,接收从被检体发射的超声波并且将所述超声波转换成接收信号;
时延电路,将从多个超声接收元件获取的多个接收信号的相位均匀化;以及
自适应信号处理单元,将自适应信号处理应用于从时延电路获取的相位均匀化的接收信号,其中
自适应信号处理单元包括:
复化电路,将相位均匀化的接收信号分别复化并且获取多个复信号;
协方差矩阵计算电路,计算多个复信号的复协方差矩阵;以及
以上提到的信号处理电路,将复协方差矩阵变换成上三角矩阵。
根据本发明,可提供一种能够以高速计算QR分解的小尺寸且低价格的信号处理电路。并且,还可提供一种使用自适应信号处理的高性能超声诊断装置。
从以下参照附图的示例性实施例的描述,本发明的其它特征将变得清晰。
附图说明
图1是示出根据本实施例的超声诊断装置的配置的图;
图2A是使用CORDIC算法的ROT处理的说明图;
图2B是使用CORDIC算法的VEC处理的说明图;
图3是示出当通过流水线计算电路实现CORDIC算法时的示例的图。
图4是根据本实施例的信号处理电路的框图;
图5A是示出单个矩阵的QR分解的计算时间的图;
图5B是根据本实施例的QR分解的并行计算结果的说明图;以及
图6是根据本实施例的并行计算操作序列的说明图。
具体实施方式
自适应信号处理也可在超声诊断装置的领域中作为用于提高性能的技术而被应用。应用自适应信号处理的一个目的是,消除来自通过多个接收元件接收的回波信号的噪声波的影响,以及以令人满意的SN比仅接收来自焦点的反射波信号,以便提高回波图像的分辨率和对比度。然而,由于被检体内部的反射材料的分布,叠加在超声回波信号上的噪声波的方向和强度在极短的时间段内迅速变化,因此,必须以数十ns到数百ns的极短周期迭代自适应信号处理所特有的计算,以便防止在时间方向上的分辨率的劣化。另外,期望复协方差矩阵A的大小大约至少为6×6~10×10,并且,将自适应信号处理应用于超声诊断装置具有这样的问题,即:需要此前描述的NPL1中提供的计算速度的大约数十到数百倍之高的计算速度。在这种情况下,为了提高计算速度,必须以高速执行占自适应信号处理的大部分的QR分解。
尽管用于QR分解的各种方法是已知的,但是,在本发明中使用Givens旋转方法。Givens旋转方法是通过在迭代二维矢量旋转的同时依次将协方差矩阵的下三角区域的矩阵元素逐一地变换为“0”元素来将协方差矩阵A变换成上三角矩阵的方法。另外,公知的CORDIC(COordinate Rotation DIgital Computer)算法被用作二维矢量旋转算法,所述二维矢量旋转算法是Givens旋转方法的基本计算。
CORDIC算法是具有以下基本原理的算法:通过根据预定的旋转角度的行向左或向右旋转二维矢量,使二维矢量收敛于期望的旋转角度。CORDIC算法具有优异的特性,在于:可通过仅涉及整型加减的处理来实现旋转,而不必执行三角函数和平方根的复杂计算。另一方面,原理上,CORDIC算法需要执行顺序的计算,因此具有直到结果输出需要长的时间段的缺点。
QR分解处理可由结合Givens旋转方法和CORDIC算法的计算电路容易地实现。然而,由于通过Givens旋转方法将矩阵元素逐一地变换成“0”元素的过程包含其中将一次计算的结果用于下一次计算的许多计算处理,因此常规上,一直难以将花费长时间来产生一次计算的结果的CORDIC算法用于高速计算。
考虑到这一点,NPL1通过用SGR(平方Givens旋转,SquaredGivens Rotation)方法替代Givens旋转方法以及使用浮点计算电路直接执行计算来实现更高的计算速度,该SGR方法可仅通过四则算数运算被执行。这种布置能够显著提高每个协方差矩阵的QR分解的速度。然而,由于浮点计算电路复杂并且具有大的电路尺寸,因此,一直难以实现适于超声应用的显著的速度提高和尺寸减小。
为了在利用可通过简单的计算电路实现的CORDIC算法的特性的同时实现高速电路,本发明:
(1)用流水线电路实现CORDIC算法的顺序处理;以及
(2)以交织的形式并行地计算多个连续输入的复协方差矩阵的QR分解。
在这种情况下,交织形式的并行计算是这样一种数据处理形式,该数据处理形式通常在通过时间共享处理器来使用单个处理器多次计算包含多个计算步骤的复杂的复计算以使得复杂的复计算的各计算步骤彼此之间交织时被使用。
尽管流水线电路增大直到获得结果所需的时间,但是,由于可以对于各时钟连续地输入和执行不同的旋转,因此各旋转所需的时间可缩短到一个时钟。因此,通过在针对多个复协方差矩阵的计算当中将优先级给予可被计算的旋转并且执行这些旋转,使得这些旋转以交织的形式彼此之间交织,每单位时间的计算量可被显著地减少。结果,尽管直到计算结果被输出需要长的时间段,但是,每个输入矩阵的计算时段可以显著地减少。
<超声诊断装置的总体配置>
图1是根据本发明的实施例的使用CMP方法的超声诊断装置的框图。
超声探测器1被使用以便与被检体接触,并且向/从被检体发送和接收超声束。超声探测器1包含多个超声传送/接收元件(换能器)5,所述超声传送/接收元件(换能器)5基于施加的驱动信号来传送超声束,接收由被检体发射(反射)的传播的超声回波,将超声回波转换成作为模拟信号的接收信号,以及输出该接收信号。超声传送/接收元件被一维或二维地布置,以形成换能器阵列(元件阵列)。作为替换方案,超声探测器1可包含代替换能器的超声传送元件和超声接收元件。
传送信号处理电路2在CPU的指令下产生传送信号3,并且经由开关电路4驱动超声传送/接收元件组5。从而,脉冲超声束6从超声探测器1被传送。通过超声束6的反射产生的超声回波7通过超声传送/接收元件组5转换成电信号,并且经由开关电路4被发送到时延电路8。
时延电路8是执行接收聚焦(或者换句话说,调整各接收信号的时延)以使得来自同一点P的回波信号的到达时间变得均匀的电路。更具体地,来自多个信道的接收的超声信号经受期望的聚焦延迟,然后被相加。尽管直至时延电路8的配置与不执行自适应信号处理的普通的超声诊断装置是共通的,但是,时延电路8之后的处理是自适应信号处理(CMP方法)所特有的。
信号复化(complexification)电路9是将90度异相的信号作为虚部信号分别加到各接收信号以获得多个复信号的电路。复协方差矩阵计算电路10是以预定的周期在被转换成复信号的接收信号之间产生复协方差矩阵A、并且将复协方差矩阵A存储在存储电路11中的电路。
例如,当来自传送信号处理电路2的传送信号3经由超声传送/接收元件组5被传送时,在该传送之后的大约100μs的期间,传送信号3的回波信号被连续地接收,并且,以50MHz的时钟被采样的数字信号被传送到时延电路8。其延迟时间由时延电路调整的信号每10个时钟(5MHz)由信号复化电路9和复协方差矩阵计算电路10变换成复协方差矩阵,并且,一系列被变换的协方差矩阵A[1]、A[2]、A[3]、…被暂时存储在存储电路11中。
尽管复协方差矩阵计算电路10实际上通过对输入信号协方差矩阵施加额外的处理(诸如时间平均和空间平均)来产生输出矩阵,但是其细节与本发明不直接相关,因此其细节将被省略。
QR分解电路12、回代电路13、以及内积计算电路14是表示自适应信号处理的特征的处理电路,并且对计算项(1)进行计算:
CHA-1C     (1)
该计算项(1)对于连续地被存储在存储电路11中的协方差矩阵A[i]中的每一个使用已知的约束矢量C。在这种情况下,约束矢量C是指定超声信号的期望的接收方向的方向矢量,并且相对于经受时延处理的输入信号,约束矢量C通常是以1作为其全部元素的列矢量。另外,右肩上的符号H表示复共轭转置矩阵。
通常,对计算项(1)的计算涉及对计算项(2)的计算,
A-1C    (2)
以及执行其结果与约束矢量C的内积计算。该计算项(2)包含逆矩阵,并且因而是自适应信号处理的庞大的计算量中的主要因素。因此,本实施例的主要目的是实现能够以高速执行该计算的计算单元。
LOG变换电路15使用计算结果来根据CMP方法将受约束的最小化功率值p计算为:
p = Log [ 1 2 &CenterDot; C H A - 1 C ] - - - ( 3 ) ,
并且将受约束的最小化功率值p作为回波图像的一个像素信号传送到CPU。换句话说,由于如前所述每10个时钟产生复协方差矩阵A,因此,每10个时钟也计算一个像素值。CPU对传送的回波图像信号进行编辑,并且在显示装置16上显示与回波图像相同的图像。
根据图1所示的配置,可以实现使用自适应信号处理的高性能超声诊断装置。但是,使用以这种方式配置的装置执行实时图像显示需要此前描述的三个电路即QR分解电路12、回代电路13以及内积计算电路14在依次产生的协方差矩阵的迭代周期内分别完成计算。在这三个电路当中,QR分解电路12的计算量特别大。在此前描述的示例中,协方差矩阵的迭代周期是200ns,这与相当于50MHz时钟的10个时钟的时间段对应。这意味着需要NPL1中所公开的8.1μs的数十倍快的高速计算。
本实施例通过巧妙地设计执行QR分解处理的QR分解电路12,使得能够进行常规示例的数十到数百倍快的计算,该QR分解处理在自适应信号处理中具有特别大的计算量。另外,本实施例还使得能够以小的尺寸和低的成本创建QR分解电路12。由于这种小尺寸且低成本的高性能QR分解电路12,可以实现应用自适应信号处理的高性能超声诊断装置。
此外,尽管在上面的示例中描述了采用CMP方法的配置作为自适应信号处理,但是,即使当采用其它方法(诸如MMSE方法和MSN方法)时,仍然存在需要高速计算的事实。另外,对于任何方法,QR分解都是需要特别大的计算量的部分。因此,使用根据本实施例的QR分解电路12,可以实现应用自适应信号处理(诸如MMSE方法和MSN方法)的高性能超声诊断装置。
<Givens旋转算法>
为了提供根据本实施例的QR分解电路12的内容的具体描述,以下将更详细地描述使用Givens旋转算法的QR分解处理。如前所述,Givens旋转方法是这样一种计算方法,在该计算方法中,二维矢量旋转被迭代以将矩阵元素逐一地变换成“0”元素。
换句话说,首先,如表达式(9)中所呈现的,协方差矩阵A被旋转矩阵Q左乘,以将协方差矩阵A的第2行、第1列的元素变为“0”。此时,表达式(9)中的与旋转矩阵Q的相乘相当于执行n个二维矢量的旋转,该n个二维矢量由布置在协方差矩阵A的第1和第2行的垂直方向上的2个元素构成。
(9)
然后,如表达式(10)所呈现的,左乘另一旋转矩阵Q,以将第3行、第1列的元素变为“0”。表达式(10)中的与旋转矩阵Q的相乘相当于执行n个二维矢量的旋转,该n个二维矢量由布置在协方差矩阵A的第1和第3行的垂直方向上的2个元素构成。
Figure BDA00003508522600112
(10)
通过对第n行、第1列元素迭代类似的处理,如表达式(11)所呈现的,完成了第1列元素向上三角矩阵的转换。
Figure BDA00003508522600113
(11)
一旦完成第1列元素向上三角矩阵的转换,就如表达式(12)所呈现的,乘以旋转矩阵Q,以将第2行、第2列元素变为“0”。
Figure BDA00003508522600114
(12)
通过一个接一个地迭代这种处理,一旦完成第2列元素的上三角化,第3列和第4列元素就依次被上三角化,并且最终完成输入矩阵的上三角化。
如上所示,尽管使用Givens旋转的QR分解对矩阵计算迭代了与要被变为“0”的元素相同的次数,但是,所有的矩阵计算都是基于旋转二维矢量。因此,以表达式(13)所呈现的2×2矩阵的上三角化计算为例,将更详细地描述Givens旋转计算过程。
q 11 q 12 q 21 q 22 a 11 a 12 a 21 a 22 &DoubleRightArrow; b 11 b 12 0 b 22 - - - ( 13 )
在2×2矩阵的情况下,Givens旋转处理涉及首先获得将协方差矩阵A的第2行、第1列的元素变为“0”的旋转矩阵Q的各系数,然后使用旋转矩阵Q执行矩阵乘法。
如果协方差矩阵是实矩阵,那么,通过计算由第1列元素构成的矢量的绝对值和幅角,如表达式(14)所呈现的,
R a 1 = ( a 11 ) 2 + ( a 21 ) 2 &theta; = ArcTan [ a 21 a 11 ] - - - ( 14 )
则可如表达式(15)获得旋转矩阵Q。
q 11 q 12 q 21 q 22 = cos &theta; sin &theta; - sin &theta; cos &theta; - - - ( 15 )
另外,如果将由协方差矩阵A的第2列元素构成的矢量的旋转结果表达为表达式(16),
cos &theta; sin &theta; - sin &theta; cos &theta; a 12 a 22 = b 12 b 22 - - - ( 16 )
那么,协方差矩阵A和旋转矩阵Q的相乘结果可由表达式(17)表达。
cos &theta; sin &theta; - sin &theta; cos &theta; a 11 a 12 a 21 a 22 = R al b 12 0 b 22 - - - ( 17 )
这里,获得二维矢量的绝对值和幅角的表达式(14)的处理将被称为VEC(VECtoring,矢量化)处理,并且,表达式(16)的旋转将被称为ROT(ROTation,旋转)处理。表达式(9)~(12)中呈现的任意的n×n实矩阵的使用Givens旋转方法的QR分解可通过大量次数地迭代VEC处理和ROT处理而被执行。
当协方差矩阵A是复数时,由于需要复平面中的旋转,因此用于Givens旋转方法的计算过程变得有些复杂。但是,可以与计算二维矢量完全相同的方式计算在复平面中的复数的旋转以及复数的绝对值和幅角的计算。因此,虽然细节将被省略,但是即使协方差矩阵由复数构成,所知晓的是,可通过大量次数地迭代VEC处理和ROT处理来执行Givens旋转方法。
对于自适应信号处理,通常使用由复数构成的协方差矩阵。但是,由于可以与实矩阵的情况相同的方式通过迭代VEC处理和ROT处理来执行复矩阵的自适应信号处理,因此,为了简化,现在将假设并且描述实矩阵的情况。
<CORDIC算法>
众所周知,Givens旋转方法中的计算VEC处理和ROT处理的最早的方法涉及使用应用CORDIC算法的电路。如此,现在将描述CORDIC算法的概要。CORDIC算法是通过如以下表达的那样变换旋转矩阵,并且组合角度θj的旋转来执行期望的旋转的方法,
cos &theta; sin &theta; - sin &theta; cos &theta; &DoubleRightArrow; cos &theta; &CenterDot; 1 tan &theta; - tan &theta; 1 - - - ( 18 )
该角度θj满足tanθj=2-j  j=1,2,...      (19)。
换句话说,如果总旋转角度小于期望的旋转角度,那么在正方向上以角度θj施加旋转,并且,如果总旋转角度大于期望的旋转角度,那么在负方向上以角度θj施加旋转。
图2A具体地示出ROT处理的过程,在该ROT处理中,二维矢量V0以角度θ旋转至矢量V1。首先,由于角度θ为正,因此,矢量V0在正方向上以角度θ1旋转。然后,由于旋转角度θ1大于θ,因此,旋转结果在负方向上以角度θ2旋转。此外,由于总旋转角度θ12小于角度θ,因此旋转结果在正方向上以角度θ3旋转。通过以这种方式根据表示为j=1、2、3、…的一系列角度来执行矢量V0的旋转,总旋转角度最终以2-j的阶次收敛于期望的角度θ,并且,可以计算以角度θ旋转的矢量V1。
利用满足表达式(19)的角度θj的旋转,由于tanθj的乘法简单地变为移位(bit shift)处理,因此如果忽略cosθj的乘法则可仅通过整型加法来执行角度θj的旋转。尽管忽略cosθj的乘法在矢量的大小上产生与cosθj相当的误差,但是该误差可通过乘法最终一并被校正,因此不带来问题。以下,为了简化,将省略用于大小校正的最终的乘法而给出描述。
可通过修改ROT处理来实现VEC处理。图2B具体地示出VEC处理的过程,在VEC处理中计算二维矢量V0的幅角θ和大小R。在VEC处理中,通过监视矢量V0的y方向元素的符号,并且在y元素为正的情况下在负方向上旋转矢量以及在y元素为负的情况下在正方向上旋转矢量,执行矢量V0在x轴上的收敛。一旦矢量与x轴重合,x元素此时的大小表示矢量的大小,并且总旋转角度与幅角θ对应。
如所示的那样,通过使用CORDIC算法,由表达式(14)和(17)表示的复杂的VEC和ROT处理都可基本上通过简单的加减法的迭代来计算。
图3是由流水线电路系统实现的CORDIC算法的示例。在图3中,PR0、PR1、…、PRm表示构成m级流水线电路的流水线寄存器,ROT1、ROT2、…、ROTm分别表示执行表达式(19)中所表示的固定旋转角度θ1、θ2、…、θm的旋转的旋转电路。利用流水线计算电路,当输入矢量被设为PR0时,根据预定的流水线时钟依次执行必要的旋转,并且在m个时钟之后,旋转结果从输出寄存器PRm输出。此时,如果流水线级的数量m大于或等于某一数量,那么可保证旋转角度的误差小于或等于2-m弧度。因此,由要求的计算精度确定流水线级的数量m。
利用流水线CORDIC计算电路,通过在每个时钟向输入寄存器PR0设定不同的矢量,在预定数量的时钟之后,各旋转结果被连续地输出。因此,流水线CORDIC计算电路特征性地在极短的时间段中执行单个旋转。然而,也存在这样的问题,即:直到产生结果的时间段被延迟了与流水线级的数量对应的多个时钟。
<根据本实施例的QR分解电路>
图4示出考虑了上述的Givens旋转方法和CORDIC电路的特性而配置的QR分解电路12的示例。在图4中,附图标记11表示存储多个协方差矩阵的存储电路,11a1、11a2、以及11a3表示矩阵数据存储区域,21表示读取存储的协方差矩阵的期望的元素的读取控制电路,22表示上述的流水线CORDIC计算电路,以及23表示能够暂时存储CORDIC计算电路22的输出并且将该输出再输入到CORDIC计算电路22的中间存储电路。CORDIC计算电路22通过使用协方差矩阵的期望的元素和存储在中间存储电路23中的中间数据作为输入来执行VEC处理或者ROT处理,并且再次将结果存储在中间存储器23中。
QR分解控制电路25使用程序计数器26依次将微代码从程序存储器27读取到微代码寄存器28,并且控制包括使用读取的微代码的QR分解过程以便
(1)从存储电路11和中间存储电路23读取数据,
(2)设定对CORDIC计算电路22的输入,以及
(3)将计算结果写入到中间存储电路23中。此时,如果计算结果是最终的计算结果,则该计算结果作为QR分解结果被输出到后一级的回代电路13。
如前所述,由于可通过迭代VEC处理和ROT处理执行Givens旋转方法,因此,可通过事先将用于QR分解处理的微代码列(microcode column)存储在程序存储器27中来利用该配置执行QR分解。
如所示的那样,可通过迭代驱动CORDIC计算电路22来执行QR分解。然而,由于根据Givens旋转方法的QR分解处理常常在下一次计算中使用一次CORDIC计算的结果,因此,频繁发生下一次计算必须等待一次CORDIC计算的结束的状态,并且不能充分地提高计算速度。因此,在本实施例中,通过以交织的形式并行地计算多个矩阵的QR分解,可以提高流水线CORDIC计算电路22的运转率(operatingratio),并且可减少每个矩阵的计算时间。交织形式的并行计算可通过适当地设定QR分解控制电路25的程序存储器27的内容而被容易地实现。
图5是说明根据本实施例的并行计算的效果的图。假设对单个矩阵进行的QR分解处理由两个VEC处理Pv1和Pv2以及三个ROT处理Pr1、Pr2和Pr3组成,并且
(1)VEC处理和ROT处理的计算分别需要5个时钟的时段,
(2)Pr1和Pr2使用Pv1的计算结果,并且,Pv2使用Pr2的计算结果,以及
(3)Pr3使用Pv2的计算结果。
图5A具体地示出在这种情况下去往/来自用于QR分解处理的CORDIC计算电路22的输入/输出序列。首先,当输入VEC处理Pv1_in时,其结果Pv1_out在5个时钟之后被输出,并且,在等待其结果期间,输入ROT处理Pr1_in和Pr2_in。当在5个时钟以后ROT处理Pr1和Pr2的结果Pr1_out和Pr2_out被输出时,在等待其结果期间,输入VEC处理Pv2。以这种方式,ROT处理Pr3的结果Pr3_out最终被输出以结束单个矩阵的QR分解处理。如从图5A可推出的那样,在这种情况下的计算时间大约为25个时钟。
另一方面,图5B示出当通过将矩阵中的三个矩阵设置为VEC处理或者ROT处理的一个单元(unit)以交织的形式并行地计算六个输入矩阵A[1]、A[2]、…、A[6]时的操作序列。在图5B中,通过将用于一个矩阵的计算时段等分为三个时间区间并且异相地放置各区间来执行并行计算。尽管图5B仅示出在各矩阵的计算当中的对CORDIC计算电路的输入,但是在此示例中,对CORDIC计算电路22的输入被分别插入空闲时间中,并且如由图5B所示的合成结果A[1]~A[6]所描绘的那样被合成。结果,CORDIC计算电路22的运转率提高,并且,现在可以以每个矩阵9个时钟的速度计算三个矩阵,与计算单个矩阵的情况相比,该速度大约为1/3。
图6是示出当并行计算的矩阵的数量N被设为三个时,对于各时间区间T1、T2、T3、…以恒定的时间周期被连续输入的矩阵A[1]、A[2]、A[3]、…的QR分解的操作序列的图。在图6中这里,AiPj表示对矩阵A[i]执行区间处理P[j],并且,区间处理P[j]表示当单个矩阵的总计算时间被等分为N个时间区间时的第j个时间区间的计算。另外,图6左侧的附图标记11a1、11a2以及11a3表示协方差矩阵存储电路11的N个矩阵存储区域。
具体地,在时间区间T1,对于被存储在矩阵存储区域11a中的矩阵A[1]执行区间处理P[1]。在时间区间T2,以交织的形式并行地计算对于被存储在矩阵存储区域11a中的矩阵A[1]的区间处理P[2]和对于被存储在矩阵存储区域11b中的矩阵A[2]的区间处理P[1]。
类似的过程适用于时间区间T3及之后,在时间区间T3及之后中,通过向N个矩阵分别施加不同的区间处理P[1]、P[2]、…、P[N]来同时处理时间区间T3及之后。以这种方式,对于N个复矩阵,在相同的时间点以交织的形式并行地分别计算不同的处理步骤。结果,实现了以下方面的优点,即:由于即使在区间处理之间存在计算数量的明显差异,除了第一区间和最后区间以外,各时间区间中的CORDIC电路计算的总数也变得均匀,因此并行计算可以被更容易地执行。
此外,尽管当在相同的时间区间中合成N个区间处理P[1]、P[2]、…、P[N]时可以设想这样一种时钟,在多个区间处理中以该时钟重复执行CORDIC电路输入,但是在这种情况下,重复的区间处理在一次延迟一个时钟的同时被合成。因此,尽管各时间区间的实际宽度略微增大,但是区间处理可被合成,并且各时间区间的长度可被均匀化。
当如超声诊断装置的情况中那样以预定周期连续输入协方差矩阵时,通过使输入周期符合上述的时间区间,实时的QR分解处理可被容易地执行。
尽管在上述的示例中CORDIC电路的计算功能已被切换为VEC处理或者ROT处理,但是在技术上容易将CORDIC功能结合并且合成为单个CORDIC电路,以便减小QR分解的总处理时间。例如,可采用这样一种CORDIC电路配置,在该CORDIC电路配置中,对于两个矢量同时执行具有相同角度的ROT处理,或者同时执行VEC处理和ROT处理。另外,可通过单个电路来执行对于单个ROT处理结果的ROT处理,或者可由普通的乘法电路来执行旋转之一。即使进行这种用于提高速度或者减小尺寸的修改,也可通过使用流水线电路系统实现CORDIC算法并且以交织的方式并行地计算多个矩阵来实现速度的显著增大,因而这种修改被包括在本发明中。
根据仿真评估,通过用单个QR分解电路并行计算八个矩阵,CORDIC流水线电路的运转率可提高大约7倍。结果,利用根据本实施例的QR分解电路12(图4),可以实现能够在120个时钟内完成6×6复电路的QR分解的小尺寸电路。假定旋转驱动时钟为200MHz,则每个矩阵的计算时间为600ns。考虑到计算时间与矩阵大小的立方成比例的事实,计算时间是NPL1中描述的已知示例的大约40倍快,在NPL1中,4×4复矩阵在8.1μs中被计算。通过并行驱动根据本实施例的三个QR分解电路,实现每列200ns的计算时间,并且使得能够以此前描述的超声诊断装置所必需的5MHz周期进行计算。由于作为QR分解电路的中心的CORDIC计算电路是主要由整型加法/减法电路构成的相对小的电路,因此,即使对于具有三个或更多个并联电路的配置,也可容易地达到在作为简单的LSI的FPGA的内部的实现。
如上所述,根据本发明,可通过小尺寸、低成本的电路来实现自适应信号处理所必需的高速QR分解处理。自适应信号处理现在能够更容易地被应用于尤其需要高速计算的超声诊断装置,并且,可以在对于超声诊断装置实现更高速度时达到显著效果。
如前所述,除了在示例中描述的CMP方法以外,作为自适应信号处理技术,许多方法(诸如最小均方误差方法和最大SNR方法)也是已知的。这些方法中的许多方法包括这样一种计算,在该计算中,协方差矩阵A的逆矩阵与已知矢量y相乘,并且该计算被表达为:
A-1y     (20)
并且,这些方法中的许多方法需要在本示例中描述的QR分解单元以执行该计算。因此,即使当CMP方法以外的方法被采用时,也可通过使用上述的QR分解电路以高速执行自适应信号处理。
另外,超声诊断装置以外的装置(诸如用于无线通信和无线LAN的装置)也需要为了自适应信号处理的应用而实现类似的计算电路,并且,毋庸置疑,根据本发明的信号处理电路在减小这些装置的尺寸和提高这些装置的速度方面是有效的。
尽管已经参照示例性实施例描述了本发明,但要理解,本发明并不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释,以涵盖所有这样的修改以及等同的结构和功能。
本申请要求2011年1月18日提交的日本专利申请No.2011-7571的权益,在此以引用方式将其全部内容加入到本文中。

Claims (5)

1.一种信号处理电路,该信号处理电路将以预定周期连续输入的复协方差矩阵分别变换成上三角矩阵,
该信号处理电路包括:
存储单元,存储至少N个复协方差矩阵;
读取单元,读取所存储的复协方差矩阵的矩阵元素;
CORDIC计算电路,通过流水线电路系统实施CORDIC算法;以及
QR分解单元,控制读取单元和CORDIC计算电路以通过对单个复协方差矩阵迭代使用CORDIC计算电路来计算上三角矩阵,以及以交织的形式并行地计算N个复协方差矩阵向上三角矩阵的变换。
2.根据权利要求1的信号处理电路,其中
QR分解单元将从输入单个复协方差矩阵到输出上三角矩阵的计算处理划分成N个处理步骤,并且以交织的形式并行地对于N个复协方差矩阵在同一时间点分别计算不同的处理步骤。
3.根据权利要求1或2的信号处理电路,其中
QR分解单元包括:
程序存储器,存储用于控制读取单元和CORDIC计算电路的微代码;以及
微代码寄存器,存储根据程序计数器读取的微代码,并且
QR分解单元根据读取到微代码寄存器上的微代码控制读取单元和CORDIC计算电路。
4.根据权利要求1~3中任一项的信号处理电路,其中
CORDIC计算电路包括:执行矢量化处理和旋转处理中的一个或两者的所述流水线计算电路。
5.一种超声诊断装置,包括:
多个超声接收元件,接收从被检体发射的超声波并且将所述超声波转换成接收信号;
时延电路,将从多个超声接收元件获取的多个接收信号的相位均匀化;以及
自适应信号处理单元,将自适应信号处理应用于从时延电路获取的相位均匀化的接收信号,其中
自适应信号处理单元包括:
复化电路,将相位均匀化的接收信号分别复化并且获取多个复信号;
协方差矩阵计算电路,计算多个复信号的复协方差矩阵;以及
根据权利要求1~4中的任一项的信号处理电路,将复协方差矩阵变换成上三角矩阵。
CN201280005656.1A 2011-01-18 2012-01-13 信号处理电路和超声诊断装置 Expired - Fee Related CN103329003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011007571A JP5787527B2 (ja) 2011-01-18 2011-01-18 信号処理回路及び超音波診断装置
JP2011-007571 2011-01-18
PCT/JP2012/051142 WO2012099228A1 (en) 2011-01-18 2012-01-13 Signal processing circuit and ultrasonic diagnostic apparatus

Publications (2)

Publication Number Publication Date
CN103329003A true CN103329003A (zh) 2013-09-25
CN103329003B CN103329003B (zh) 2016-01-27

Family

ID=45561040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280005656.1A Expired - Fee Related CN103329003B (zh) 2011-01-18 2012-01-13 信号处理电路和超声诊断装置

Country Status (5)

Country Link
US (1) US9390068B2 (zh)
EP (1) EP2666031B1 (zh)
JP (1) JP5787527B2 (zh)
CN (1) CN103329003B (zh)
WO (1) WO2012099228A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104462021A (zh) * 2014-11-11 2015-03-25 江苏中兴微通信息科技有限公司 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
CN111901071A (zh) * 2020-06-24 2020-11-06 上海擎昆信息科技有限公司 一种低复杂度实现矩阵qr分解的方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6750857B2 (ja) * 2016-06-14 2020-09-02 キヤノン株式会社 座標データ回転演算装置及び座標データ回転演算方法
EP3260977B1 (en) * 2016-06-21 2019-02-20 Stichting IMEC Nederland A circuit and a method for processing data
CN116008948B (zh) * 2023-03-27 2023-09-22 北京东远润兴科技有限公司 雷达定位方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065262A1 (en) * 1999-11-24 2003-04-03 Stergios Stergiopoulos High resolution 3D ultrasound imaging system deploying a multi-dimensional array of sensors and method for multi-dimensional beamforming sensor signals
US6675187B1 (en) * 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations
EP1772809A2 (en) * 2005-10-07 2007-04-11 Altera Corporation Method and apparatus for matrix decomposition in programmable logic devices
CN101185273A (zh) * 2005-03-28 2008-05-21 日本电气株式会社 Mimo解码器和mimo解码方法
CN101917164A (zh) * 2010-07-16 2010-12-15 航天恒星科技有限公司 一种基于cordic算法的信号处理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171032A (ja) * 1986-01-17 1987-07-28 マ−チン・マリエツタ・コ−ポレ−シヨン パイプライン式演算装置用マイクロシ−ケンサ
US4896287A (en) * 1988-05-31 1990-01-23 General Electric Company Cordic complex multiplier
JP3081522B2 (ja) * 1996-02-14 2000-08-28 株式会社エイ・ティ・アール光電波通信研究所 受信信号処理装置
US5684435A (en) * 1996-05-22 1997-11-04 Hughes Electronics Analog waveform communications reduced instruction set processor
JPH11175510A (ja) * 1997-12-16 1999-07-02 Ntt Mobil Commun Network Inc シストリックアレー
US6363121B1 (en) * 1998-12-07 2002-03-26 Lucent Technologies Inc. Wireless transmission method for antenna arrays using unitary space-time signals
JP3784990B2 (ja) * 1999-04-12 2006-06-14 株式会社エヌ・ティ・ティ・ドコモ シストリックアレイプロセッサの構成方法
JP3596517B2 (ja) * 2000-12-12 2004-12-02 松下電器産業株式会社 電波到来方向推定装置、電波到来方向推定方法及び指向性可変送受信装置
JP5529378B2 (ja) * 2004-08-31 2014-06-25 ユニヴァーシティ オブ ワシントン 狭窄血管における壁振動を評価するための超音波技法
JP4609181B2 (ja) 2005-05-17 2011-01-12 富士通株式会社 Mimo受信装置
GB2453777A (en) 2007-10-18 2009-04-22 Toshiba Res Europ Ltd Lattice reduction aided MIMO detector with storing means for storing channel decoding information output from a pre-processing section
JP5483905B2 (ja) * 2009-03-03 2014-05-07 キヤノン株式会社 超音波装置
JP5475341B2 (ja) 2009-06-24 2014-04-16 日本電信電話株式会社 多波長同時吸収分光装置および多波長同時吸収分光方法
JP5637725B2 (ja) 2010-04-12 2014-12-10 キヤノン株式会社 音響波イメージング装置
WO2013065156A1 (ja) * 2011-11-02 2013-05-10 富士通株式会社 無線通信装置及び通信方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675187B1 (en) * 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations
US20030065262A1 (en) * 1999-11-24 2003-04-03 Stergios Stergiopoulos High resolution 3D ultrasound imaging system deploying a multi-dimensional array of sensors and method for multi-dimensional beamforming sensor signals
CN101185273A (zh) * 2005-03-28 2008-05-21 日本电气株式会社 Mimo解码器和mimo解码方法
EP1772809A2 (en) * 2005-10-07 2007-04-11 Altera Corporation Method and apparatus for matrix decomposition in programmable logic devices
CN101917164A (zh) * 2010-07-16 2010-12-15 航天恒星科技有限公司 一种基于cordic算法的信号处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KATSUTOSHI SEKI等: "A Cordic-Based Reconfigrable Systolic Array Processor for MIMO-OFDM Wireless Communications", 《2007 IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS》, 1 October 2007 (2007-10-01), pages 639 - 644 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104462021A (zh) * 2014-11-11 2015-03-25 江苏中兴微通信息科技有限公司 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
CN104462021B (zh) * 2014-11-11 2017-05-17 江苏中兴微通信息科技有限公司 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
CN111901071A (zh) * 2020-06-24 2020-11-06 上海擎昆信息科技有限公司 一种低复杂度实现矩阵qr分解的方法及装置

Also Published As

Publication number Publication date
JP2012147873A (ja) 2012-08-09
CN103329003B (zh) 2016-01-27
WO2012099228A1 (en) 2012-07-26
EP2666031A1 (en) 2013-11-27
JP5787527B2 (ja) 2015-09-30
EP2666031B1 (en) 2017-04-12
US20140052765A1 (en) 2014-02-20
US9390068B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN102834707B (zh) 声波成像装置
US6675187B1 (en) Pipelined linear array of processor elements for performing matrix computations
CN103329003A (zh) 信号处理电路和超声诊断装置
CN1260070A (zh) 多维波束形成装置
CN104656073B (zh) 三维成像声纳波束形成方法及在多核处理器上的实现方法
CN107210984B (zh) 用于在多执行单元处理系统上进行并行的基于qrd的操作的方法和装置
CN101847086B (zh) 一种基于循环雅克比的实对称阵特征分解装置
CN108008665B (zh) 基于单片fpga的大规模圆阵实时波束形成器及波束形成计算方法
EP2585943B1 (en) A parallel multi-pipeline systolic array for complex singular value decomposition on a multi-processor device
CN113687297B (zh) 数据缺失下基于矩阵分解的声矢量传感器doa估计方法
Zhou et al. An efficient and scalable hardware architecture for singular value decomposition towards massive MIMO communications
Kanagala Accelerator for Flexible QR Decomposition and Back Substitution
Wyrzykowski Processor arrays for matrix triangularisation with partial pivoting
US20230244484A1 (en) Bit-parallel vector composability for neural acceleration
Rathee et al. A proposed efficient architecture for ofdm mimo systems using svd
Shirly Edward et al. A CORDIC based QR decomposition technique for MIMO detection
Rajeshwari et al. MIMO receiver and decoder using vector processor
Blair Underwater acoustic imaging: a computing hardware approach to rapid processing
Suryanarayanan Efficient Architectures for Eigen Value Decomposition
Hou et al. A novel method for analyzing sidelobe structure of nonuniform sparse linear array
Hosseini et al. Real-time parallel implementation of SSD stereo vision algorithm on CSX SIMD architecture
Kung et al. VLSI wavefront arrays for image processing
Lakshmi et al. Parallel CORDIC-like architecture: For fast rotation implementation
Ahmedsaid et al. Efficient systolic array for singular value and eigenvalue decomposition
Dash et al. CORDIC algorithm and it’s applications in DSP

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160127

Termination date: 20220113