CN104462021B - 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置 - Google Patents

基于高速脉动阵列及Givens变换的基向量矩阵压缩装置 Download PDF

Info

Publication number
CN104462021B
CN104462021B CN201410629496.9A CN201410629496A CN104462021B CN 104462021 B CN104462021 B CN 104462021B CN 201410629496 A CN201410629496 A CN 201410629496A CN 104462021 B CN104462021 B CN 104462021B
Authority
CN
China
Prior art keywords
givens
follows
processing unit
base vector
vector matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410629496.9A
Other languages
English (en)
Other versions
CN104462021A (zh
Inventor
何世文
吴波
黄永明
王海明
张军
洪伟
江华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing etaco Communication Technology Co.,Ltd.
Original Assignee
In Jiangsu Emerging Micro-Communication Ceases Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by In Jiangsu Emerging Micro-Communication Ceases Science And Technology Ltd filed Critical In Jiangsu Emerging Micro-Communication Ceases Science And Technology Ltd
Priority to CN201410629496.9A priority Critical patent/CN104462021B/zh
Publication of CN104462021A publication Critical patent/CN104462021A/zh
Application granted granted Critical
Publication of CN104462021B publication Critical patent/CN104462021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,用于维数为M×N(M≥N)的基向量矩阵V,包括预处理模块和压缩模块;预处理模块由第一类预处理单元和第二类预处理单元构成;压缩模块由实数化处理单元、Givens旋转处理单元和简化的Givens旋转处理单元构成;本发明可保证硬件实现的规律性及数据的并行化流水处理;通用性强,可以实现任意维度为M×N的基向量矩阵的压缩。

Description

基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
技术领域
本发明涉及一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,属于信号处理、无线通信技术领域。
背景技术
IEEE 802.11n标准中提供了两种信道信息反馈方式,即隐式反馈和显式反馈,其中针对显式反馈定义了三种反馈的格式:CSI反馈、非压缩信道状态矩阵的奇异分解的右奇异矩阵反馈和信道状态矩阵的奇异分解的右奇异矩阵的压缩反馈。CSI反馈和非压缩信道状态矩阵的奇异分解的右奇异矩阵反馈为了必要的动态范围和量化精度需要大量的比特数。因此,IEEE 802.11ac标准只提供了压缩反馈方式,正在制定的毫米波无线局域网标准IEEE 802.11a也将支持压缩反馈方式。
标准IEEE 802.11n提供了信道矩阵奇异值分解后的右奇异矩阵压缩机制,即通过一系列的Givens旋转将波束成形权重矩阵V分解为极坐标值,通过角度值的量化减小反馈量。然而,一方面,由于无线信道的时变性,反馈的信道信息只在很短的相干时间内有效,另一方面,按照现有的标准,发送端发送探测信道的探测帧的短帧间距(SIFS:short inter-frame space)的时间之内,接收端必需计算需要反馈的角度信息。因此,对于一种低复杂度、高效并行的压缩装置非常有意义。
脉动阵列设计即多个相同的处理单元按一定的互联规则组成网络,具有如下的特性,首先,处理单元只与相连的处理单元通信,处理单元之间通信的局限性保证了硬件布局的规则性;其次,每个处理单元都有局部的存储器,这些存储器对应于逻辑上的延时,是脉动阵列流水运行的必要条件。
发明内容
发明目的:针对现有的Givens变换的基向量矩阵压缩方法硬件实现时序复杂,通用性不高,本发明所提供的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置具,保证硬件实现的规律性及数据的并行化流水处理;通用性强,可以实现任意维度为M×N的基向量矩阵的压缩。
技术方案:一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,用于维数为M×N的基向量矩阵V,M≥N,包括预处理模块和压缩模块;
预处理模块包括第一类预处理单元和第二类预处理单元;所述第一类预处理单元:该处理单元的输入参数是XIN1,YIN1,输出参数是XOUT1,YOUT1;所述第二类预处理单元:该处理单元的输入参数是XIN2,YIN2,输出参数是XOUT2,YOUT2
压缩模块包括实数化处理单元、Givens旋转处理单元和简化的Givens旋转处理单元;所述实数化处理单元:该处理单元的输入参数是YIN3,输出参数是XOUT3,φ3,该处理单元具有内部的寄存器Dr;所述Givens旋转处理单元:该处理单元的输入参数是XIN4,YIN4,输出参数是XOUT4,YOUT4,φ4,ψ4,该处理单元具有内部寄存器Dg,Cg和Zg;所述简化的Givens旋转处理单元:该处理单元的输入参数是XIN5,YIN5,输出参数是YOUT5,ψ5,该处理单元具有内部寄存器Cs和Zs
具体地,所述第一类预处理单元的处理步骤如下:
(1)计算中间变量Dp,计算公式如下:
在公式(1)中,表示对复变量XIN1取共轭转置;
(2)计算输出参数XOUT1,YOUT1,计算公式如下:
XOUT1=Dp (2)
YOUT1=YIN1×Dp (3)
在公式(2)表示输出中间变量Dp,公式(3)表示将输入变量YIN1与中间变量Dp相乘之后输出。
具体地,所述第二类预处理单元的处理步骤如下:
XOUT2=XIN2 (4)
YOUT2=YIN2×XIN2 (5)
在公式(4)表示输入的XIN2经过寄存器后输出,公式(5)表示将输入变量YIN2与输出变量XIN2相乘之后输出。
具体地,所述实数化处理单元的处理步骤如下:
(1)判断输入参数YIN3是否为对角元素,如果YIN3是对角元素,则更新寄存器Dr,更新方法如下:
如果YIN3为非对角元素,保持寄存器Dr的值不变;
(2)计算XOUT3,XOUT3的计算公式如下:
XOUT3=Dr×YIN3 (7)
(3)计算角度φ3,计算公式如下:
φ3=-asin(real(Dr)) (8)
在公式(8)中,asin{·}表示对反正弦值,real{·}表示取实部。
具体地,所述Givens旋转处理单元的处理步骤如下:
(1)判断输入参数YIN4是否为对角元素,如果是对角元素,则更新寄存器Dg,Cg和Zg,其中,寄存器Dg的更新方法如下:
基于公式(9)的结果,将YIN4实数化处理,其处理方法如下:
公式(10)表示将输入参数YIN4和寄存器Dg的值相乘得到更新寄存器Cg和Zg,他们的计算公式如下:
如果YIN4为非对角元素,则寄存器Dg,Cg,和Zg的值不变,并对输入参数YIN4执行公式(10)所示的运算得到
(2)计算角度φ4和ψ4
φ4=-asin(real(Dg)) (13)
ψ4=asin(Z) (14)
(3)计算输出参数,计算公式如下:
具体地,所述简化的Givens旋转处理单元的处理步骤如下:
(1)判断输入参数YIN5是否为对角元素,如果是对角元素,则更新寄存器Cs和Zs,更新公式如下:
如果YIN5为非对角元素,则存器Cs和Zs的值不变;
(2)计算角度ψ5,计算公式如下:
ψ5=asin(Zs) (19)
(3)计算输出参数,计算公式如下:
YOUT5=-Zs×XIN5+Cs×YIN5 (20)。
具体地,所述第一类预处理单元的数量是1;所述第二类预处理单元的数量是M-1。
具体地,所述实数化处理单元的数量是min{N,M-1},其min{·}表示两数之间取较小的数。
具体地,所述简化的Givens旋转处理单元的数量min{N,M-1}。
具体地,所述Givens旋转处理单元的数量NG,计算公式如下:
有益效果:本发明提出了一种基于高速脉动阵列的实现形式,并给出各个处理单元的实现方法,对数据的流水线处理简化了时序设计,具有通用性,可以实现任意维度为M×N的基向量矩阵的压缩。
附图说明
图1为本发明实施例中维度为4×4基向量矩阵的压缩装置;
图2为本发明实施例中维度为4×2基向量矩阵的输入时序;
图3为本发明实施例中维度为2×2基向量矩阵的压缩装置;
图4为本发明实施例中维度为2×2基向量矩阵的输入时序;
图5为本发明实施例中维度为4×2基向量矩阵的压缩装置;
图6为本发明实施例中维度为4×2基向量矩阵的输入时序。
具体实施方式
本发明公开了一种应用于无线局域网中信道状态信息反馈的基向量矩阵压缩的并行计算方法。为了减小反馈量,无线局域网标准IEEE 802.11n和IEEE 802.11ac提供了信道矩阵奇异值分解后的右奇异矩阵压缩机制。本发明针对上述机制的实现提供了一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置。
下面分别以维数为4×4,维数为2×2和维数为4×2的基向量矩阵为例,结合附图对本发明基于高速脉动阵列及Givens变换的基向量矩阵的压缩装置进一步详细说明。
实施例1
基于高速脉动阵列及Givens变换的维数为4×4的基向量矩阵压缩装置在本实施例中,设输入的基向量矩阵V的维数是4×4,V定义为:
压缩装置如图1所示,处理单元P11,P12,P13和P14构成预处理模块,其中P11是第一类预处理单元,P12,P13和P14是第二类预处理单元。本模块输入的配置方式是:P11的输出XOUT和P12的XIN相连,P12的输出XOUT和P13的XIN相连,P13的输出XOUT和P14的XIN相连。
处理单元P21,P22,P23和P24构成的模块的功能是完成对输入矩阵V的1列的Givens旋转,其中,P21是实数化处理单元,P22,P23是Givens旋转处理单元,P24是精简的Givens旋转处理单元。本模块输入的配置方式是:P21的YIN和P11的YOUT相连,P22的YIN和P12的YOUT相连,P23的YIN和P13的YOUT相连,P24的YIN和P14的YOUT相连,P21的输出XOUT和P22的XIN相连,P22的输出XOUT和P23的XIN相连,P23的输出XOUT和P24的XIN相连。
处理单元P31,P32和P33构成的模块的功能是完成对矩阵第2列的Givens旋转,其中,P31是实数化处理单元,P32是Givens旋转处理单元,P33是精简的Givens旋转处理单元。本模块输入的配置方式是:P31的YIN和P22的YOUT相连,P32的YIN和P23的YOUT相连,P33的YIN和P24的YOUT相连,P21的输出XOUT和P22的XIN相连,P22的输出XOUT和P23的XIN相连,P23的输出XOUT和P24的XIN相连。
处理单元P41和P42构成的模块的功能是完成对矩阵第3列的Givens旋转,其中,P41是实数化处理单元,P42是精简的Givens旋转处理单元。本模块输入的配置方式是:P41的YIN和P32的YOUT相连,P42的YIN和P33的YOUT相连,P41的输出XOUT和P42的XIN相连。
处理单元P11,P12,P13和P14输入端YIN的时序关系如图2左半部分所示。处理单元P11的输入端XIN的时序如图2右半部分所示,图中z表示任意复数,z取值的不同不会影响系统的性能和运算结果。第一个时序,分别将元素V1,1,z,z和z输入处理单元P11,P12,P13和P14的输入端YIN,同时将V4,1输入处理单元P11的输入端XIN,第二个时序,分别将元素V1,2,V2,1,z和z输入处理单元P11,P12,P13和P14的输入端YIN,同时将V4,2输入处理单元P11的输入端XIN,以此类推,在第7个时序,分别将元素z,z,z和V4,4输入处理单元P11,P12,P13和P14的输入端YIN,同时将z输入处理单元P11的输入端XIN
等待3个时序之后即第11个时序之后,输出各个模块的φ和ψ。
实施例2
基于高速脉动阵列及Givens变换的维数为2×2的基向量矩阵压缩装置在本实施例中,设输入的基向量矩阵V的维数是2×2,V定义为:
压缩装置如图3所示,本实施例与上一个实施例的区别是整个装置只有4个处理单元,处理单元P11和P12构成预处理模块,其中P11是第一类预处理单元,P12是第二类预处理单元。本模块输入的配置方式是:P11的输出XOUT和P12的XIN相连。
处理单元P21,P22构成的压缩模块的完成对输入矩阵V的1列的Givens旋转,其中,P21是实数化处理单元,P22是精简的Givens旋转处理单元。压缩模块输入的配置方式是:P21的YIN和P11的YOUT相连,P22的YIN和P12的YOUT相连,P21的输出XOUT和P22的XIN相连。
处理单元P11和P12输入端YIN的时序关系如图4左半部分所示。处理单元P11的输入端XIN的时序如图4右半部分所示,图中z表示任意复数,z取值的不同不会影响系统的性能和运算结果。第一个时序,分别将元素V1,1,z输入处理单元P11和P12的输入端YIN,同时将V2,1输入处理单元P11的输入端XIN,第二个时序,分别将元素V1,2和V2,1输入处理单元P11和P12的输入端YIN,同时将V2,2输入处理单元P11的输入端XIN,第3个时序,分别将元素z和V2,2输入处理单元P11和P12的输入端YIN,同时将z输入处理单元P11的输入端XIN
等待5个时序之后即第10个时序之后,输出各个模块的φ和ψ。
实施例3
基于高速脉动阵列及Givens变换的维数为4×2的基向量矩阵压缩装置在本实施例中,设输入的基向量矩阵V的维数是4×2,V定义为:
压缩装置如图5所示,处理单元P11,P12,P13和P14构成预处理模块,其中P11是第一类预处理单元,P12,P13和P14是第二类预处理单元。本模块输入的配置方式是:P11的输出XOUT和P12的XIN相连,P12的输出XOUT和P13的XIN相连,P13的输出XOUT和P14的XIN相连。
处理单元P21,P22,P23和P24构成的模块的功能是完成对输入矩阵V的1列的Givens旋转,其中,P21是实数化处理单元,P22,P23是Givens旋转处理单元,P24是精简的Givens旋转处理单元。本模块输入的配置方式是:P21的YIN和P11的YOUT相连,P22的YIN和P12的YOUT相连,P23的YIN和P13的YOUT相连,P24的YIN和P14的YOUT相连,P21的输出XOUT和P22的XIN相连,P22的输出XOUT和P23的XIN相连,P23的输出XOUT和P24的XIN相连。
处理单元P31,P32和P33构成的模块的功能是完成对矩阵第2列的Givens旋转,其中,P31是实数化处理单元,P32是Givens旋转处理单元,P33是精简的Givens旋转处理单元。本模块输入的配置方式是:P31的YIN和P22的YOUT相连,P32的YIN和P23的YOUT相连,P33的YIN和P24的YOUT相连,P21的输出XOUT和P22的XIN相连,P22的输出XOUT和P23的XIN相连,P23的输出XOUT和P24的XIN相连。
处理单元P11,P12,P13和P14输入端YIN的时序关系如图6左半部分所示。处理单元P11的输入端XIN的时序如图2右半部分所示,图中z表示任意复数,z取值的不同不会影响系统的性能和运算结果。第一个时序,分别将元素V1,1,z,z和z输入处理单元P11,P12,P13和P14的输入端YIN,同时将V4,1输入处理单元P11的输入端XIN,第二个时序,分别将元素V1,2,V2,1,z和z输入处理单元P11,P12,P13和P14的输入端YIN,同时将V4,2输入处理单元P11的输入端XIN,以此类推,在第5个时序,分别将元素z,z,z和V4,2输入处理单元P11,P12,P13和P14的输入端YIN,同时将z输入处理单元P11的输入端XIN
等待3个时序之后即第8个时序之后,输出各个模块的φ和ψ。

Claims (10)

1.一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:用于维数为M×N的基向量矩阵V,M≥N,包括预处理模块和压缩模块;
预处理模块包括第一类预处理单元和第二类预处理单元;所述第一类预处理单元:该处理单元的输入参数是XIN1,YIN1,输出参数是XOUT1,YOUT1;所述第二类预处理单元:该处理单元的输入参数是XIN2,YIN2,输出参数是XOUT2,YOUT2
压缩模块包括实数化处理单元、Givens旋转处理单元和简化的Givens旋转处理单元;所述实数化处理单元:该处理单元的输入参数是YIN3,输出参数是XOUT3,φ3,其中φ3为角度,该处理单元具有内部的寄存器Dr;所述Givens旋转处理单元:该处理单元的输入参数是XIN4,YIN4,输出参数是XOUT4,YOUT4,φ4,ψ4,其中,φ4和ψ4为角度,该处理单元具有内部寄存器Dg,Cg和Zg;所述简化的Givens旋转处理单元:该处理单元的输入参数是XIN5,YIN5,输出参数是YOUT5,ψ5,其中,ψ5为角度,该处理单元具有内部寄存器Cs和Zs
2.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述第一类预处理单元的处理步骤如下:
(1)计算中间变量Dp,计算公式如下:
D p = X I N * / X I N 1 X I N * - - - ( 1 )
在公式(1)中,表示对复变量XIN1取共轭转置;
(2)计算输出参数XOUT1,YOUT1,计算公式如下:
XOUT1=Dp (2)
YOUT1=YIN1×Dp (3)
在公式(2)表示输出中间变量Dp,公式(3)表示将输入变量YIN1与中间变量Dp相乘之后输出。
3.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述第二类预处理单元的处理步骤如下:
XOUT2=XIN2 (4)
YOUT2=YIN2×XIN2 (5)
在公式(4)表示输入的XIN2经过寄存器后输出,公式(5)表示将输入变量YIN2与输出变量XIN2相乘之后输出。
4.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述实数化处理单元的处理步骤如下:
(1)判断输入参数YIN3是否为对角元素,如果YIN3是对角元素,则更新寄存器Dr,更新方法如下:
D r = Y I N 3 * / ( Y I N 3 Y I N 3 * ) - - - ( 6 )
如果YIN3为非对角元素,保持寄存器Dr的值不变;
(2)计算XOUT3,XOUT3的计算公式如下:
XOUT3=Dr×YIN3 (7)
(3)计算角度φ3,计算公式如下:
φ3=-asin(real(Dr)) (8)
在公式(8)中,asin{·}表示对反正弦值,real{·}表示取实部。
5.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述Givens旋转处理单元的处理步骤如下:
(1)判断输入参数YIN4是否为对角元素,如果是对角元素,则更新寄存器Dg,Cg和Zg,其中,寄存器Dg的更新方法如下:
D g = Y I N 4 * / ( Y I N 4 Y I N 4 * ) - - - ( 9 )
基于公式(9)的结果,将YIN4实数化处理,其处理方法如下:
Y ‾ I N 4 = Y I N 4 × D g - - - ( 10 )
公式(10)表示将输入参数YIN4和寄存器Dg的值相乘得到更新寄存器Cg和Zg,他们的计算公式如下:
C g = X I N 4 X I N 4 2 + Y ‾ I N 4 2 - - - ( 11 )
Z g = Y I N 4 X I N 4 2 + Y ‾ I N 4 2 - - - ( 12 )
如果YIN4为非对角元素,则寄存器Dg,Cg,和Zg的值不变,并对输入参数YIN4执行公式(10)所示的运算得到
(2)计算角度φ4和ψ4
φ4=-asin(real(Dg)) (13)
ψ4=asin(Z) (14)
(3)计算输出参数,计算公式如下:
X O U T 4 = C g × X I N 4 + Z g × Y ‾ I N 4 - - - ( 15 )
Y O U T 4 = - Z g × X I N 4 + C g × Y ‾ I N 4 - - - ( 16 ) .
6.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述简化的Givens旋转处理单元的处理步骤如下:
(1)判断输入参数YIN5是否为对角元素,如果是对角元素,则更新寄存器Cs和Zs,更新公式如下:
C s = X I N 5 X I N 5 2 + Y I N 5 2 - - - ( 17 )
Z s = Y I N 5 X I N 5 2 + Y I N 5 2 - - - ( 18 )
如果YIN5为非对角元素,则存器Cs和Zs的值不变;
(2)计算角度ψ5,计算公式如下:
ψ5=asin(Zs) (19)
(3)计算输出参数,计算公式如下:
YOUT5=-Zs×XIN5+Cs×YIN5 (20)。
7.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述第一类预处理单元的数量是1;所述第二类预处理单元的数量是M-1。
8.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述实数化处理单元的数量是min{N,M-1},其中min{·}表示两数之间取较小的数。
9.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述简化的Givens旋转处理单元的数量min{N,M-1}。
10.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装置,其特征在于:所述Givens旋转处理单元的数量NG,NG的计算公式如下:
N G = Σ i = 0 m i n { N , M - 2 } ( M - 2 - i ) - - - ( 21 ) .
CN201410629496.9A 2014-11-11 2014-11-11 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置 Active CN104462021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410629496.9A CN104462021B (zh) 2014-11-11 2014-11-11 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410629496.9A CN104462021B (zh) 2014-11-11 2014-11-11 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置

Publications (2)

Publication Number Publication Date
CN104462021A CN104462021A (zh) 2015-03-25
CN104462021B true CN104462021B (zh) 2017-05-17

Family

ID=52908094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410629496.9A Active CN104462021B (zh) 2014-11-11 2014-11-11 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置

Country Status (1)

Country Link
CN (1) CN104462021B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10349085B2 (en) * 2016-02-15 2019-07-09 Qualcomm Incorporated Efficient parameter storage for compact multi-pass transforms
KR102272518B1 (ko) * 2020-03-13 2021-07-05 인천대학교 산학협력단 시스톨릭 어레이 장치
CN113203938B (zh) * 2021-04-15 2022-08-19 杭州加速科技有限公司 测试向量的存储方法、压缩方法及设备、测试方法及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412856C (zh) * 2001-07-19 2008-08-20 株式会社Ntt都科摩 顺式栅状阵列装置
CN102111354A (zh) * 2010-10-20 2011-06-29 东南大学 用于mimo-ofdm的lmmse检测方法
CN102111350A (zh) * 2009-12-25 2011-06-29 中国电子科技集团公司第五十研究所 矩阵qr分解的fpga装置
US8406334B1 (en) * 2010-06-11 2013-03-26 Xilinx, Inc. Overflow resistant, fixed precision, bit optimized systolic array for QR decomposition and MIMO decoding
US8417758B1 (en) * 2009-09-01 2013-04-09 Xilinx, Inc. Left and right matrix multiplication using a systolic array
CN103329003A (zh) * 2011-01-18 2013-09-25 佳能株式会社 信号处理电路和超声诊断装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412856C (zh) * 2001-07-19 2008-08-20 株式会社Ntt都科摩 顺式栅状阵列装置
US8417758B1 (en) * 2009-09-01 2013-04-09 Xilinx, Inc. Left and right matrix multiplication using a systolic array
CN102111350A (zh) * 2009-12-25 2011-06-29 中国电子科技集团公司第五十研究所 矩阵qr分解的fpga装置
US8406334B1 (en) * 2010-06-11 2013-03-26 Xilinx, Inc. Overflow resistant, fixed precision, bit optimized systolic array for QR decomposition and MIMO decoding
CN102111354A (zh) * 2010-10-20 2011-06-29 东南大学 用于mimo-ofdm的lmmse检测方法
CN103329003A (zh) * 2011-01-18 2013-09-25 佳能株式会社 信号处理电路和超声诊断装置

Also Published As

Publication number Publication date
CN104462021A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN106844294A (zh) 卷积运算芯片和通信设备
Cai et al. Attention model for massive MIMO CSI compression feedback and recovery
CN104462021B (zh) 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
CN107341133B (zh) 基于任意维数矩阵lu分解的可重构计算结构的调度方法
CN103825678B (zh) 一种基于Khatri‑Rao积3D MU‑MIMO的预编码方法
CN104298649B (zh) 一种低复杂度的快速并行矩阵求逆方法
CN103501212A (zh) 一种mimo预编码技术的奇异值分解方法及装置
CN114781629B (zh) 基于并行复用的卷积神经网络的硬件加速器及并行复用方法
CN107451097A (zh) 国产申威26010众核处理器上多维fft的高性能实现方法
CN107852387A (zh) 降低大规模多输入多输出系统中预编码矩阵计算和用户设备分组复杂度的方法
WO2024045689A1 (zh) 一种基于深度学习的csi压缩反馈方法
CN106776461A (zh) 数据处理装置和服务器
Li et al. A novel CSI feedback approach for massive MIMO using LSTM-attention CNN
CN105703813B (zh) 一种mimo系统的预编码方法
CN102523054B (zh) Mimo检测方法
CN109299487A (zh) 神经网络模型、加速器、建模方法及装置、介质及系统
CN107592178B (zh) 一种全双工通信中用户间干扰的消除方法及装置
CN106776475A (zh) 一种三项加权分数傅里叶变换的实现装置
CN103532890B (zh) 一种对复数信道矩阵的svd分解方法
Wang et al. Cca-net: A lightweight network using criss-cross attention for csi feedback
CN107483090A (zh) 基于ldlt分解的大规模mimo系统预编码实现方法
CN104268124A (zh) 一种fft实现装置和方法
CN108809389A (zh) 基于Givens旋转矩阵复用的QR分解块对角化预编码实现方法
CN102662918B (zh) 基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法
CN108429573B (zh) 一种基于时间隐藏的mmse检测电路的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 211100 9 Jiangning Road, Jiangning economic and Technological Development Zone, Nanjing, China

Patentee after: NANJING ZEPUTUO INFORMATION TECHNOLOGY Co.,Ltd.

Address before: 211100 No.9, mozhou East Road, Jiangning Economic Development Zone, Nanjing, Jiangsu Province

Patentee before: ZTE Wavetone Science and Technology Ltd.

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20210628

Address after: 211100 8th floor, building B4, wireless Valley, No.9, mozhou East Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee after: Nanjing etaco Communication Technology Co.,Ltd.

Address before: 211100 9 Jiangning Road, Jiangning economic and Technological Development Zone, Nanjing, China

Patentee before: NANJING ZEPUTUO INFORMATION TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right