CN102662918B - 基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法 - Google Patents

Abstract

本发明公开了基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法，主要由输入数据调整模块，二阶行列式计算模块，二阶行列式调整模块，三阶行列式计算模块，三阶行列式调整模块，四阶行列式计算模块以及逆矩阵计算模块组成，本发明在对三阶行列式进行展开时二阶行列式的求解个数减少到11个，并且实现了二阶行列式与三阶行列式的归并计算方式，缩短了计算时间，耗费硬件资源少，结构简单，非常适合推广使用。

Description

基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法

技术领域

本发明涉及矩阵求逆的硬件结构及实现方法，具体是指基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法。

背景技术

MIMO，即多输入多输出，是一种用来描述多天线的无线通信系统的抽象数学模型，近年来成为新一代移动通信的研究热点，而MIMO的信号检测是MIMO中重点突出的问题，其中MIMO信号检测算法中，大多数算法需要对信道矩阵H进行伪逆矩阵的计算，H的伪逆矩阵可以表示为：

H⁺＝(H^HH)^-1H^H

上式中，上标“H”表示矩阵的共轭转置。

令A＝H^HH，则A为正定Hermite矩阵，大部分MIMO信号检测算法的硬件实现中，需要寻求快速有效并且复杂程度较低的正定Hermite矩阵求逆方法，即求出A的逆矩阵A^-1，从而节约硬件成本，提高运算速度，缩短MIMO信号检测分析时间。

目前在硬件平台中主要是基于矩阵分解的方法或者基于伴随矩阵的方法对矩阵进行求逆。基于矩阵分解的求逆方法主要有三大类：LU分解求逆、QR分解求逆和Cholesky分解求逆。其中LU分解求逆过程中需要进行多次进行除法运算，在实现时会因多次除法的操作而增加硬件开销，而且还将引入较大的处理延时；QR分解求逆过程中计算量较大，在硬件实现上会损耗较高的资源；Cholesky需要进行开方运算，不利于数据的高速处理。所以基于矩阵分解的求逆方法在硬件上耗费资源并且数据处理量较大，不利于数据的高速处理。

发明内容

本发明的目的在于克服通过矩阵分解方法对正定Hermite矩阵进行求逆在硬件上耗费资源并且数据处理量较大，不利于数据高速处理的缺陷，提供一种基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构及实现方法。

本发明的目的通过下述技术方案实现：

基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构，由如下硬件组成：

用于调整原矩阵元素结构的输入数据调整模块；

接收矩阵并内置有二阶行列式计算器的二阶行列式计算模块；

接收矩阵并内置有三阶行列式计算器的三阶行列式计算模块；

调节二阶行列式计算模块与三阶行列式计算模块之间通信并向三阶行列式计算模块输出矩阵的二阶行列式调整模块；

接收矩阵并内置有四阶行列式计算器的四阶行列式计算模块；

调节三阶行列式计算模块与四阶行列式计算模块之间通信并向四阶行列式计算模块输出矩阵的三阶行列式调整模块；

内置有逆矩阵计算器并接收四阶行列式计算模块与三阶行列式调整模块输出矩阵的逆矩阵计算模块。

进一步的，所述四阶行列式计算模块与逆矩阵计算模块之间还连通有模块选通信号。

更进一步的，所述二阶行列式计算模块内置有至少一个二阶行列式计算器，同时所述三阶行列式计算模块内置有至少一个三阶行列式计算器。

同时，所述二阶行列式计算器、三阶行列式计算器、四阶行列式计算器以及逆矩阵计算模块中均设置有实数乘法器和/或复数乘法器。

再进一步的，所述正定Hermite矩阵为四阶以下矩阵。

基于伴随矩阵的四阶以下正定Hermite矩阵求逆的实现方法，包括下列步骤：

(a)输入原矩阵到输入数据调整模块；

(b)二阶行列式计算模块通过对输入数据调整模块输出的矩阵进行归并计算，得到11个二阶行列式；

(c)三阶行列式计算模块通过对调整后二阶行列式组成的矩阵与输入数据调整模块输出的矩阵进行归并计算，得到所述原矩阵的伴随矩阵；

(d)四阶行列式计算模块通过对调整后伴随矩阵的第一行元素与输入数据调整模块输出的矩阵进行计算，得到所述原矩阵的行列式；

(e)逆矩阵计算模块通过接收所述伴随矩阵以及所述行列式计算出逆矩阵。

其中步骤(b)具体包括：

(b1)输入数据调整模块将输入的原矩阵A调整为矩阵D2并输出到二阶行列式计算模块；

(b2)二阶行列式计算模块对二阶行列式的计算按4个为一组进行归并，二阶行列式调整模块将计算出的二阶行列式元素排列结构调整为矩阵D23；

(b3)将矩阵D23发送到三阶行列式计算模块。

进一步的，步骤(c)具体包括：

(c1)将D23与输入数据调整模块输出的矩阵D3在时序上对齐，三阶行列式计算模块接收对齐后的矩阵D23与D3并计算；

(c2)三阶行列式调整模块将计算出的三阶行列式的元素结构调整为伴随矩阵A*以及A*的第一行，并分别发送至逆矩阵计算模块以及四阶行列式计算模块。

更进一步的，所述步骤(d)具体包括：

(d1)将输入数据调整模块的输出矩阵D4与A*的第一行在时序上对齐，四阶行列式计算模块接收A*的第一行与D4并计算；

(d2)四阶行列式计算模块将结果|A|发送到逆矩阵计算模块。

再进一步的，所述步骤(e)中逆矩阵计算模块接收A*和|A|并计算，输出最终结果A^-1。

本发明较现有技术相比，具有以下优点及有益效果：

(1)本发明是基于伴随矩阵的求逆方法对正定Hermite矩阵进行求逆，在硬件上省掉了开方运算器，并且减少了乘法器与除法器，节约了大量成本；

(2)本发明充分利用Hermite矩阵的性质，即A＝A^H，优化了设计架构，在计算伴随矩阵时只需求其上三角的10个元素，并且将通过寻找规律，将二阶行列式的计算个数减少到11个，只需进行4次延时，提高了数据的处理速度，减少了计算时间；

(4)本发明采用原矩阵的4路并行输入以及逆矩阵的4路并行输出，具有较高的并行度，每4个时钟输入一个完整的矩阵，缩短了每次延时时间，并且通过对二阶行列式以及三阶行列式的计算进行归并，实现了并行流水，简化设计结构，大大降低了对硬件的需求，使本发明具有较高的数据吞吐率。

(5)本发明设计架构中还连通有模块选通信号，可以使四阶行列式计算模块与逆矩阵计算模块失效，让本发明同时适用于求逆矩阵和求伴随矩阵的两种工程场合。

附图说明

图1为本发明的整体硬件架构图。

图2为本发明的计算过程定点示意图。

图3为本发明中矩阵A的调整模块时序图。

图4为本发明中二阶行列式计算器的结构图。

图5为本发明中二阶行列式计算模块的结构图。

图6为本发明中三阶行列式计算器的结构图。

图7为本发明中三阶行列式计算模块的结构图。

图8为本发明中四阶行列式计算模块的结构图。

图9为本发明中逆矩阵计算模块的结构图。

图10为本发明中二阶行列式调整模块的时序图。

图11为本发明中三阶行列式调整模块的时序图。

图12为本发明中Matlab浮点仿真与Verilog HDL定点仿真比较图。

图13为本发明的系统流程图。

具体实施方式

下面结合实施例对本发明作进一步的详细说明，但本发明的实施方式不限于此。

实施例1

本发明—实施例1中，使用Matlab仿真正定Hermite矩阵求逆的硬件结构以及实现的过程。当MIMO系统中天线配置为4×4的信道矩阵时，设信道矩阵H是均值为0，方差为1的4阶随机复矩阵，由H生成4阶正定Hermite矩阵A，A＝A^H，则写成Matlab代码为：

n＝4；

H＝(randn(n,n)+1j*randn(n,n))/sqrt(2)；

A＝H’*H；

用(y1，y2，y3)表示一个定点数，其中y1为符号位，取值为0时表示无符号，取值为1时表示有符号，y2表示整数部分的位宽，y3表示小数部分的位宽。

当矩阵A以(1，5，9)的定点形式输入时，如图13所示，工作过程如下：

4阶正定Hermite矩阵A，由Hermite矩阵的性质，矩阵元素将A表示为

$A=\left(\begin{array}{cccc}{a}_{11}& a_{21}^{*}& a_{31}^{*}& a_{41}^{*}\\ a_{21}& a_{22}& a_{32}^{*}& a_{42}^{*}\\ a_{31}& a_{32}& a_{33}& a_{43}^{*}\\ a_{41}& a_{42}& a_{43}& a_{44}\end{array}\right)$

因为

$\begin{array}{c}{A}^{*}=\left|A\right|A^{-1}=\left|A\right|{\left(A^H\right)}^{-1}=\left|A\right|{\left(A^{-1}\right)}^H\\ =\left|A\right|{\left(\frac{1}{\left|A\right|}{A}^{*}\right)}^H=\left|A\right|\frac{1}{\left|A\right|}{\left(A^{*}\right)}^H={\left(A^{*}\right)}^H\end{array}$

所以正定Hermite矩阵A的伴随矩阵A*也具备共轭对称性，因此在求A*时，只需求它上三角的10个元素，其余元素取相应元素的共轭，则得到A*的所有元素的值。

因为A*的每个元素相当于一个三阶行列式，而将三阶行列式展开后得到3个二阶行列式，所以，A*的10个数据都展开后一共有30个二阶行列式。但是，这30个二阶行列式并不是完全不同的，本发明—实施例1中，为了尽量优化设计的架构，减少二阶行列式计算的个数，通过寻找规律，令

${\mathrm{\Λ}}_1=\left|\begin{array}{cc}{a}_{33}& a_{43}^{*}\\ a_{43}& a_{44}\end{array}\right|,{\mathrm{\Λ}}_2=\left|\begin{array}{cc}{a}_{32}^{*}& a_{42}^{*}\\ a_{43}& a_{44}\end{array}\right|,{\mathrm{\Λ}}_3=\left|\begin{array}{cc}{a}_{32}^{*}& a_{42}^{*}\\ a_{33}& a_{43}^{*}\end{array}\right|,{\mathrm{\Λ}}_4=\left|\begin{array}{cc}{a}_{31}^{*}& a_{41}^{*}\\ a_{43}& a_{44}\end{array}\right|,{\mathrm{\Λ}}_5=\left|\begin{array}{cc}{a}_{31}^{*}& a_{41}^{*}\\ a_{33}& a_{43}^{*}\end{array}\right|{\mathrm{\Λ}}_6=\left|\begin{array}{cc}{a}_{11}& a_{21}^{*}\\ a_{21}& a_{22}\end{array}\right|,$

${\mathrm{\Λ}}_7=\left|\begin{array}{cc}{a}_{11}& a_{41}^{*}\\ a_{21}& a_{42}^{*}\end{array}\right|,{\mathrm{\Λ}}_8=\left|\begin{array}{cc}{a}_{21}^{*}& a_{41}^{*}\\ a_{22}& a_{42}^{*}\end{array}\right|,{\mathrm{\Λ}}_9=\left|\begin{array}{cc}{a}_{11}& a_{21}^{*}\\ a_{31}& a_{32}\end{array}\right|,{\mathrm{\Λ}}_{10}=\left|\begin{array}{cc}{a}_{21}& a_{22}\\ a_{31}& a_{32}\end{array}\right|,{\mathrm{\Λ}}_{11}=\left|\begin{array}{cc}{a}_{31}^{*}& a_{41}^{*}\\ a_{32}^{*}& a_{42}^{*}\end{array}\right|$

这样，只需计算11个不同的二阶行列式。

本发明—实施例1中矩阵求逆的硬件架构整体框图如图1所示。二阶行列式计算模块的任务在于求出Λ₁～Λ₁₁共11个二阶行列式的值，三阶行列式计算模块的任务在于求出伴随矩阵上三角的10个数据的值，四阶行列式计算模块计算出A的伴随矩阵A*。

如图3所示，输入矩阵A的元素为4路并行输入，且每4个时钟输入一个完整的矩阵，则可以在4个时钟内复用二阶和三阶行列式的计算结构，在输入数据模块将矩阵A的元素调整为D2、D3和D4三部分，分别送给二阶、三阶、四阶行列式计算模块。

其中，二阶行列式计算器如图4所示，一个计算器内包含两个乘法器，由于信道矩阵H是复矩阵，因此二阶行列式计算器中的乘法器均为复数乘法器，11个二阶行列式按4个为一组进行归并，则只需3个二阶行列式的计算器，共需要3×2＝6个复数乘法器，如图5所示，将D2输入到二阶行列式计算模块，通过二阶行列式计算器进行计算，得到结果为(1，10，24)定点形式的二阶行列式Λ₁～Λ₁₁。

计算出所有二阶行列式后，根据二阶行列式计算三阶行列式，三阶行列式的计算公式：

A₁₁＝a₂₂Λ₁-a₃₂Λ₂+a₄₂Λ₃

$A_{21}=-a_{21}^{*}{\mathrm{\Λ}}_1+a_{32}{\mathrm{\Λ}}_4-a_{42}{\mathrm{\Λ}}_5$

$A_{31}=a_{21}^{*}{\mathrm{\Λ}}_2-a_{22}{\mathrm{\Λ}}_4+a_{42}{\mathrm{\Λ}}_{11}$

$A_{41}=-a_{21}^{*}{\mathrm{\Λ}}_3+a_{22}{\mathrm{\Λ}}_5-a_{32}{\mathrm{\Λ}}_{11}$

A₂₂＝a₁₁Λ₁-a₃₁Λ₄+a₄₁Λ₅

A₃₂＝-a₁₁Λ₂+a₂₁Λ₄-a₄₁Λ₁₁

A₄₂＝a₁₁Λ₃-a₂₁Λ₅+a₃₁Λ₁₁

A₃₃＝a₄₄Λ₆-a₄₂Λ₇+a₄₁Λ₈

$A_{43}=-a_{41}^{*}{\mathrm{\Λ}}_{10}+a_{42}^{*}{\mathrm{\Λ}}_9-a_{43}^{*}{\mathrm{\Λ}}_6$

$A_{44}=a_{33}{\mathrm{\Λ}}_6-a_{32}^{*}{\mathrm{\Λ}}_9+a_{31}^{*}{\mathrm{\Λ}}_{10}$

便可以计算出伴随矩阵上三角的10个数据的值。

三阶行列式计算器如图6所示，一个计算器上设置有3个乘法器，10个三阶行列式按4个为一组进行归并，只需3个三阶行列式的计算器，如图7所示，三阶行列式计算模块由3个三阶行列式计算器组成，在图7中，最后一个三阶行列式计算器中的前两个端口的输入数据均为实数，因此三阶行列式计算模块共需要8个复数乘法器和1个实数乘法器。二阶行列式调整模块将二阶行列式调整为如图10所示的D23模块。输入数据调整模块对输出D3延时，使D23与D3在时序上对齐，然后二阶行列式调整模块按照如图10所示的输入方式输送给三阶行列式计算模块，计算出所有三阶行列式。

三阶行列式计算模块输出伴随矩阵A*上三角的10个元素，然后经过三阶行列式调整模块调整为矩阵A*的形式输出，其中A*的第一行元素输送给四阶行列式计算模块，而三阶行列式调整模块输出的A*直接输送给逆矩阵计算模块，输入数据调整模块延时输出如图3所示的D4，使D4在时序上对齐A*的第一行，然后输送给如图8所示的四阶行列式计算模块，模数选择信号mode_cs由图中乘法器的输出有效信号进行计数而产生。得到行列式|A|：

|A|＝a₁₁×A₁₁+a₂₁×A₂₁+a₃₁×A₃₁+a₄₁×A₄₁

四阶行列式计算模块需要1个复数乘法器。

得到原矩阵的伴随矩阵A*和原矩阵的行列式|A|后，将结果输入如图9所示的逆矩阵计算模块。

将A*截位成(1，10，14)共25位的定点数形式，输入到如图9所示的逆矩阵计算模块进行A*与进行乘法计算：

$A^{-1}=\frac{1}{\left|A\right|}{A}^{*}$

如图2所示，最终得到逆矩阵A^-1为(1，16，19)的定点形式，其中逆矩阵计算模块需要4个复数乘法器和一个实数除法器。

本发明—实施例1中所处理的矩阵A为复矩阵，因此一共需要使用19个复数乘法器、1个实数乘法器和一个实数除法器。

在Verilog HDL的仿真中，选取仿真工具为Xilinx ISE 13.3及Modelsim SE6.6f，测试到从完全输入矩阵到完全输出它的逆矩阵共需经历91个时钟。输入500组符合本实施例的4阶正定Hermite随机复矩阵，将Verilog HDL仿真得到的逆矩阵的结果与Matlab浮点仿真结果进行比较，计算每个矩阵中16个数据的平均相对误差，绘制出本发明Verilog HDL定点仿真与Matlab浮点仿真的误差曲线如图12所示。对这500个统计结果进一步取均值，得到平均误差百分比为2.3285e-004。可以看到，采用本发明的设计方法，并且选择合适的定点，计算得到的结果具有很高的精确度。

在Xilinx ISE中选取硬件平台XC7VX485T对本实施例的工程进行综合，得到布局布线后的综合报告并将其占用的主要硬件资源列于表1中，其中，设计中的各乘法器以及除法器使用ISE中相应的IP核，且采用Mults方式实现。综合得到的最大时钟频率在300MHz以上(301.841MHz)。

表1 本实施例主要硬件资源占有情况

资源类型	使用情况
		Slice Registers	14,507

Slice LUTs	7,671
		bonded IOBs	492
occupied Slices	3,617
		RAMB18E1/FIFO18E1s	27
DSP48E1s	130

实施例2

当正定Hermite矩阵为二阶矩阵时，对于可逆矩阵，有

${\left(\begin{array}{cc}A& O\\ O& E\end{array}\right)}^{-1}=\left(\begin{array}{cc}{A}^{-1}& O\\ O& E\end{array}\right)$

式中，E表示单位矩阵，O表示全0矩阵，只需按照上式将二阶矩阵补齐成四阶矩阵，再根据实施例1所示的方法，则可以求出逆矩阵。

实施例3

当正定Hermite矩阵为三阶矩阵时，对于可逆矩阵，按照实施例2的方法将其补齐成四阶矩阵，再根据实施例1所示的方法，则可以求出逆矩阵。

实施例4

当只需要求出正定Hermite矩阵的伴随矩阵时，选用一个模块选通信号pe_cs连接四阶行列式计算模块以及逆矩阵计算模块，使两个模块失效，求出伴随矩阵A*后即完成整个系统的运算。

Claims (5)

1.基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构，其特征在于，由如下硬件组成：

用于调整原矩阵元素结构的输入数据调整模块；

接收矩阵并内置有二阶行列式计算器的二阶行列式计算模块，其对输入数据调整模块输出的矩阵进行归并计算，得到11个二阶行列式；

接收矩阵并内置有三阶行列式计算器的三阶行列式计算模块；

调节二阶行列式计算模块与三阶行列式计算模块之间通信并向三阶行列式计算模块输出矩阵的二阶行列式调整模块；

接收矩阵并内置有四阶行列式计算器的四阶行列式计算模块；

调节三阶行列式计算模块与四阶行列式计算模块之间通信并向四阶行列式计算模块输出矩阵的三阶行列式调整模块；

内置有逆矩阵计算器并接收四阶行列式计算模块与三阶行列式调整模块输出矩阵的逆矩阵计算模块；

所述四阶行列式计算模块与逆矩阵计算模块之间还连通有模块选通信号；

所述正定Hermite矩阵为四阶以下矩阵。

2.根据权利要求1所述的基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构，其特征在于，所述二阶行列式计算模块内置有至少一个二阶行列式计算器，同时所述三阶行列式计算模块内置有至少一个三阶行列式计算器。

3.根据权利要求2所述的基于伴随矩阵的四阶以下正定Hermite矩阵求逆的硬件架构，其特征在于，所述二阶行列式计算器、三阶行列式计算器、四阶行列式计算器以及逆矩阵计算模块中均设置有实数乘法器和/或复数乘法器。

4.基于伴随矩阵的四阶以下正定Hermite矩阵求逆的实现方法，其特征在于，包括下列步骤：

(a)输入原矩阵到输入数据调整模块；

(b)二阶行列式计算模块通过对输入数据调整模块输出的矩阵进行归并计算，得到11个二阶行列式；

(c)三阶行列式计算模块通过对调整后二阶行列式组成的矩阵与输入数据调整模块输出的矩阵进行归并计算，得到所述原矩阵的伴随矩阵；

(d)四阶行列式计算模块通过对调整后的伴随矩阵的第一行元素与输入数据调整模块输出的矩阵进行计算，得到所述原矩阵的行列式；

(e)逆矩阵计算模块通过接收所述伴随矩阵以及所述行列式计算出逆矩阵；

其中，所述步骤(b)具体包括：

(b1)输入数据调整模块将输入的原矩阵A调整为矩阵D2并输出到二阶行列式计算模块；

(b2)二阶行列式计算模块对二阶行列式的计算按4个为一组进行归并，二阶行列式调整模块将计算出的二阶行列式元素排列结构调整为矩阵D23；

(b3)将矩阵D23发送到三阶行列式计算模块；

其中，所述步骤(c)具体包括：

(c1)将D23与输入数据调整模块输出的矩阵D3在时序上对齐，三阶行列式计算模块接收对齐后的矩阵D23与D3并计算；

(c2)三阶行列式调整模块将计算出的三阶行列式的元素结构调整为伴随矩阵A*以及A*的第一行，并分别发送至逆矩阵计算模块以及四阶行列式计算模块；

其中，所述步骤(d)具体包括：

(d1)将输入数据调整模块的输出矩阵D4与A*的第一行在时序上对齐，四阶行列式计算模块接收A*的第一行与D4并计算；

(d2)四阶行列式计算模块将结果|A|发送到逆矩阵计算模块。

5.根据权利要求4所述的基于伴随矩阵的四阶以下正定Hermite矩阵求逆的实现方法，其特征在于，所述步骤(e)中逆矩阵计算模块接收A*和|A|并计算，输出最终结果A^-1。