CN103325752A - 电路封装、电子电路封装和用于包封电子电路的方法 - Google Patents

电路封装、电子电路封装和用于包封电子电路的方法 Download PDF

Info

Publication number
CN103325752A
CN103325752A CN2013100917622A CN201310091762A CN103325752A CN 103325752 A CN103325752 A CN 103325752A CN 2013100917622 A CN2013100917622 A CN 2013100917622A CN 201310091762 A CN201310091762 A CN 201310091762A CN 103325752 A CN103325752 A CN 103325752A
Authority
CN
China
Prior art keywords
metal
layer structure
electronic circuit
contact
conducting medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100917622A
Other languages
English (en)
Other versions
CN103325752B (zh
Inventor
E.菲尔古特
K.霍赛尼
J.马勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103325752A publication Critical patent/CN103325752A/zh
Application granted granted Critical
Publication of CN103325752B publication Critical patent/CN103325752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及电路封装、电子电路封装和用于包封电子电路的方法。提供了一种电路封装，该电路封装包括：电子电路；金属块，其靠近电子电路；包封材料，其介于电子电路与金属块之间；第一金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；第二金属层结构，其电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；并且其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。

Description

电路封装、电子电路封装和用于包封电子电路的方法
技术领域
各个实施例总体上涉及电路封装、电子电路封装以及用于包封电子电路的方法。
背景技术
许多半导体芯片封装遭受较高的热阻和电阻、低的部件可靠性、长的处理时间以及高的处理成本。高的热阻和电阻可能来源于芯片封装的差的冷却设计。长的处理时间和高的处理成本可能来源于需要在芯片封装生产期间执行许多串行单过程。
发明内容
各个实施例提供了一种电路封装，该电路封装包括：电子电路；金属块，其靠近电子电路；包封材料，其介于电子电路与金属块之间；第一金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；第二金属层结构，其电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；并且其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。
附图说明
在附图中，贯穿不同视图，相似的附图标记一般表示相同的部分。附图不一定符合比例，相反地，重点一般放在图解说明本发明的原理。在以下描述中，参照以下附图描述了本发明的各个实施例，其中：
图1示出了依照一个实施例的电路封装；
图2示出了依照一个实施例的用于包封电子电路的方法；
图3A-3H示出了依照一个实施例的用于包封电子电路的方法；
图4A-4D示出了依照一个实施例的用于包封电子电路的方法；
图5示出了依照一个实施例的用于包封电子电路的方法；
图6示出了依照一个实施例的电路封装；
图7示出了依照一个实施例的电子电路封装；
图8示出了依照一个实施例的用于包封电子电路的方法；
图9示出了依照一个实施例的金属块阵列；
图10示出了依照一个实施例的电路封装。
具体实施方式
以下详细描述参照了附图，这些附图通过例证方式示出了其中可以实施本发明的特定细节和实施例。
措词“示例性”在本文中用来表示“用作实例、示例或者例证”。在本文中描述为“示例性”的任何实施例或设计不一定要解释为相对于其他实施例或设计是优选的或有利的。
本文中用来描述在侧面或表面“上方”形成特征（例如层）的措词“上方”可以用来表示该特征（例如该层）可以“直接在暗示的侧面或表面上”（例如与其直接接触地）形成。本文中用来描述在侧面或表面“上方”形成特征（例如层）的措词“上方”可以用来表示该特征（例如该层）可以“间接在暗示的侧面或表面上”形成，其中在暗示的侧面或表面与形成的层之间设置一个或多个附加层。
各个实施例提供了用于保持芯片的嵌入技术。
各个实施例提供了一种芯片封装，例如芯片级封装CSP，其可以使用一个或多个并行运行的过程来构造。
各个实施例提供了一种芯片封装，其中可以在芯片封装的一个或多个侧面上暴露金属体，从而提供该封装的最优冷却以及最小的热阻和电阻。
各个实施例提供了一种包封的芯片级封装CSP部件，该部件包括结构化芯片载体上的双侧暴露芯片接触，其中所述一个或多个暴露接触可以在单个并行过程中实现。
图1示出了依照一个实施例的电路封装102。电路封装102可以包括电子电路104以及靠近电子电路104的金属块106。电子电路104在下文中可以称为芯片、半导体芯片、半导体、管芯。电路封装102可以包括介于电子电路104与金属块106之间的包封材料108。电路封装102可以包括电接触电子电路104的第一侧面116上的至少一个第一接触114的第一金属层结构112。电路封装102可以包括电接触电子电路104的第二侧面124上的至少一个第二接触122的第二金属层结构118。第二侧面124可以与第一侧面116相对。换言之，第一侧面116可以面对与第二侧面124面对的方向128相对的方向126。金属块106可以借助于导电介质1321、1322电接触第一金属层结构112和第二金属层结构118。导电介质1321、1322可以包括与第一112和第二118金属层结构的材料不同的材料，或者可以具有与第一112和第二118金属层结构的材料不同的材料结构。
图2示出了依照一个实施例的用于包封电子电路（例如电子电路104）的方法200。方法200可以包括：
将金属块和电子电路彼此邻近地设置在载体上（在210中）；
随后在电子电路与金属块之间沉积包封材料（在220中）；
使第一金属层结构电接触电子电路的第一侧面上的至少一个第一接触（在230中）；
使第二金属层结构电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对（240）。
图3A-3H示出了依照一个实施例的用于包封一个或多个电子电路104、1041、1042…104n的方法300。
在310中，可以将一个或多个金属块106、1061、1062置于载体334上。一个或多个金属块106、1061、1062可以临时置于载体334上。一个或多个金属块106、1061、1062可以包括引线框架，例如引线框架的一个或多个部分，并且载体334可以包括箔。一个或多个金属块之间的间距SD可以范围从大约10μm至大约1000μm，例如从大约20μm至大约700μm，例如从大约50μm至大约500μm。一个或多个金属块106、1061、1062中的每一个可以单独地置于载体334上，并且借助于粘合带粘附。可替换地，一个或多个金属块106、1061、1062可以形成金属栅格阵列的一部分。该金属栅格阵列可以包括以阵列设置的一个或多个金属块106、1061、1062…106n；例如包括1 x n行的一个或多个金属块106、1061、1062…106n的一维阵列；或者例如包括m x n矩阵的一个或多个金属块的二维阵列。所述一个或多个金属块106、1061、1062…106n可以通过一个或多个互连部分962彼此接合。图9示出了依照各个实施例的金属块栅格阵列的顶视图。
金属栅格阵列可以包括完整的铜栅格或者引线框架。金属块106可以包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Fe、Ni、Al及其组合。
第一金属层结构112和第二金属层结构118中的至少一个可以包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
方法300可以包括诸如320中所示将一个或多个金属块106、1061、1062以及一个或多个电子电路104、1041、1042彼此邻近地设置在载体334上。一个或多个电子电路104、1041、1042中的每一个可以如310和320中所示与至少一个金属块106、1061、1062邻近地放置。例如，金属块106和电子电路104可以彼此邻近地设置在载体334上。应当指出的是，可以在放置金属块106之前放置所述一个或多个电子电路104、1041、1042。可替换地，可以在放置金属块106之后放置所述一个或多个电子电路104、1041、1042。在又一种可替换方案中，可以同时放置所述一个或多个电子电路104、1041、1042和金属块106。
尽管图中示出了三个金属块106、1061、1062和三个电子电路104、1041、1042，但是可以理解的是，金属块和电子电路的数量并不限于三个，而是每一个都可以包括一个或多个，例如一个、两个、三个、四个、五个、六个、七个、八个、九个、十个或者甚至更多，例如数十或数百个。
电子电路104可以包括半导体芯片，例如管芯。半导体芯片可以包括在晶片衬底上方形成的电子电路系统。晶片衬底可以包括各种材料，例如半导体材料。晶片衬底可以包括来自以下材料组的至少一种材料，该材料组包括硅、锗、III-V族材料、聚合物。依照一个实施例，晶片衬底可以包括掺杂或未掺杂的硅。依照另一个实施例，晶片衬底可以包括硅在绝缘体上（SOI）晶片。依照一个实施例，晶片衬底可以包括半导体化合物材料，例如砷化镓（GaAs）、磷化铟（InP）。依照一个实施例，晶片衬底可以包括四元半导体化合物材料，例如砷化铟镓（InGaAs）。
电子电路104可以包括功率半导体器件。功率半导体器件可以能够携带高达近似600V的电压。电子电路104可以包括但不限于功率半导体晶体管。依照各个实施例，电子电路104可以包括来自以下半导体器件组的至少一种器件，该组包括功率晶体管、功率MOS晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管、晶闸管、MOS控制晶闸管、硅控整流器、功率肖特基二极管、碳化硅二极管、氮化镓器件。
一个或多个金属块106、1061、1062可以用于重新布线，例如作为下文中描述的重新分布结构的一部分。载体334可以包括粘合剂载体箔。
一个或多个电子电路104、1041、1042可以被放置成其芯片顶侧（即芯片第一侧面116）在载体334上方，例如面对载体334。所述一个或多个电子电路104、1041、1042中的至少一个可以设置在金属块106与另一金属块1061之间。例如，电子电路1041可以设置在金属块106与金属块1061之间。
可以理解的是，尽管依照各个实施例，在将电子电路104置于载体334上之前将金属块106置于载体334上，但是也可以在将金属块106置于载体334上之前将电子电路104置于载体334上。
芯片104可以包括顶侧116，顶侧也可以称为芯片的“第一侧面”、“前侧”或“上侧”。当在本文中使用时，措词芯片的“顶侧”、“第一侧面”、“上侧”或“前侧”可以被理解成指代其中可以形成栅极区以及至少一个第一源/漏区的芯片侧面。措词“顶侧”、“第一侧面”、“上侧”和“前侧”在下文中可以可互换地使用。芯片可以包括底侧124，底侧也可以称为芯片的“第二侧面”、“后侧”或“底侧”。当在本文中关于半导体功率器件使用时，措词“第二侧面”、“后侧”或“底侧”可以被理解成指代其中形成第二源/漏区的芯片侧面。措词“第二侧面”、“后侧”或“底侧”在下文中可以可互换地使用。
第二侧面124可以与第一侧面116相对。换言之，第一侧面116可以面对与第二侧面124面对的方向128相对的方向126。
在310和320之后，可以随后将包封材料108沉积在一个或多个电子电路104、1041、1042与一个或多个金属块106、1061、1062之间（在330中）。换言之，可以随后将包封材料108沉积在一个或多个电子电路104、1041、1042中的至少一个与一个或多个金属块106、1061、1062中的至少一个之间的空间内，例如电子电路104与金属块106之间。
芯片顶侧（即芯片第一侧面116）和芯片后侧（即芯片第二侧面124）可以通过将临时保护箔336粘附到芯片第一侧面116和芯片第二侧面124而封闭（在330中）。临时保护箔336可以在芯片第一侧面116和芯片第二侧面124上方以及金属块第一侧面356和金属块第二侧面358上方形成，并且借助于释放带附接。可以用作盖结构的临时保护箔336可以形成掩蔽材料，其可以引导在金属块106与电子电路104之间的区域内沉积包封材料108。临时保护箔336可以包括包含一个或多个孔的箔，其中包封材料108可以从箔的侧面和/或通过这些孔沉积。这些孔可以范围从大约60μm至大约120μm，例如从大约70μm至大约110μm，例如从大约80μm至大约100μm。这些孔可以大于例如60μm。
包封材料108可以将电子电路104保持到相邻金属块106。电子电路104到相邻金属块106的接合可以进一步加强，因为包封材料108可以在电子电路104的一个或多个横向侧面352、354上方和/或金属块106的一个或多个横向侧面（未示出）上方形成。电子电路104的一个或多个横向侧面352、354可以设置在电子电路104的第一侧面116与第二侧面124之间。类似地，金属块106的一个或多个横向侧面可以设置在金属块106的第一侧面356与第二侧面358之间。
这些部件（例如电子电路104、1041、1042和金属块106、1061、1062）中的每一个都可以由可以包括模制材料的包封材料108包封。包封材料108可以包括来自电绝缘材料组的至少一种电绝缘材料，该组包括环氧树脂、聚合物、层压材料、塑料、热固性材料、热塑性塑料、聚酰亚胺。
在340中，可以移除临时保护箔336。可以移除任何粘合或释放带。包封的结构338可以包括被设置成彼此邻近的金属块106和电子电路104，其中包封材料108可以沉积在电子电路104与金属块106之间。当并行地处理多个金属块106和电子电路104时，包封的结构338可以包括一个或多个金属块106、1061、1062…106n以及一个或多个电子电路104、1041、1042…104n，其中一个或多个金属块106、1061、1062…106n中的至少一个可以被设置成邻近一个或多个电子电路104、1041、1042…104n中的至少一个，其中包封材料108可以沉积在一个或多个金属块106、1061、1062…106n中的至少一个与一个或多个电子电路104、1041、1042…104n中的至少一个之间。
在350中，第一金属层结构112可以电接触电子电路104的第一侧面116上的至少一个第一接触114。在并行的过程中，第二金属层结构118可以电接触电子电路104的第二侧面124上的至少一个第二接触122。当依照一个实施例执行并行过程时，第一金属层结构112和第二金属层结构118可以在单个过程中分别直接安装到电子电路104的第一侧面116和第二侧面124上。可以通过第一侧面116堆叠的第一金属层结构112和可以通过第二侧面124堆叠的第二金属层结构118可以放在一起，使得包封的结构338可以夹在第一侧面116上的第一金属层结构112与第二侧面124上的第二金属层结构118之间（在360中）。换言之，当第一金属层结构112和第二金属层结构118从两个侧面116、124放在一起时，包封的结构338可以被挤压在第一金属层结构112与第二金属层结构118之间。换言之，当第一金属层结构112和第二金属层结构118从两个侧面116、124放在一起时，电子电路104可以夹在第一金属层结构112与第二金属层结构118之间。换言之，当第一金属层结构112和第二金属层结构118从两个侧面116、124放在一起时，金属块106可以夹在第一金属层结构112与第二金属层结构118之间。
该组装可以通过使用纳米膏、焊料或者扩散焊料来实现。第一金属层结构112的顶侧342可以是第一金属层结构112的面对电子电路第一侧面116的侧面。第二金属层结构118的顶侧344可以是第二金属层结构118的面对电子电路第二侧面124的侧面。第一金属层结构112的顶侧342和第二金属层结构118的顶侧344可以预先涂敷有接合材料346。可替换地，电子电路第一侧面116和第二侧面124可以预先涂敷有接合材料346。接合材料346可以包括来自以下材料组的至少一种材料，该组包括纳米膏、焊料、扩散焊料或者导电粘合剂。接合材料346可以例如通过溅射或者电化学沉积而配施、印刷或者直接涂敷到至少所述表面中的任何表面以用于互连。第一金属层结构112可以电接触电子电路104的第一侧面116上的至少一个第一接触114，并且第二金属层结构118可以电接触电子电路104的第二侧面124上的至少一个第二接触122，其中第一金属层结构112和第二金属层结构118可以使用模具348挤压在一起，并且在温度和压力受控的过程中烧结（在360中）。温度可以范围从大约100℃至大约400℃。压力可以范围从大约0.1N/mm2至50N/mm2。温度或压力的选择可以取决于使用的材料和互连技术。所述温度和压力受控的过程可以发生在真空中。
在并行过程中，第一金属层结构112可以形成于（例如直接安装到）电子电路104的第一侧面116上的至少一个第一接触114上以及金属块106的第一侧面356上方。第二金属层结构118可以形成于（例如直接安装到）电子电路104的第二侧面124上的至少一个第二接触122上以及金属块106的第二侧面358上方。
第一金属层结构112和第二金属层结构118中的至少一个可以包括金属板。第一金属层结构112和第二金属层结构118中的至少一个可以包括引线框架。第一金属层结构112和第二金属层结构118中的至少一个可以形成重新分布层，这将在下文中加以描述。第一金属层结构112和第二金属层结构118中的至少一个可以包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
金属块106可以借助于导电介质1321、1322电接触第一金属层结构112和第二金属层结构118。
金属块第一侧面356和金属块第二侧面358可以在第一金属层结构112和第二金属层结构118电接触金属块106之前预先涂敷有导电介质1321、1322。可替换地，第一金属层结构112的顶侧342和第二金属层结构118的顶侧344可以预先涂敷有导电介质1321、1322。导电介质1321、1322可以例如通过溅射、化学沉积或者电化学沉积而配施、印刷或者直接涂敷到所述表面中的至少一个表面以用于互连。
导电介质1321、1322可以包括导电接触介质。导电介质1321、1322可以包括被配置成将金属块160粘附到第一112和第二118金属层结构的粘合剂。导电介质1321、1322可以包括包含纳米颗粒的膏。导电介质1321、1322可以包括来自以下材料组的至少一种材料，该材料组包括CuSn、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。导电介质1321、1322可以包括导电粘合剂，该导电粘合剂包括来自以下材料组的至少一种材料，该材料组包括CuSn、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
导电介质1321、1322可以包括金属间相材料。例如，导电介质1321、1322可以包括来自以下材料组的至少一种材料，该材料组包括Ag-Sn、Cu-Sn、Cu-Sn-Ag、Au-Sn、Ni-Sn、Cu-Zn、Cu-Co、InSn、Pd-Sn、Au-Ag-Sn和Pd-Au-Sn。
依照一个实施例，导电介质1321、1322可以包括与第一112和第二118金属层结构的材料不同的材料，或者可以具有与第一112和第二118金属层结构的材料不同的材料结构。例如，第一112和第二118金属层结构可以包括基体（bulk）金属材料，例如Ag，而导电介质1321、1322可以包括该材料的纳米颗粒，例如Ag纳米颗粒。作为另一个实例，第一112和第二118金属层结构可以包括基体金属材料，例如Ag，而导电介质1321、1322可以包括金属间相材料，例如金属间相系统。导电介质1321、1322可以包括复合材料，该复合材料包括至少一种嵌入材料和至少一种填充材料的混合物。所述至少一种嵌入材料可以包括来自以下材料组的至少一种材料，该材料组包括膏、聚合物基质，并且其中所述至少一种填充材料可以包括来自以下结构组的一种或多种结构，该组包括颗粒、纳米颗粒、微粒、结构、纳米结构、微结构、纤维、纳米纤维、微纤维、导线、纳米导线。所述一种或多种结构可以包括来自以下材料组的至少一种材料，该材料组包括金属、金属氧化物、银、铜、石墨烯、碳。
依照另一个实施例，导电介质1321、1322可以包括与金属块106的材料不同的材料，或者可以具有与金属块106的材料不同的材料结构。依照另一个实施例，导电介质1321、1322可以包括电接触金属块106的第一侧面356和第一金属层结构112的第一导电介质部分1321；以及电接触金属块106的第二侧面358和第二金属层结构118的第二导电介质部分1322。依照另一个实施例，第一导电介质部分1321可以由与第二导电介质部分1322不同的材料制成。
依照一个实施例，导电介质1321、1322和接合材料346可以由相同的材料制成。
依照一个实施例，导电介质1321、1322和接合材料346可以在单个并行过程中沉积。
可以理解的是，尽管这里描述了单个并行过程，但是依照另一个实施例，第一金属层结构112和第二金属层结构118可以在单独的（即串行）过程中分别接触第一侧面116和第二侧面124。可以理解的是，第一金属层结构112可以电接触电子电路104的第一侧面116上的至少一个第一接触114，并且随后第二金属层结构118可以电接触电子电路104的第二侧面124上的至少一个第二接触122。可以理解的是，第二金属层结构118可以电接触电子电路104的第二侧面124上的至少一个第二接触122，并且随后第一金属层结构112可以电接触电子电路104的第一侧面116上的至少一个第一接触114。
也可以理解的是，尽管关于半导体功率器件描述了这里以及下文中的各个实施例，但是各个实施例也可以适用于低功率半导体器件。在这个方面，可以理解的是，各个实施例可以适于低功率半导体器件，例如能够携带高达100V至150V的器件。例如，芯片的“顶侧”、“第一侧面”、“上侧”或“前侧”可以被理解为指代芯片的携带一个或多个接触垫或者电接触的侧面，其中可以附接接合垫或电接触；或者其中它是芯片的可以大部分由金属化层覆盖的侧面。“第二侧面”、“后侧”或“底侧”可以被理解为指代芯片的可以没有金属化或者接触垫或电接触的侧面。
也可以理解的是，尽管各个实施例描述了用于电接触前侧116的第一金属层结构112和用于电接触后侧124的第二金属层结构118，但是可以可能的是，可以不要求使第二金属层结构118电接触后侧124。在所述情况下，可以省略第二金属层结构118。
在370中，可以移除模具348。可以执行第一金属层结构112和第二金属层结构118的结构化。例如，后面是选择性蚀刻的光刻工艺可以用来选择性地图案化第一金属层结构112和第二金属层结构118并且随后移除其部分。在370中，第一金属层结构112和第二金属层结构118的结构化可以导致芯片连接接触分离，例如电隔离。
依照一个实施例，电子电路104可以包括功率晶体管，其中至少一个第一接触114可以包括第一源/漏接触垫114S/D以及与第一源/漏接触垫114S/D电隔离的栅极接触垫114G；并且所述至少一个第二接触122可以包括第二源/漏接触垫122S/D，其中第一源/漏接触垫114S/D、第二源/漏接触垫122S/D和栅极接触垫114G电连接到电子电路104。栅极接触垫114G可以借助于在栅极接触垫114G与第一源/漏接触垫114S/D之间沉积在电子电路第一侧面116上方的电绝缘材料与第一源/漏接触垫114S/D电隔离。该电绝缘材料可以包括与包封材料108相同或不同的材料。
第一金属层结构112可以包括电接触电子电路104的第一侧面116上的第一源/漏接触垫114S/D的第一金属层结构第一部分112S/D；电接触电子电路104的第一侧面116上的栅极接触垫114G的第一金属层结构第二部分112G；以及电接触金属块106的第一金属层结构第三部分112M，其中第一金属层结构第一部分112S/D、第二部分112G和第三部分112M中的至少一个彼此电隔离。例如，第一部分112S/D可以与第二部分112G和第三部分112M电隔离；第二部分112G可以与第一部分112S/D和第三部分112M电隔离；第三部分112M可以与第一部分112S/D和第二部分112G电隔离。
第一金属层结构112、第二金属层结构118和金属块106可以形成重新分布结构。例如，第三部分112M可以将金属块第一侧面356上的电连接提供给电子电路第二侧面124上形成的第二源/漏接触垫122S/D。电子电路第二侧面124与金属块第一侧面356之间的电连接可以经由第二源/漏接触垫122S/D提供，第二源/漏接触垫可以在金属块第二侧面358上经由第二金属层结构118电接触金属块106。金属块106可以进一步在金属块第一侧面356上电接触第一金属层结构第三部分112M。金属块106可以借助于导电介质1321、1322电接触第一金属层结构112（例如第三部分112M）和第二金属层结构118（例如118M）。通过这种方式，金属块106可以形成重新分布结构的基础。
在380中，可以发生部件的分离，其中可以通过个别化过程使用激光或机械锯将部件个别化成个别的电路封装。可以执行该分离，使得每个个别化部件可以包括电路封装，例如电路封装302。每个分离的电路封装302可以随后直接安装到印刷电路板上。电路封装302将在下文中进一步加以描述。
电子电路104（例如半导体芯片）可以具有这样的厚度tchip，该厚度范围从大约5μm至大约500μm，例如从大约10μm至大约350μm，例如从大约50μm至大约250μm。
金属块106可以具有这样的厚度tM，该厚度范围从大约5μm至大约500μm，例如从大约10μm至大约350μm，例如从大约50μm至大约250μm。
第一金属层结构112和第二金属层结构118中的每一个都可以具有这样的厚度t，该厚度范围从大约10μm至大约1000μm，例如从大约20μm至大约500μm，例如从大约20μm至大约250μm。
导电介质1321、1322可以具有这样的厚度，该厚度范围从大约0.5μm至大约100μm，例如从大约1μm至大约75μm，例如从大约1μm至大约50μm。
接合材料346可以具有这样的厚度，该厚度范围从大约0.5μm至大约100μm，例如从大约1μm至大约75μm，例如从大约1μm至大约50μm。
图4A-4D示出了依照另一个实施例的用于包封一个或多个电子电路104、1041、1042…104n的方法400。除了第一金属层结构112的结构化可以发生在过程350之前之外，方法400可以包括已经关于方法300描述的过程中的一个或多个或者全部。
依照一个实施例，方法400可以大体包括过程310、320、330和340。然而，在过程350之前，第一金属层结构112可以预先结构化以便在第一金属层结构112电接触电子电路104的第一侧面116上的至少一个第一接触114之前形成第一部分112S/D、第二部分112G和第三部分112M。因此，依照方法400，可以在过程370中省略通过光刻和选择性蚀刻第一金属层结构112的结构化。
第二金属层结构118可选地也可以在过程350之前预先结构化。换言之，可以在过程350之前形成第二金属层结构部分118S/D，其中可以省略如过程370中所描述的第二金属层结构118的结构化。
第一金属层结构112因此可以甚至在过程350之前包括个别化部分，即图案化的引线框架，即第一部分112S/D、第二部分112G和第三部分112M，并且因此无需如过程350中所描述的那样例如使用光刻或选择性蚀刻进行结构化。
可选地可以包括第二金属层结构的个别化部分118S/D的第一金属层结构112和第二金属层结构118的个别化部分可以放在一起以便如过程350中所描述的那样将包封的结构338夹在中间。这示于410中。
过程420可以如依照过程360所描述的那样执行。第一金属层结构第一部分112S/D可以电接触电子电路104的第一侧面116上的第一源/漏接触垫114S/D。第一金属层结构第二部分112G可以电接触电子电路104的第一侧面116上的栅极接触垫114G。第一金属层结构第三部分112M可以电接触金属块106，其中第一部分112S/D、第二部分112G和第三部分112M以及第二金属层结构118可以在温度和压力受控的过程中使用模具348挤压在一起，使得包封的结构338可以由第一侧面116上的第一部分112S/D、第二部分112G和第三部分112M以及第二侧面124上的第二金属层结构118（可选地118S/D）夹在中间。第一部分112S/D、第二部分112G和第三部分112M可以彼此电隔离。如果在步骤350之前没有执行第二金属层结构118的预先结构化，那么如果必要的话，可以在挤压模制过程之后通过应用光刻和选择性蚀刻来结构化第二金属层结构118以便形成如370中所描述的118S/D。第二金属层结构部分118S/D可以与可以连接到相邻电子电路1041的相邻第二金属层结构部分118S/D1电隔离。
过程430和440可以如依照过程380所描述的那样执行。可以发生部件的分离，其中可以通过个别化过程使用激光或机械锯将部件从其他电路封装个别化，其中激光或锯切处理通过包封材料108分离电路封装302。可以执行该分离，使得每个个别化部件可以包括电路封装，例如电路封装302（在430中）。如440中所示的每个分离的电路封装302可以随后直接安装到印刷电路板上或者在电路板组件中构造。电路封装302将在下文中进一步加以描述。
图5示出了依照一个实施例的用于包封电子电路的方法500。方法500可以包括：
将电子电路和金属块置于载体上（在510中）；
在与载体相对的侧面上将盖结构置于金属块和电子电路之上（在520中）；
在金属结构与电子电路之间通过盖结构插入包封材料（在530中）；
移除盖结构和载体（在540中）；以及
将金属层结构固定到电子电路的至少一个侧面上，使得该金属层结构电接触电子电路和金属块（在550中）。
如方法500中所描述的盖结构可以包括临时保护箔336。
可以理解的是，已经关于方法200、300或400中的任何一个所描述的一个或多个过程可以与方法500的一个或多个过程相组合。
可以理解的是，过程510可以包括已经关于过程310和320所描述的过程中的一个或多个或者全部。可以理解的是，过程520、530和540可以包括已经关于过程330和340所描述的过程中的一个或多个或者全部。可以理解的是，过程540可以包括已经关于过程350和360所描述的过程中的一个或多个或者全部。依照另一个实施例，过程540可以包括已经关于过程410和420所描述的过程中的一个或多个或者全部。
图6示出了依照一个实施例的电路封装302。电路封装302可以包括依照这里已经描述的方法200、300、400或500中的任何一个形成的个别化电路封装。电路封装302可以包括关于电路封装102所描述的特征的所有基本功能。
电路封装302可以包括电子电路104（例如半导体芯片）和靠近电子电路104的金属块106。电路封装302可以包括介于电子电路104与金属块106之间的包封材料108。电路封装302可以包括电接触电子电路104的第一侧面116上的至少一个第一接触114的第一金属层结构112。电路封装302可以包括电接触电子电路104的第二侧面124上的至少一个第二接触122的第二金属层结构118。第二侧面124可以与第一侧面116相对。换言之，第一侧面116可以面对与第二侧面124面对的方向128相对的方向126。金属块106可以借助于导电介质1321、1322电接触第一金属层结构112和第二金属层结构118。导电介质1321、1322可以包括与第一112和第二118金属层结构的材料不同的材料，或者可以具有与第一112和第二118金属层结构的材料不同的材料结构。
导电介质1321、1322可以包括与金属块106的材料不同的材料，或者可以具有与金属块106的材料不同的材料结构。
导电介质1321、1322可以包括电接触金属块106的第一侧面356和第一金属层结构112的第一导电介质部分1321；以及电接触金属块106的第二侧面358和第二金属层结构118的第二导电介质部分1322。
第一导电介质部分1321可以由与第二导电介质部分1322不同的材料制成。
导电介质1321、1322可以包括被配置成将金属块160粘附到第一112和第二118金属层结构的粘合剂。
导电介质1321、1322可以包括包含纳米颗粒的膏。
导电介质1321、1322可以包括来自以下材料组的至少一种材料，该材料组包括CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
导电介质1321、1322可以包括复合材料，该复合材料包括至少一种嵌入材料和至少一种填充材料的混合物。所述至少一种嵌入材料可以包括来自以下材料组的至少一种材料，该材料组包括膏、聚合物基质，并且其中所述至少一种填充材料可以包括来自以下结构组的一种或多种结构，该组包括颗粒、纳米颗粒、微粒、结构、纳米结构、微结构、纤维、纳米纤维、微纤维、导线、纳米导线。所述一种或多种结构可以包括来自以下材料组的至少一种材料，该材料组包括金属、金属氧化物、银、铜、石墨烯、碳。
导电介质1321、1322可以包括导电粘合剂，该导电粘合剂包括来自以下材料组的至少一种材料，该材料组包括CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
第一金属层结构112可以形成于电子电路104的第一侧面116上的至少一个第一接触114上以及金属块106的第一侧面356上方。
第二金属层结构118可以形成于电子电路104的第二侧面124上的至少一个第二接触122上以及金属块106的第二侧面358上方。
第一金属层结构112和第二金属层结构118中的至少一个可以包括引线框架。
第一金属层结构112和第二金属层结构118中的至少一个可以形成重新分布层。
第一金属层结构112和第二金属层结构118中的至少一个可以包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
金属块106可以包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
电子电路104可以包括功率半导体晶体管。
至少一个第一接触114可以包括第一源/漏接触垫114S/D以及与第一源/漏接触垫114S/D电隔离的栅极接触垫114G；并且所述至少一个第二接触122可以包括第二源/漏接触垫122S/D。
第一金属层结构112可以包括电接触电子电路104的第一侧面116上的第一源/漏接触垫114S/D的第一金属层结构第一部分112S/D；电接触电子电路104的第一侧面116上的栅极接触垫114G的第一金属层结构第二部分112G；以及电接触金属块106的第一金属层结构第三部分112M，其中第一金属层结构第一部分112S/D、第二部分112G和第三部分112M中的至少一个彼此电隔离。
包封材料108可以包括来自电绝缘材料组的至少一种电绝缘材料，该组包括环氧树脂、聚合物、层压材料、塑料、热塑性塑料、聚酰亚胺。
包封材料108可以在电子电路104的一个或多个横向侧面352、354上形成，其中电子电路104的一个或多个横向侧面352、354可以设置在电子电路104的第一侧面116与第二侧面124之间。
图7示出了依照一个实施例的电路封装702。
电子电路封装702可以包括被配置成靠近半导体芯片104保持金属块106的包封材料108。包封材料108可以在半导体芯片104与金属块106之间形成。电子电路封装702可以包括被配置成电接触半导体芯片104的第一侧面116上的至少一个第一接触114的第一金属层结构112。电子电路封装702可以包括被配置成电接触半导体芯片104的第二侧面124上的至少一个第二接触122的第二金属层结构118，其中第二侧面124与第一侧面116相对。金属块106可以借助于导电介质1321、1322电接触第一金属层结构112和第二金属层结构118；其中导电介质1321、1322可以包括与第一112和第二118金属层结构的材料不同的材料，或者可以具有与第一112和第二118金属层结构的材料不同的材料结构。电子电路封装702可以包括本文中已经关于电子电路封装302所描述的特征中的一个或多个或者全部特征的一个或多个或者所有基本功能。
图8示出了依照一个实施例的用于包封电子电路（例如电子电路104）的方法800。方法可以包括：
在半导体芯片与金属块之间形成用于靠近半导体芯片保持金属块的包封材料（在810中）；
使第一金属层结构电接触半导体芯片的第一侧面上的至少一个第一接触（在820中）；
使第二金属层结构电接触半导体芯片的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对（在830中）；以及
借助于导电介质使金属块电接触第一金属层结构和第二金属层结构，该导电介质包括与第一和第二金属层结构的材料不同的材料或者与第一和第二金属层结构的材料不同的材料结构（在840中）。
可以理解的是，已经关于方法200、300、400或500中的任何一个所描述的一个或多个过程可以与方法800的一个或多个过程相组合。可以理解的是，过程810可以包括已经关于过程310、320和330所描述的过程中的一个或多个或者全部。可以理解的是，过程820、830和840可以包括已经关于过程350和360所描述的过程中的一个或多个或者全部。
图10示出了依照一个实施例的电路封装1002。电路封装1002可以包括依照这里已经描述的方法200、300、400或500中的任何一个形成的个别化电路封装。
电路封装1002可以包括电子电路104和靠近电子电路104的金属块106。电子电路104在下文中可以称为芯片、半导体芯片、半导体、管芯。电路封装102可以包括介于电子电路104与金属块106之间的包封材料108。电路封装102可以包括电接触电子电路104的第一侧面116上的至少一个第一接触114的金属层结构112。金属块106可以借助于导电介质1321电接触金属层结构112。导电介质1321可以包括与金属层结构112的材料不同的材料，或者可以具有与金属层结构112的材料不同的材料结构。可以理解的是，除了电路封装902可以不包括电连接到电子电路104的第二金属层结构118之外，电路封装902可以包括封装102、302、702的属性中的一个或多个或者全部属性。此外，金属块106因此可以不电连接到第二金属层结构118。可以进一步理解的是，依照另一个实施例，电路封装1002可以包括第二金属层结构118而不包括第一金属层结构112。上面已经关于第一金属层结构112和第二金属层结构118中的至少一个描述的特征中的一个或多个或者全部特征适用于电路封装1002。
各个实施例提供了单个并行过程，其中多个包封的部件（例如电子电路（例如半导体芯片））的前侧和后侧接触可以在单个过程中实现。由于这两个侧面上的接触可以暴露并且面向芯片封装外部，因而可以实现这些电子部件的最优冷却。因此，可以改善电阻和热阻。
此外，各个实施例提供了用于多芯片外壳的简单实现。可以理解的是，每个芯片封装可以包括一个或多个电子电路。芯片布置中的灵活性可以进一步成为可能。例如，第一电子电路可以被设置成面朝下，例如面对方向126，并且第二电子电路可以被设置成面朝上，例如面对方向128。因此，第一电子电路的前侧和第二电子电路的后侧可以电接触第一金属层结构112。
各个实施例可以提供，可以执行依照方法200、300、400、500或800中的任何一个的制造过程，使得执行的温度负载的数量可以减少。例如，只有一个温度负载可能是必要的，其中所有电子电路接触114、122可以在单个温度负载过程中创建。
因此，各个实施例提供了一种用于形成电路封装的制造过程，其可以通过使用并行过程而包括更少的过程。由于来自制造过程（例如压力和加热）的减少应力并且作为最优封装冷却的结果，部件的可靠性可以提高。
各个实施例提供了一种电路封装，该电路封装包括：电子电路；金属块，其靠近电子电路；包封材料，其介于电子电路与金属块之间；第一金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；第二金属层结构，其电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。
依照一个实施例，导电介质包括与金属块的材料不同的材料或者具有与金属块的材料不同的材料结构。
依照一个实施例，导电介质包括电接触金属块的第一侧面和第一金属层结构的第一导电介质部分；以及电接触金属块的第二侧面和第二金属层结构的第二导电介质部分。
依照一个实施例，第一导电介质部分由与第二导电介质部分不同的材料制成。
依照一个实施例，导电介质包括被配置成将金属块粘附到第一和第二金属层结构的粘合剂。
依照一个实施例，导电介质包括包含纳米颗粒的膏。
依照一个实施例，导电介质可以包括复合材料，该复合材料包括至少一种嵌入材料和至少一种填充材料的混合物。
依照一个实施例，所述至少一种嵌入材料可以包括来自以下材料组的至少一种材料，该材料组包括膏、聚合物基质，并且其中所述至少一种填充材料可以包括来自以下结构组的一种或多种结构，该组包括颗粒、纳米颗粒、微粒、结构、纳米结构、微结构、纤维、纳米纤维、微纤维、导线、纳米导线。
依照一个实施例，所述一种或多种结构可以包括来自以下材料组的至少一种材料，该组包括金属、金属氧化物、银、铜、石墨烯、碳。
依照一个实施例，导电介质包括来自以下材料组的至少一种材料，该材料组包括CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
依照一个实施例，导电介质可以包括导电粘合剂，该导电粘合剂包括来自以下材料组的至少一种材料，该材料组包括CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
依照一个实施例，第一金属层结构形成于电子电路的第一侧面上的所述至少一个第一接触上以及金属块的第一侧面上方。
依照一个实施例，第二金属层结构形成于电子电路的第二侧面上的所述至少一个第二接触上以及金属块的第二侧面上方。
依照一个实施例，第一金属层结构和第二金属层结构中的至少一个包括引线框架。
依照一个实施例，第一金属层结构和第二金属层结构中的至少一个形成重新分布层。
依照一个实施例，第一金属层结构和第二金属层结构中的至少一个包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
依照一个实施例，金属块包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
依照一个实施例，电子电路包括功率半导体晶体管。
依照一个实施例，所述至少一个第一接触包括第一源/漏接触垫以及与第一源/漏接触垫电隔离的栅极接触垫；并且所述至少一个第二接触包括第二源/漏接触垫。
依照一个实施例，第一金属层结构包括电接触电子电路的第一侧面上的第一源/漏接触垫的第一金属层结构第一部分；电接触电子电路的第一侧面上的栅极接触垫的第一金属层结构第二部分；以及电接触金属块的第一金属层结构第三部分，其中第一金属层结构第一部分、第二部分和第三部分中的至少一个彼此电隔离。
依照一个实施例，包封材料包括来自电绝缘材料组的至少一种电绝缘材料，该组包括环氧树脂、聚合物、层压材料、塑料、热固性材料、热塑性塑料、聚酰亚胺。
依照一个实施例，包封材料在电子电路的一个或多个横向侧面上形成，其中电子电路的所述一个或多个横向侧面设置在电子电路的第一侧面与第二侧面之间。
各个实施例提供了一种用于包封电子电路的方法，该方法包括：将金属块和电子电路彼此邻近地设置在载体上；随后在电子电路与金属块之间沉积包封材料；使第一金属层结构电接触电子电路的第一侧面上的至少一个第一接触；使第二金属层结构电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对。
依照一个实施例，所述方法进一步包括借助于导电介质使金属块电接触第一金属层结构和第二金属层结构，该导电介质包括与第一和第二金属层结构的材料不同的材料或者与第一和第二金属层结构的材料不同的材料结构。
各个实施例提供了一种用于包封电子电路的方法，该方法包括：将电子电路和金属块置于载体上；在与载体相对的侧面上将盖结构置于金属块和电子电路之上；在金属结构与电子电路之间通过盖结构插入包封材料；移除盖结构和载体；以及将金属层结构固定到电子电路的至少一个侧面上，使得该金属层结构电接触电子电路和金属块。
各个实施例提供了一种电子电路封装，该电子电路封装包括：包封材料，其被配置成靠近半导体芯片保持金属块，其中包封材料在半导体芯片与金属块之间形成；第一金属层结构，其被配置成电接触半导体芯片的第一侧面上的至少一个第一接触；第二金属层结构，其被配置成电接触半导体芯片的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；并且其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。
各个实施例提供了一种用于包封电子电路的方法，该方法包括：在半导体芯片与金属块之间形成用于靠近半导体芯片保持金属块的包封材料；使第一金属层结构电接触半导体芯片的第一侧面上的至少一个第一接触；使第二金属层结构电接触半导体芯片的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；以及借助于导电介质使金属块电接触第一金属层结构和第二金属层结构，该导电介质包括与第一和第二金属层结构的材料不同的材料或者与第一和第二金属层结构的材料不同的材料结构。
各个实施例提供了一种电路封装，该电路封装包括：电子电路；金属块，其靠近电子电路；包封材料，其介于电子电路与金属块之间；金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；其中金属块借助于导电介质电接触金属层结构；其中导电介质可以包括与金属层结构的材料不同的材料或者具有与金属层结构的材料不同的材料结构。
尽管特别地参照特定实施例示出并且描述了本发明，但是本领域技术人员应当理解的是，可以在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下对其做出形式和细节方面的各种变化。因此，本发明的范围由所附权利要求书指明，并且进入权利要求书等效物的含义和范围内的所有变化因此都预期包含在内。

Claims (27)

1.一种电路封装，包括：
电子电路；
金属块，其靠近电子电路；
包封材料，其介于电子电路与金属块之间；
第一金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；
第二金属层结构，其电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；
其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；
其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。
2.权利要求1的电路封装，
其中导电介质包括与金属块的材料不同的材料或者具有与金属块的材料不同的材料结构。
3.权利要求1的电路封装，
其中导电介质包括：
第一导电介质部分，其电接触金属块的第一侧面和第一金属层结构；以及
第二导电介质部分，其电接触金属块的第二侧面和第二金属层结构。
4.权利要求3的电路封装，
其中第一导电介质部分由与第二导电介质部分不同的材料制成。
5.权利要求1的电路封装，
其中导电介质包括被配置成将金属块粘附到第一和第二金属层结构的粘合剂。
6.权利要求1的电路封装，
其中导电介质包括复合材料，该复合材料包括至少一种嵌入材料和至少一种填充材料的混合物。
7.权利要求6的电路封装，
其中所述至少一种嵌入材料包括来自以下材料组的至少一种材料，该材料组包括膏、聚合物基质，并且其中所述至少一种填充材料包括来自以下结构组的一种或多种结构，该组包括颗粒、纳米颗粒、微粒、结构、纳米结构、微结构、纤维、纳米纤维、微纤维、导线、纳米导线。
8.权利要求7的电路封装，
其中所述一种或多种结构包括来自以下材料组的至少一种材料，该组包括金属、金属氧化物、银、铜、石墨烯、碳。
9.权利要求1的电路封装，
其中导电介质包括来自以下材料组的至少一种材料，该材料组包括Cu、CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
10.权利要求1的电路封装，
其中导电介质包括导电粘合剂，该导电粘合剂包括来自以下材料组的至少一种材料，该材料组包括CuSn、CuSnAg、AgSn、AuSn、Sn、Ag、In、Bi、Zn、Pb。
11.权利要求1的电路封装，
其中第一金属层结构形成于电子电路的第一侧面上的所述至少一个第一接触上以及金属块的第一侧面上方。
12.权利要求1的电路封装，
其中第二金属层结构形成于电子电路的第二侧面上的所述至少一个第二接触上以及金属块的第二侧面上方。
13.权利要求1的电路封装，
其中第一金属层结构和第二金属层结构中的至少一个包括引线框架。
14.权利要求1的电路封装，
其中依第一金属层结构和第二金属层结构中的至少一个形成重新分布层。
15.权利要求1的电路封装，
其中第一金属层结构和第二金属层结构中的至少一个包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
16.权利要求1的电路封装，
其中金属块包括来自以下材料组的至少一种材料，该材料组包括Cu、Au、Ag、Pd、Ni、Fe、Al及其组合。
17.权利要求1的电路封装，
其中电子电路包括功率半导体晶体管。
18.权利要求1的电路封装，
其中所述至少一个第一接触包括第一源/漏接触垫以及与第一源/漏接触垫电隔离的栅极接触垫；并且
其中所述至少一个第二接触包括第二源/漏接触垫。
19.权利要求18的电路封装，
其中第一金属层结构包括
第一金属层结构第一部分，其电接触电子电路的第一侧面上的第一源/漏接触垫；
第一金属层结构第二部分，其电接触电子电路的第一侧面上的栅极接触垫；以及
第一金属层结构第三部分，其电接触金属块，
其中第一金属层结构第一部分、第二部分和第三部分中的至少一个彼此电隔离。
20.权利要求1的电路封装，
其中包封材料包括来自电绝缘材料组的至少一种电绝缘材料，该组包括环氧树脂、聚合物、层压材料、塑料、热固性材料、热塑性塑料、聚酰亚胺。
21.权利要求1的电路封装，
其中包封材料在电子电路的一个或多个横向侧面上形成，其中电子电路的所述一个或多个横向侧面设置在电子电路的第一侧面与第二侧面之间。
22.一种用于包封电子电路的方法，该方法包括：
将金属块和电子电路彼此邻近地设置在载体上；
随后在电子电路与金属块之间沉积包封材料；
使第一金属层结构电接触电子电路的第一侧面上的至少一个第一接触；
使第二金属层结构电接触电子电路的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对。
23.依照权利要求22的方法，进一步包括
借助于导电介质使金属块电接触第一金属层结构和第二金属层结构，该导电介质包括与第一和第二金属层结构的材料不同的材料或者与第一和第二金属层结构的材料不同的材料结构。
24.一种用于包封电子电路的方法，该方法包括：
将电子电路和金属块置于载体上；
在与载体相对的侧面上将盖结构置于金属块和电子电路之上；
在金属结构与电子电路之间通过盖结构插入包封材料；
移除盖结构和载体；以及
将金属层结构固定到电子电路的至少一个侧面上，使得该金属层结构电接触电子电路和金属块。
25.一种电子电路封装，包括：
包封材料，其被配置成靠近半导体芯片保持金属块，其中包封材料在半导体芯片与金属块之间形成；
第一金属层结构，其被配置成电接触半导体芯片的第一侧面上的至少一个第一接触；
第二金属层结构，其被配置成电接触半导体芯片的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；
其中金属块借助于导电介质电接触第一金属层结构和第二金属层结构；并且
其中导电介质包括与第一和第二金属层结构的材料不同的材料或者具有与第一和第二金属层结构的材料不同的材料结构。
26.一种用于包封电子电路的方法，该方法包括：
在半导体芯片与金属块之间形成用于靠近半导体芯片保持金属块的包封材料；
使第一金属层结构电接触半导体芯片的第一侧面上的至少一个第一接触；
使第二金属层结构电接触半导体芯片的第二侧面上的至少一个第二接触，其中第二侧面与第一侧面相对；以及
借助于导电介质使金属块电接触第一金属层结构和第二金属层结构，该导电介质包括与第一和第二金属层结构的材料不同的材料或者与第一和第二金属层结构的材料不同的材料结构。
27.一种电路封装，包括：
电子电路；
金属块，其靠近电子电路；
包封材料，其介于电子电路与金属块之间
金属层结构，其电接触电子电路的第一侧面上的至少一个第一接触；
其中金属块借助于导电介质电接触金属层结构；
其中导电介质包括与金属层结构的材料不同的材料或者具有与金属层结构的材料不同的材料结构。
CN201310091762.2A 2012-03-21 2013-03-21 电路封装、电子电路封装和用于包封电子电路的方法 Active CN103325752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/425,589 US11189537B2 (en) 2012-03-21 2012-03-21 Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US13/425589 2012-03-21

Publications (2)

Publication Number Publication Date
CN103325752A true CN103325752A (zh) 2013-09-25
CN103325752B CN103325752B (zh) 2016-12-28

Family

ID=49112359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310091762.2A Active CN103325752B (zh) 2012-03-21 2013-03-21 电路封装、电子电路封装和用于包封电子电路的方法

Country Status (3)

Country Link
US (1) US11189537B2 (zh)
CN (1) CN103325752B (zh)
DE (1) DE102013102893B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN111415914A (zh) * 2020-02-20 2020-07-14 深圳第三代半导体研究院 一种新型固晶材料及其封装结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042337A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method of Manufacturing an Integrated Circuit Module
US20090261468A1 (en) * 2008-04-18 2009-10-22 Infineon Technologies Ag Semiconductor module
CN201681932U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多芯片倒装及无源器件封装结构
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
JP2002252318A (ja) 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7495890B2 (en) * 2006-08-04 2009-02-24 Kemet Electronics Corporation Method of improving cathode connection integrity in solid electrolytic capacitors using secondary adhesive
JP5061668B2 (ja) * 2007-03-14 2012-10-31 富士通株式会社 ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US8637341B2 (en) 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US9017446B2 (en) * 2010-05-03 2015-04-28 Indium Corporation Mixed alloy solder paste
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042337A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method of Manufacturing an Integrated Circuit Module
US20090261468A1 (en) * 2008-04-18 2009-10-22 Infineon Technologies Ag Semiconductor module
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
CN201681932U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多芯片倒装及无源器件封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494202A (zh) * 2017-09-12 2019-03-19 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN109494202B (zh) * 2017-09-12 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
CN111415914A (zh) * 2020-02-20 2020-07-14 深圳第三代半导体研究院 一种新型固晶材料及其封装结构
CN111415914B (zh) * 2020-02-20 2022-01-07 深圳第三代半导体研究院 一种固晶材料及其封装结构

Also Published As

Publication number Publication date
CN103325752B (zh) 2016-12-28
DE102013102893A1 (de) 2013-09-26
US11189537B2 (en) 2021-11-30
US20130249069A1 (en) 2013-09-26
DE102013102893B4 (de) 2018-01-25

Similar Documents

Publication Publication Date Title
CN103367321B (zh) 芯片装置及形成芯片装置的方法
CN103715166B (zh) 用于部件封装件的装置和方法
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN103199069B (zh) 包含两个功率半导体芯片的器件及其制造
CN102157391B (zh) 半导体器件和形成垂直互连的薄外形wlcsp的方法
CN101308803B (zh) 半导体器件的制造方法
US8409918B2 (en) Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
CN103247541B (zh) 半导体器件及其制造方法
US20120217644A1 (en) Semiconductor Device and Method of Forming Conductive THV and RDL on Opposite Sides of Semiconductor Die for RDL-to-RDL Bonding
CN103178030A (zh) 包括安装在dcb衬底上的分立器件的模块及制造模块的方法
CN103996663A (zh) 半导体模块及其形成方法
CN103681531A (zh) 集成电路和用于制作集成电路的方法
CN103325752A (zh) 电路封装、电子电路封装和用于包封电子电路的方法
CN112509991A (zh) 集成电路封装结构、集成电路封装单元及相关制造方法
US9818730B2 (en) Semiconductor arrangement, method for producing a number of chip assemblies, method for producing a semiconductor arrangement and method for operating a semiconductor arrangement
US11721654B2 (en) Ultra-thin multichip power devices
CN103824842B (zh) 集成电路、半导体管芯布置以及用于制造集成电路的方法
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
TWI550731B (zh) 晶片封裝製程及晶片封裝
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
US9030017B2 (en) Z-connection using electroless plating
CN103367338A (zh) 芯片装置和形成其的方法、芯片封装和形成其的方法
US12040291B2 (en) Radio frequency packages containing multilevel power substrates and associated fabrication methods
CN111883439B (zh) 一种芯片封装方法
US20220320033A1 (en) Semiconductor Device and Method of Disposing Electrical Components Above and Below Substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant