CN103312318B - 一种高精度鉴频鉴相器 - Google Patents
一种高精度鉴频鉴相器 Download PDFInfo
- Publication number
- CN103312318B CN103312318B CN201310186829.0A CN201310186829A CN103312318B CN 103312318 B CN103312318 B CN 103312318B CN 201310186829 A CN201310186829 A CN 201310186829A CN 103312318 B CN103312318 B CN 103312318B
- Authority
- CN
- China
- Prior art keywords
- phase
- output
- frequency
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 claims description 14
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 9
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 9
- 238000007688 edging Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 abstract description 4
- 238000012797 qualification Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种高精度鉴频鉴相器。它包括基本鉴频鉴相单元和快速锁定单元，基本鉴频鉴相单元能实现对两个输入波形频率和相位的鉴定，快速锁定单元能提高鉴频鉴相器的精度。当鉴频鉴相器的两个输入波形频率相位一致时，快速锁定单元不工作，鉴频鉴相器的两路输出都为低电平；当鉴频鉴相器的两个输入波形频率或者相位不一致时，其中一个输入波形的上升沿到来使得其对应的输出马上变为高电平，另一个输出保持低电平，当另一个输入波形的上升沿到来，快速锁定单元开始工作，两个输出重新变为低电平。本发明结构紧凑，鉴频鉴相误差小，资源消耗少。
Description
技术领域
本发明涉及一种高精度鉴频鉴相器，比较不同频率和相位的波形，应用于频率相位检测与同步领域。
背景技术
在信号同步和信号频率相位检测领域，鉴频鉴相器起着非常重要的作用，它通过比较两个输入波形的频率和相位，输出比较结果，可以用来控制电路实现信号同步以及检测。目前，常用的鉴频鉴相器电路有异或门鉴相器、边沿鉴相器、鉴频鉴相器。异或门鉴频鉴相器电路比较简单，但其性能比较差、捕获时间长；边沿鉴相器是对信号边沿进行比较，常用的有Hogge鉴相器、triwave鉴相器，其对信号占空比的依赖比较高；鉴频鉴相器具有捕获范围大、时间短、结构简单等特点，广泛应用于频率相位检测和同步领域。
现有的鉴频鉴相电路存在着输出延时，当两个输入信号都为高电平时，复位信号通过一个与门的延时和一个触发器的延时才起作用，此时输出结果中的两个波形都增加了一个宽度的高电平，影响同步和检测效果，特别是信号频率比较高的时候，宽度的电平影响更明显。因此，设计一种高精度鉴频鉴相器电路是很有意义的。
发明内容
本发明的目的是针对现有技术的不足，提供一种高精度鉴频鉴相器。
本发明的目的是通过以下技术方案来实现的：高精度鉴频鉴相器包括基本鉴频鉴相单元和快速锁定单元，基本鉴频鉴相单元与快速锁定单元相连。当输入均为高电平时，快速锁定单元锁定输出信号；当输入为其他情况时，基本鉴频鉴相器工作比较波形。
所述的基本鉴频鉴相单元由两个边沿触发、带复位的D触发器（D1、D2）和一个与门AND1组成。两个D触发器的D输入端接逻辑高电平，两个D触发器的时钟输入端口分别连接两个输入信号，两个D触发器的输出分别接入到与门AND1的输入，与门AND1的输出分别接入到两个D触发器的复位口。
所述的快速锁定单元包括一个与非门NAND1，两个延时单元（Delay1、Delay2），两个与门（AND2、AND3）。与非门NAND1的输入信号来自基本鉴频鉴相单元的两个输出信号，这两个输出信号分别又通过两个延时单元Delay1和Delay2，两个延时单元的输出分别与与非门NAND1的输出作为两个与门AND2和AND3的输入。AND2和AND3的输出作为本发明提及的鉴频鉴相器的输出。
当两个输入波形频率不一致时，鉴频鉴相器起鉴频作用，此时频率快的输入口对应的输出脉冲宽度比较宽，而且输出波形脉冲宽度变化比较大，完成鉴频作用；当两个输入波形相位不一致时，鉴频鉴相器起鉴相作用，此时相位超前的输入口对应的输出脉冲到来，输出波形脉冲宽度基本一致，完成鉴相作用。
本发明与现有技术相比具有的有益效果：
1、比较结果精准：当输入均为高电平时，快速锁定单元锁定输出信号，大大削弱了宽度的电平影响，使得输出的结果更加精准。
2、比较时间快：当输入变化时，鉴频鉴相器能快速的给出比较结果。现有技术曾提到通过输入波形的高电平来直接锁定鉴频鉴相器电路的输出，这样造成鉴频过程中输出结果混乱，本发明利用信号经过触发器后的结果来控制锁定过程，很好的解决了这一问题。
3、良好的实用性：本发明采用门电路实现，结构紧凑，方便集成，工艺影响效果小。
附图说明
图1是高精度鉴频鉴相器结构图；
图2是高精度鉴频鉴相器电路图；
图3是高精度鉴频鉴相器输入输出波形图；
具体实施方式
下面结合附图详细说明本发明。
图1是高精度鉴频鉴相器结构图，由基本鉴频鉴相单元和快速锁定单元组成。基本鉴频鉴相单元与快速锁定单元相连，当输入均为高电平时，快速锁定单元锁定输出信号；当输入为其他情况时，基本鉴频鉴相器工作比较波形。当输入波形的频率不一致时，电路起鉴频作用，根据频率相差的大小输出宽度变化的脉冲波形，实现鉴频功能；当输入波形的相位不一致时，电路起鉴相作用，根据相位相差的大小输出不同脉冲宽度的脉冲波形，实现鉴相功能。
如图2所示，所述的基本鉴频鉴相单元由两个边沿触发、带复位的D触发器（D1、D2）和一个与门AND1组成。两个D触发器的D输入端接逻辑高电平，两个D触发器的时钟输入端口分别连接两个输入信号，两个D触发器的输出分别接入到与门AND1的输入，与门AND1的输出分别接入到两个D触发器的复位口。当输入1为高电平、输入2为低电平时，触发器D1经过输出高电平，触发器D2输出保持低电平；当输入1为低电平、输入2为低电平时，触发器D1和触发器D2输出保持低电平；当输入1为低电平、输入2为高电平时，触发器D2经过输出高电平，触发器D1输出保持低电平；当输入1为高电平、输入2为高电平时，此时复位电路起作用，触发器D1和触发器D2经过时间复位。表示为触发器从时钟输入到对应输出的延时，表示为触发器从复位输入到对应输出的延时。
如图2所示，所述的快速锁定单元包括一个与非门NAND1，两个延时单元（Delay1、Delay2，两者的延时一样都为），两个与门（AND2、AND3，两者的延时一样都为）。与非门NAND1的输入信号来自基本鉴频鉴相单元的两个输出信号，这两个输出信号分别又通过两个延时单元Delay1和Delay2，两个延时单元的输出分别与与非门NAND1的输出作为两个与门AND2和AND3的输入。AND2和AND3的输出作为本发明提及的鉴频鉴相器的输出。当触发器D1输出高电平，触发器D2输出低电平时，快速锁定单元仅提供延时的作用，此时经过Delay1和与门的延时输出1为高电平，输出2保持为低电平。当触发器D1输出低电平，触发器D2输出低电平时，快速锁定单元仅提供延时的作用，此时经过延时后，输出1和输出2均保持低电平；当触发器D1输出低电平，触发器D2输出高电平时，快速锁定单元仅提供延时的作用，此时经过Delay2和与门的延时输出2为高电平，输出1保持为低电平；当触发器D1输出高电平，触发器D2输出高电平时，快速锁定单元提供锁定的作用，此时经过NAND1和与门的延时输出1和输出2均锁定为低电平。
图3是高精度鉴频鉴相器输入输出波形图，从上述说明可知，当输入1为高电平、输入2为低电平时，输出1经过延时τDFF+τDelay+τAND后变为高电平，输出2保持低电平；反之当输入2为高电平、输入1为低电平的情况就不再累赘介绍；当输入2高电平到来时，变成了输入1为高电平、输入2为高电平的情况，自输入2高电平到来时刻起输出1经过延时τDFF+τNAND+τAND变为低电平，而输出2经过延时τDFF+τDelay+τAND先变为高电平，再经过τDFF+τNAND+τAND变为低电平，为了提高精度，输出2不应该存在高电平脉冲输出，即要求τDFF+τDelay+τAND=τDFF+τNAND+τAND，得出τDelay=τNAND。本发明的设计充分考虑了这一点，此时输出1脉冲的宽度为τ和输入1上升沿和输入2上升沿的间隔时间τ一致。输出2脉冲的宽度基本可忽略不计，很好的提高了鉴频鉴相器的比较精度，电路结构简单，容易实现。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
Claims (1)
1.一种高精度鉴频鉴相器，其特征在于：包括基本鉴频鉴相单元和快速锁定单元，快速锁定单元与鉴频鉴单元相连；在输入波形频率不一致的时候，鉴频鉴相器起鉴频作用；在输入波形相位不一致的时候，鉴频鉴相器起鉴相作用；
所述的基本鉴频鉴相单元由两个边沿触发、带复位的D触发器和一个与门AND1组成；两个D触发器的D输入端接逻辑高电平，两个D触发器的时钟输入端口分别连接两个输入信号，两个D触发器的输出分别接入到与门AND1的输入，与门AND1的输出分别接入到两个D触发器的复位口；
所述的快速锁定单元包括一个与非门NAND1，两个延时单元，两个与门；与非门NAND1的输入信号来自基本鉴频鉴相单元的两个输出信号，这两个输出信号分别又通过两个延时单元，两个延时单元的输出分别与与非门NAND1的输出作为两个与门的输入，两个与门的输出作为鉴频鉴相器的输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310186829.0A CN103312318B (zh) | 2013-05-20 | 2013-05-20 | 一种高精度鉴频鉴相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310186829.0A CN103312318B (zh) | 2013-05-20 | 2013-05-20 | 一种高精度鉴频鉴相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103312318A CN103312318A (zh) | 2013-09-18 |
| CN103312318B true CN103312318B (zh) | 2016-03-02 |
Family
ID=49137168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310186829.0A Expired - Fee Related CN103312318B (zh) | 2013-05-20 | 2013-05-20 | 一种高精度鉴频鉴相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103312318B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150318860A1 (en) * | 2014-04-30 | 2015-11-05 | Qualcomm Incorporated | Low noise phase locked loops |
| CN104935333A (zh) * | 2015-06-19 | 2015-09-23 | 东南大学 | 一种高速低压鉴频鉴相器电路 |
| CN105162460B (zh) * | 2015-08-10 | 2017-10-31 | 郑州轻工业学院 | 一种高精度异频群量子化相位同步系统 |
| CN108988848B (zh) * | 2017-06-01 | 2022-08-23 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
| CN113098498B (zh) * | 2021-04-01 | 2023-12-01 | 南京航空航天大学 | 一种基于恢复机制的消盲pfd电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042970B1 (en) * | 2001-06-15 | 2006-05-09 | Analog Devices, Inc. | Phase frequency detector with adjustable offset |
| US7092475B1 (en) * | 2002-09-25 | 2006-08-15 | National Semiconductor Corporation | Phase-frequency detector with linear phase error gain near and during phase-lock in delta sigma phase-locked loop |
| CN101388666B (zh) * | 2008-10-10 | 2011-01-26 | 哈尔滨工业大学 | 无鉴相盲区的非线性鉴频鉴相器 |
| CN102006061A (zh) * | 2010-11-12 | 2011-04-06 | 钜泉光电科技(上海)股份有限公司 | 鉴频鉴相器及鉴频鉴相器的工作方法 |
| CN102457269A (zh) * | 2010-10-27 | 2012-05-16 | 深圳艾科创新微电子有限公司 | 一种鉴频鉴相电路及其应用于锁相环的方法 |
-
2013
- 2013-05-20 CN CN201310186829.0A patent/CN103312318B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042970B1 (en) * | 2001-06-15 | 2006-05-09 | Analog Devices, Inc. | Phase frequency detector with adjustable offset |
| US7092475B1 (en) * | 2002-09-25 | 2006-08-15 | National Semiconductor Corporation | Phase-frequency detector with linear phase error gain near and during phase-lock in delta sigma phase-locked loop |
| CN101388666B (zh) * | 2008-10-10 | 2011-01-26 | 哈尔滨工业大学 | 无鉴相盲区的非线性鉴频鉴相器 |
| CN102457269A (zh) * | 2010-10-27 | 2012-05-16 | 深圳艾科创新微电子有限公司 | 一种鉴频鉴相电路及其应用于锁相环的方法 |
| CN102006061A (zh) * | 2010-11-12 | 2011-04-06 | 钜泉光电科技(上海)股份有限公司 | 鉴频鉴相器及鉴频鉴相器的工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103312318A (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103312318B (zh) | 一种高精度鉴频鉴相器 | |
| CN104202040B (zh) | 位电平检测电路以及方法 | |
| CN2922277Y (zh) | 一种时钟毛刺检测电路 | |
| CN101509943B (zh) | 一种相位检测的方法及装置 | |
| CN104901657A (zh) | 一种全数字去抖动电路及方法 | |
| CN103676622A (zh) | 一种高精度的正负时间间隔测量方法及装置 | |
| CN102904551B (zh) | 一种恒比定时鉴别电路 | |
| CN104617926A (zh) | 一种吞脉冲式时钟同步电路 | |
| CN103645379B (zh) | Ttl信号频率跳变监测系统和方法 | |
| CN103152035B (zh) | 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器 | |
| CN108089160B (zh) | 一种高精度双基地雷达时间同步检测系统及检测方法 | |
| CN203708218U (zh) | 时钟数据恢复电路 | |
| CN108768387B (zh) | 一种快速锁定的延时锁定环 | |
| CN104954014B (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN103888131A (zh) | 一种用于锁相环电路的锁定检测电路 | |
| CN108964638A (zh) | 一种新型信号上升沿边沿检测电路 | |
| CN105187053A (zh) | 一种用于tdc的亚稳态消除电路 | |
| CN204836104U (zh) | 一种基于逻辑延时锁定的抗干扰电路 | |
| CN106209070A (zh) | 一种基于灵敏放大器型触发器的鉴相器 | |
| CN106018962B (zh) | 一种信号间相位差为0到2π的自动数字鉴相电路及系统 | |
| CN205039800U (zh) | 具有迟滞功能的时间数字转换电路 | |
| CN202135115U (zh) | 一种随机时间-数字转换器 | |
| CN103780257B (zh) | 环型振荡器电路 | |
| CN110166045B (zh) | 一种提取信号变化沿的快照电路 | |
| CN103227639B (zh) | 一种用于时间数字转换器的相位检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160302 Termination date: 20160520 |