CN101388666B - 无鉴相盲区的非线性鉴频鉴相器 - Google Patents
无鉴相盲区的非线性鉴频鉴相器 Download PDFInfo
- Publication number
- CN101388666B CN101388666B CN2008101372881A CN200810137288A CN101388666B CN 101388666 B CN101388666 B CN 101388666B CN 2008101372881 A CN2008101372881 A CN 2008101372881A CN 200810137288 A CN200810137288 A CN 200810137288A CN 101388666 B CN101388666 B CN 101388666B
- Authority
- CN
- China
- Prior art keywords
- phase
- frequency detector
- signal
- type flip
- flip flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
无鉴相盲区的非线性鉴频鉴相器,涉及锁相环电路,彻底解决了传统鉴频鉴相器存在的“鉴相盲区”问题。它包括第一或门、第二或门、第一D触发器、第二D触发器、与门和延迟单元。第一或门的输出端与第一D触发器的信号输入端D1相连,参考信号CKPEF送入第一D触发器的时钟输入端CK1,第一D触发器的输出端Q1和与门的一个输入端相连,第一D触发器的异步复位端Rst1与第二D触发器的异步复位端Rst2相连并同时和延迟单元的输出端相连,第二或门的输出端与第二D触发器的信号输入端D2相连,反馈信号CKVCO送入第二D触发器的时钟输入端CK2,第二D触发器的输出端Q2和与门的另一个输入端相连,与门的输出端与延迟单元的输入端相连。本发明适用于锁相环电路中。
Description
技术领域
本发明涉及锁相环电路,具体涉及一种能加速锁相环锁定过程的无鉴相盲区的非线性鉴频鉴相器电路。
背景技术
如图1所示,锁相环电路一般是由鉴频鉴相器、电荷泵、低通环路滤波器和压控振荡器依次串接而成的一个闭环相位负反馈系统,它的作用是使压控振荡器输出的反馈信号CKVCO的频率和相位能够实时锁定输入的参考信号CKREF的频率和相位。鉴频鉴相器在锁相环电路中起判别参考信号CKREF与反馈信号CKVCO之间的频率差和相位差,并根据差值的极性和大小输出相应宽度的脉冲信号UP和DN的作用。脉冲信号UP控制电荷泵中的充电开关,脉冲信号DN控制电荷泵中的放电开关,它们的脉冲宽度分别决定了电荷泵对低通环路滤波器的充电量和放电量。为了保证电荷泵对低通环路滤波器的充电量或放电量与参考信号CKREF和反馈信号CKVCO之间的相位差成线性关系,脉冲信号UP或脉冲信号DN的脉冲宽度必须与参考信号CKREF和反馈信号CKVCO之间的相位差成线性关系,故当参考信号CKREF和反馈信号CKVCO之间的相位差很小时,脉冲信号UP或脉冲信号DN的脉冲宽度就会很窄。然而在实际操作中,当脉冲信号UP和脉冲信号DN的脉冲宽度很窄时,电荷泵中的充电开关和放电开关不能完全开启甚至根本无法开启,这导致采用“鉴频鉴相器+电荷泵”这种组合结构的锁相环电路普遍存在“鉴相死区”问题。
为解决“鉴相死区”问题,通常需要在如图2所示的传统鉴频鉴相器的复位路径上插入一个延迟单元,但这又造成它在参考信号CKREF和反馈信号CKVCO之间的相位差接近±2π时存在“鉴相盲区”。现结合图3和图4说明当参考信号CKREF超前反馈信号CKVCO接近2π相位差时如图2所示的传统鉴频鉴相器存在“鉴相盲区”的原因。如图3所示,反馈信号CKVCO的第一个上升沿在参考信号CKREF的第一个上升沿和第一个下降沿依次抵达之后,并在参考信号CKREF的第二个上升沿抵达之前到来。传统鉴频鉴相器的初始状态为:UP=DN=0,Reset=0。参考信号CKREF的第一个上升沿使得UP=1,随后到来 的反馈信号CKVCO的第一个上升沿使得DN=1。在同时有UP=1和DN=1后,由于图2中延迟单元的存在,使得经过τ时间的延迟后才有Reset=1,从而启动了第一触发器和第二触发器的异步复位端,使得UP=DN=0,然后再经过τ时间的延迟后Reset=0。显然,如果参考信号CKREF的第二个上升沿在反馈信号CKVCO的第一个上升沿到来之后的如图3所示的Δ(Δ≈2τ)时间段内到达,UP=1并不能保持到反馈信号CKVCO的第二个上升沿到来,而是在异步复位信号Reset的作用下回到了逻辑低电平,这等效于在如图3所示的Δ时间段内的到来的参考信号CKREF的第二个上升沿被丢失,也就是传统鉴频鉴相器存在Δ宽度的“鉴相盲区”。经过“鉴相盲区”之后,传统鉴频鉴相器错误地认为反馈信号CKVCO超前于参考信号CKREF,于是开始输出脉宽较宽的脉冲信号DN=1,从而改变了传统鉴频鉴相器的净输出电压的极性,故如图4所示,在参考信号CKREF和反馈信号CKVCO之间的相位差接近±2π时传统鉴频鉴相器的输入输出特性有约为Δ宽度的增益反型区。如果锁相环采用了这种存在增益反型区的传统鉴频鉴相器,则在环路锁定过程中其压控振荡器的控制电压Vctrol(也就是图8中标记为Vctrol(con)的压控振荡器的控制电压仿真波形曲线)将出现较多的起伏波动,从而造成锁相环锁定时间延长、锁定速度变慢。
专利US4322643、US5963059、US6924677-B2和US7053666-B2公布的鉴频鉴相器电路都是通过缩短复位延迟τ来减小“鉴相盲区”,进而减小增益反型区的宽度,但为了消除“鉴相死区”,复位延迟τ不能小于某一下限值,否则无法保证电荷泵中充、放电开关的完全开启,这致使以上技术方案未能彻底解决“鉴相盲区”问题。
发明内容
为了解决传统鉴频鉴相器在参考信号CKREF与反馈信号CKVCO之间的相位差接近±2π时存在“鉴相盲区”,从而造成锁相环锁定时间延长、锁定速度变慢的问题,现提出一种无鉴相盲区的非线性鉴频鉴相器。
传统鉴频鉴相器在参考信号CKREF和反馈信号CKVCO的相位差接近±2π处出现“鉴相盲区”的根本原因是在此处产生了复位信号Reset,要彻底消除“鉴相盲区”的问题,只有通过在参考信号CKREF和反馈信号CKVCO的相位差接近±2π处避免产生复位信号Reset来实现,但在参考信号CKREF和反馈信号CKVCO的相位差接近零处,鉴频鉴相器只有通过产生复位信号Reset才能保证正确的鉴相操作。在具体的设计中,复位信号Reset产生与否的一个分界线可以选择为参考信号CKREF和反馈信号CKVCO的下降沿,也就是参考信号CKREF和反馈信号CKVCO的相位差为±π处。
基于以上想法,本发明提供了一种无鉴相盲区的非线性鉴频鉴相器,其特征在于:无鉴相盲区的非线性鉴频鉴相器包括第一D触发器、第二D触发器、与门和延迟单元,参考信号CKREF送入第一D触发器的时钟输入端CK1,第一D触发器的输出端Q1和与门的一个输入端相连,反馈信号CKVCO送入第二D触发器的时钟输入端CK2,第二D触发器的输出端Q2和与门的另一个输入端相连,与门的输出端与延迟单元的输入端相连,第一D触发器的异步复位端Rst1与第二D触发器的异步复位端Rst2相连并同时和延迟单元的输出端相连;无鉴相盲区的非线性鉴频鉴相器还包括第一或门和第二或门,第一或门的输出端与第一D触发器的信号输入端D1相连,第二或门的输出端与第二D触发器的信号输入端D2相连,第一或门的两个输入端分别连接信号 和反馈信号CKVCO,第二或门的两个输入端分别连接信号 和参考信号CKREF。
本发明提供的具有非线性输入输出特性的鉴频鉴相器,在应用于锁相环电路中时,避免了当参考信号CKREF和反馈信号CKVCO的相位差接近±2π时锁相环电路出现“鉴相盲区”的问题,并且当参考信号CKREF和反馈信号CKVCO的相位差在[-π,π]范围内时,此鉴频鉴相器具有的线性输入输出特性保证了锁相环在锁定状态下可以获得很好的相位噪声和jitter性能;当参考信号CKREF和反馈信号CKVCO的相位差在[-π,π]范围之外时,此鉴频鉴相器具有的非线性输入输出特性加快了锁相环的相位锁定速度并缩短了锁定时间。
附图说明
图1是锁相环电路的结构示意图;
图2是传统鉴频鉴相器的结构示意图;
图3是传统鉴频鉴相器实际工作时参考信号CKREF、反馈信号CKVCO、脉冲信号UP、脉冲信号DN和复位信号Reset的波形示意图;
图4是传统鉴频鉴相器在图3所示的实际工作状态下的输入输出特性曲线,其中横坐标表示参考信号CKREF和反馈信号CKVCO之间的相位差,纵坐标表示传统鉴频鉴相器的净输出电压;
图5是本发明所述的鉴频鉴相器的一个具体实施例的电路结构示意图;
图6是本发明所述的鉴频鉴相器实际工作时参考信号CKREF、反馈信号CKVCO、信号OR1out、信号OR2out、脉冲信号UP、脉冲信号DN和复位信号Reset的波形示意图;
图7是本发明所述的鉴频鉴相器在图6所示的实际工作状态下的输入输出特性曲线,其中横坐标表示参考信号CKREF和反馈信号CKVCO的相位差,纵坐标表示鉴频鉴相器的净输出电压;
图8是分别采用传统鉴频鉴相器和本发明所述的鉴频鉴相器的锁相环电路,在环路锁定过程中其压控振荡器的控制电压Vctrol的仿真波形图,其中横坐标表示时间(单位:μs),纵坐标表示电压(单位:mV),图中标记的Vctrol(new)表示采用本发明所述的鉴频鉴相器时控制电压Vctrol的仿真波形曲线,标记的Vctrol(con)表示采用传统鉴频鉴相器时控制电压Vctrol的仿真波形曲线。
具体实施方式
具体实施方式一:结合图5说明本实施方式。
本发明所述的无鉴相盲区的非线性鉴频鉴相器由第一或门1、第二或门2、第一D触发器3、第二D触发器4、与门6和延迟单元5组成,第一或门1的输出端与第一D触发器3的信号输入端D1相连,第一或门1的两个输入端分别连接信号DN和反馈信号CKVCO,第一或门1的输出端输出的信号为OR1out,参考信号CKREF送入第一D触发器3的时钟输入端CK1,第一D触发器3的输出端Q1和与门6的一个输入端相连,输出端Q1输出的是脉冲信号UP,输出端Q1输出的是与脉冲信号UP相反的信号UP,第二或门2的输出端与第二D触发器4的信号输入端D2相连,第二或门2的两个输入端分别连接信号UP和参考信号CKREF,第二或门2的输出端输出的信号为OR2out,反馈信号CKVCO送入第二D触发器4的时钟输入端CK2,第二D触发器4的输出端Q2和与门6的另一个输入端相连,输出端Q2输出的是脉冲信号DN,输出端输出的是与脉冲信号DN相反的信号DN,与门6的输出端与延迟单元5的输入端相连,第一D触发器3的异步复位端Rst1与第二D触发器4的异步复位端Rst2相连并同时和延迟单元5的输出端相连,延迟单元5的输出端输出的是复位信号Reset。本发明所述的鉴频鉴相器的初始状态为:UP=DN=0,UP=DN=1,Reset=0,OR1out=OR2out=1。
现结合图6和图7的具体信号波形来说明本发明所述的鉴频鉴相器的工作原理,图6中的箭头方向表示信号的逻辑控制方向。
当参考信号CKREF超前反馈信号CKVCO时的工作过程:
当参考信号CKREF的相位超前反馈信号CKVCO的相位,并且差值在[0,π]范围内时,如图6所示,反馈信号CKVCO的第一个上升沿晚于参考信号CKREF的第一个上升沿,并先于参考信号CKREF的第一个下降沿到来。在反馈信号CKVCO的第一个上升沿到来时,参考信号CKREF先抵达的上升沿已使得UP=1,如图6中左起第一个箭头所示;因此时CKREF=1,故OR2out=1保持不变,所以反馈信号CKVCO的第一个上升沿到来后使得DN=1,如图6中左起第二个箭头所示;在同时有UP=1和DN=1后,经过τ时间的延迟后Reset=1,从而第一D触发器3和第二D触发器4同时被复位,再经过τ时间的延迟后Reset=0,使得鉴频鉴相器恢复为初始状态。在这种情况下,脉冲信号UP与脉冲信号DN的脉冲宽度之差与参考信号CKREF和反馈信号CKVCO之间的相位差成线性关系,表现为图7所示的本发明的鉴频鉴相器的输入输出特性曲线的[-π,π]之间的线性部分。
当参考信号CKREF的相位超前反馈信号CKVCO的相位,并且差值在[π,2π]范围内时,如图6所示,反馈信号CKVCO的第二个上升沿在参考信号CKREF的第二个上升沿和第二个下降沿依次到来之后,并在参考信号CKREF的第三个上升沿抵达之前到来。参考信号CKREF的第二个上升沿使得UP=1,参考信号CKREF的第二个下降沿使得OR2out=0,因此在反馈信号CKVCO的第二个上升沿到达之后本发明的鉴频鉴相器保持DN=0。在这种情况下,不会出现Reset=1,故紧跟着反馈信号CKVCO的第二个上升沿到来的参考信号CKREF的第三个上升沿也不再被丢失掉。显然,本发明所述的鉴频鉴相器完全消除了“鉴相盲区”的问题,即使参考信号CKREF和反馈信号CKVCO之间的相位差非常接近2π,脉冲信号UP和脉冲信号DN都不会出现极性反转现象,其输入输出特性曲线也就不会存在任何增益反型区,这种情况下其实际的输入输出特性曲线如图7中[-π,π]之外的非线性部分所示。
由上述可知,本发明所述的鉴频鉴相器不存在任何“鉴相盲区”,且同时提供了非线性的输入输出特性,故将其应用于锁相环电路中后,在环路锁定过程中压控振荡器的控制电压Vctrol(也就是图8中标记为Vctrol(new)的压控振荡器的控制电压仿真波形曲线)出现的起伏波动较少,锁相环的锁定速度加快。
反馈信号CKVCO超前参考信号CKREF时的工作过程根据上述工作过程同理可推。
Claims (1)
1.无鉴相盲区的非线性鉴频鉴相器,其特征在于:无鉴相盲区的非线性鉴频鉴相器包括第一D触发器(3)、第二D触发器(4)、与门(6)和延迟单元(5),参考信号CKREF送入第一D触发器(3)的时钟输入端CK1,第一D触发器(3)的输出端Q1和与门(6)的一个输入端相连,反馈信号CKVCO送入第二D触发器(4)的时钟输入端CK2,第二D触发器(4)的输出端Q2和与门(6)的另一个输入端相连,与门(6)的输出端与延迟单元(5)的输入端相连,第一D触发器(3)的异步复位端Rst1与第二D触发器(4)的异步复位端Rst2相连并同时和延迟单元(5)的输出端相连,无鉴相盲区的非线性鉴频鉴相器还包括第一或门(1)和第二或门(2),第一或门(1)的输出端与第一D触发器(3)的信号输入端D1相连,第二或门(2)的输出端与第二D触发器(4)的信号输入端D2相连,第一或门(1)的两个输入端分别连接信号和反馈信号CKVCO,第二或门(2)的两个输入端分别连接信号和参考信号CKREF。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101372881A CN101388666B (zh) | 2008-10-10 | 2008-10-10 | 无鉴相盲区的非线性鉴频鉴相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101372881A CN101388666B (zh) | 2008-10-10 | 2008-10-10 | 无鉴相盲区的非线性鉴频鉴相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101388666A CN101388666A (zh) | 2009-03-18 |
CN101388666B true CN101388666B (zh) | 2011-01-26 |
Family
ID=40477881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101372881A Expired - Fee Related CN101388666B (zh) | 2008-10-10 | 2008-10-10 | 无鉴相盲区的非线性鉴频鉴相器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101388666B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103312318A (zh) * | 2013-05-20 | 2013-09-18 | 浙江大学 | 一种高精度鉴频鉴相器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102457269B (zh) * | 2010-10-27 | 2016-01-13 | 深圳艾科创新微电子有限公司 | 一种鉴频鉴相电路及其应用于锁相环的方法 |
CN102006061B (zh) * | 2010-11-12 | 2013-01-30 | 钜泉光电科技(上海)股份有限公司 | 鉴频鉴相器及鉴频鉴相器的工作方法 |
CN103312319B (zh) * | 2013-05-23 | 2015-09-23 | 江苏博纳雨田通信电子有限公司 | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 |
CN103441759B (zh) * | 2013-08-28 | 2015-12-23 | 电子科技大学 | 一种鉴频鉴相器 |
CN106357266B (zh) * | 2016-08-26 | 2019-07-23 | 华为技术有限公司 | 锁定检测电路、方法及锁相电路 |
CN110365329B (zh) * | 2018-04-10 | 2023-04-21 | 中芯国际集成电路制造(上海)有限公司 | 鉴频鉴相器电路 |
CN109150170B (zh) * | 2018-08-23 | 2021-12-31 | 豪威科技(上海)有限公司 | 锁相环电路 |
CN109639268B (zh) * | 2018-11-20 | 2023-05-05 | 珠海市杰理科技股份有限公司 | D触发器及鉴频鉴相器电路 |
CN109639269B (zh) * | 2018-12-11 | 2023-08-01 | 海信视像科技股份有限公司 | 一种快速锁定鉴频鉴相器及锁相环 |
CN110336559B (zh) * | 2019-07-11 | 2020-11-24 | 福州大学 | 一种复位信号和采样时钟信号发生装置及其控制方法 |
CN113098498B (zh) * | 2021-04-01 | 2023-12-01 | 南京航空航天大学 | 一种基于恢复机制的消盲pfd电路 |
CN116232317B (zh) * | 2023-03-03 | 2024-02-27 | 芯动微电子科技(武汉)有限公司 | 一种基于tspc的高速鉴频鉴相电路及锁相环 |
CN117833911A (zh) * | 2024-01-31 | 2024-04-05 | 华南理工大学 | 一种基于自动切换复位脉冲延迟时间的锁相环 |
-
2008
- 2008-10-10 CN CN2008101372881A patent/CN101388666B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103312318A (zh) * | 2013-05-20 | 2013-09-18 | 浙江大学 | 一种高精度鉴频鉴相器 |
CN103312318B (zh) * | 2013-05-20 | 2016-03-02 | 浙江大学 | 一种高精度鉴频鉴相器 |
Also Published As
Publication number | Publication date |
---|---|
CN101388666A (zh) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101388666B (zh) | 无鉴相盲区的非线性鉴频鉴相器 | |
CN104124968B (zh) | 一种用于流水线型模数转换器的时钟占空比校准电路 | |
CN101789784B (zh) | 用于延时锁定环的可配置鉴相器 | |
CN101867368B (zh) | 时钟数据恢复电路和倍频时钟生成电路 | |
CN105049043B (zh) | 一种带有失调校正功能的高速比较器 | |
US5239561A (en) | Phase error processor | |
CN102291138B (zh) | 一种随机时间-数字转换器 | |
DE10161054A1 (de) | Takt- und Daten-Wiederherstellschaltung und Taktsteuerverfahren | |
CN102801414B (zh) | 用于半速率时钟数据恢复电路的bang-bang鉴相器 | |
CN106788424A (zh) | 一种基于频率比较的锁定指示器 | |
CN102457269A (zh) | 一种鉴频鉴相电路及其应用于锁相环的方法 | |
US20070064837A1 (en) | Circuits and methods for acquiring a frequency of a data bitstream | |
CN103546151B (zh) | 一种高速延迟锁相环 | |
CN108270436A (zh) | 控制码锁存电路及时钟数据恢复电路 | |
CN107302356A (zh) | 一种复位延时鉴频鉴相器和一种锁相环频率合成器 | |
CN107078743B (zh) | 用于时钟和数据恢复的电路布置和方法 | |
CN103795408A (zh) | 用于数字pll的环路滤波器中的位宽减小 | |
CN101826869B (zh) | 含双电流源电荷泵及双比较器复位电路的锁相环电路 | |
CN101594147B (zh) | 锁相环电路 | |
CN101931401A (zh) | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 | |
US8362817B2 (en) | Phase comparator and clock data recovery circuit | |
CN105959001A (zh) | 变频域全数字锁相环及锁相控制方法 | |
CN103107806A (zh) | 一种低杂谱Sigma-Delta小数-N锁相环 | |
Patel et al. | Phase Frequency Detector and Charge Pump For DPLL Using 0.18 µm CMOS Technology | |
CN106549662A (zh) | 一种多模可编程计数器及其实现方法、分频器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110126 Termination date: 20111010 |