CN103258873A - 用于辐射检测器的半导体结构以及辐射检测器 - Google Patents

用于辐射检测器的半导体结构以及辐射检测器 Download PDF

Info

Publication number
CN103258873A
CN103258873A CN2013100528412A CN201310052841A CN103258873A CN 103258873 A CN103258873 A CN 103258873A CN 2013100528412 A CN2013100528412 A CN 2013100528412A CN 201310052841 A CN201310052841 A CN 201310052841A CN 103258873 A CN103258873 A CN 103258873A
Authority
CN
China
Prior art keywords
doped region
region
semiconductor substrate
doped
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100528412A
Other languages
English (en)
Other versions
CN103258873B (zh
Inventor
麦克尔·皮尔斯科尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Michael Piececole
Original Assignee
First Sensor AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Sensor AG filed Critical First Sensor AG
Publication of CN103258873A publication Critical patent/CN103258873A/zh
Application granted granted Critical
Publication of CN103258873B publication Critical patent/CN103258873B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种用于辐射检测器的半导体结构,具有:由第一导电型的半导体材料组成的基体(12);半导体基体(14),半导体基体(14)具有设置在基体(12)上的相对于基体(12)高电阻的半导体层,半导体基体是第一导电型的并且是以一定掺杂浓度电掺杂的;多个掺杂区域(13),掺杂区域(13)埋入半导体基体(14)中并相互绝缘地构成并且是与第一导电型相反的第二导电型的,以及是以一定掺杂浓度电掺杂的,该掺杂浓度大于半导体基体(14)中的掺杂浓度;至少一个另外的掺杂区域(15),至少一个另外的掺杂区域(15)埋入半导体基体(14)中并配设给一个或多个掺杂区域(13)并且是第一导电型的,并且是以一定掺杂浓度电掺杂的,该掺杂浓度大于半导体基体(14)中的掺杂浓度;以及覆盖层(10),覆盖层设置在半导体基体(14)上并且是第二导电型的。本发明还涉及一种辐射检测器。

Description

用于辐射检测器的半导体结构以及辐射检测器
技术领域
本发明涉及半导体辐射检测器领域,特别是涉及一种雪崩光电晶体管。
背景技术
具有通过雪崩效应实现的信号放大的半导体检测器通常用在用于单光子检测的辐射接收器中。
当前常用的结构需要用于保持场强的机构,以便一方面通过击穿场强进行单光子检测,即所谓的盖革(Geiger)模式。另一方面还存在这样的可能性,在检测后使击穿逆反,以便能快速地检测后面其他的光子,即所谓的“猝熄(quenching)”。
这里现存具有位于半导体之外的电阻或半导体电路的被动方案和集成到半导体中的主动的方案,它们都具有不同的优缺点。
数年以来一直有这样的努力,即一体地集成这种熄灭(“猝熄”)。这既具有描述检测器朝向辐射的半导体表面的利用的所谓填充系数方面的优点,也具有时间上的优点,其中降低了不能用于检测的空转时间(Totzeit)。
这种解决方案提供了一种可能性,即将雪崩效应和“猝熄”统一在一个一体的结构中。这种解决方案的主要缺点在于,为了实现可靠的功能和发现适当的工作点,必须使用电阻非常低的半导体层。此外还需要精确地协调半导体基体的几何尺寸和层厚,因为由低电阻导致的功能限制这里导致非常狭窄的工艺上的窗口。这在晶片的中心到边缘的取向附生层厚出现常见的不可避免的波动时,这会导致明显的效率损失。
此外由于直接使用低电阻的基体材料这一事实,导致了限定到非常小的像素几何形状(pixelgeometrie)上的功能限制。这主要是由于在低电阻的基体中仅能耗尽小的层厚,并且此时会非常快速地达到击穿场强。由此直接导致的“浮动”结构大的电容强烈限制了功能所需的电势升程(Potentialhub)。这使得难以发现这种结构的恰当的工作点。
此外由于限制到非常小的像素以及其为了良好的量子产出必须的密度,所谓“寄生脉冲(afterpulsing)”会导致非常大的问题。在雪崩过程中的每个微等离子体中由于强烈地带电的运动的电荷载体自发形成单个的辐射的光子。这些光子可能在所有空间方向上在半导体晶体的内部辐射。这种辐射的光谱具有这样的特性,即这些单个的光子平均能辐射7微米至8微米远,然后它们会在晶体中被吸收。如果利用低电阻的基体仅能实现最高约4微米的像素几何形状的结构并且在两个像素之间的空缺区域中设计成十分小,以使得实现良好的量子效率,则直接相邻的像素的触发构成这种结构的主要问题。因为实际上这种现象始终会干扰真正的测量。如果空缺区域放大,则量子效率明显降低。这种设计上的两难直接导致要采用低电阻的半导体层。
文件DE 690 11 809 T2公开了一种半导体布置结构,它具有一个半导体主体,所述半导体主体具有第一可导电型的第一布置区域,所述第一布置区域与第二布置区域构成第一pn结,所述第二布置区域具有与第一可导电型相反的第二可导电型,所述第二布置区域在半导体主体的主表面之一的旁边提供,所述第一pn结至少在所述布置结构的一个运行模式下是反向预加电压(sperr-vorgespannt)的。设有另一个开放的区域,该区域具有第二导电型,该区域设置在第一布置区域的内部,并远离半导体主体的主表面设置,而且与第二布置区域隔开间距提供,使得在一种布置结构的操作模式中,所述第一pn结的耗尽区域在所述第一pn结击穿之前,到达开放的附加区域。所述另一个区域构成另一个pn结,该pn结具有高度掺杂的分离区域,所述分离区域具有第一导电型,所述分离区域设置在开放的所述另一个区域和第二布置区域之间的第一布置区域的内部,并与第二布置区域隔开间距提供。
由文件DE 697 21 366 T2已知一种二极管以及一种整流器电路装置。所述二极管利用第一导体类型的第一半导体层、设置在第一半导体层中的第二导体类型的第二半导体层、与第一半导体层电连接的第一主电极以及第二主电极,第二主电极在第一和第二半导体层之间的过渡区域的边缘部分内部的接触区域内与第二半导体层接通,其中所述边缘部分位于第二半导体区域的边缘上。接触区域和过渡部的边缘部分之间的最短侧向间距不短于第一半导体层中的少数载流子的扩散长度。
发明内容
本发明的目的是,提供一种用于辐射检测器的半导体结构的改进的技术以及一种基于这种技术的辐射检测器,所述技术和辐射检测器避免现有技术的缺点。特别是应能在具有较好的量子效率的辐射检测器中实现较大的像素结构以及在较大的空缺范围上实现所谓的“寄生脉冲”的减少。还应以较大的精度辅助工作点的形成和效率。
所述目的根据本发明通过一种按独立权利要求1的用于辐射检测器的半导体结构来实现。此外还提供一种根据独立权利要求11的辐射检测器。本发明有利的实施方式是个从属权利要求的主题。
用于辐射检测器的半导体结构设有由第一导电型的半导体材料组成的基体和在所述基体上用半导体层形成的半导体基体,其中,所述半导体层与所述基体相比设计成高电阻的。所述半导体层也是第一导电型的。所述半导体层的半导体材料以一定掺杂浓度电掺杂。可以设定,所述半导体基体与所述基体相比具有基本上相同的导电性。在所述半导体基体内形成掺杂区域,这些掺杂区域埋入所述半导体基体并相互绝缘地构成。所述掺杂区域具有与所述第一导电型相反的第二导电型。所述掺杂区域以大于所述半导体基体中的掺杂浓度的掺杂浓度电掺杂。在所述半导体基体内设有至少一个另外的掺杂区域,该掺杂区域同样埋入其中。所述至少一个另外的掺杂区域是第一导电型并配设给一个或多个所述掺杂区域。此外,所述至少一个另外的掺杂区域以大于所述半导体基体中的掺杂浓度的掺杂浓度电掺杂。最后,所述半导体结构具有一个覆盖层,该覆盖层设置在半导体基体上并具有第二导电型。
此外还设定一种辐射检测器、特别是雪崩检测器,如雪崩光电晶体管,它设有所述半导体结构。
当在辐射检测器中使用所述半导体结构时,所述半导体结构始终在截止方向上工作。
在所建议的半导体结构中,所述掺杂区域埋入在所述基体上构成的所述半导体基体中,这意味着,这些掺杂区域具有环绕的、到所述半导体基体边缘的间距。这些掺杂区域相互绝缘或分离地构成。优选利用这些掺杂区域形成一个在所述半导体基体内的一个平面中延伸的、面式的、多个掺杂区的布置结构。以这种方式可以在所述半导体结构中形成在面中延伸的像素布置结构。所述掺杂区域的面式的布置结构在所述半导体基体的面中延伸。
现在附加地设置至少一个另外的掺杂区域并将其配设给所述掺杂区域中的一个或多个,所述另外的掺杂区域本身优选同样在所述半导体基体的表面中延伸,这优选意味着,在所述半导体基体在其中延伸的面的俯视图中,所述至少一个另外的掺杂区域与所述一个或多个配设的掺杂区域构成至少部分面式的重叠部。当在辐射检测器中使用这种半导体结构时,这意味着在朝所述检测器的光电有效的区域(传感器表面)的观察方向的面式的重叠。
所述半导体基体具有一定的电掺杂浓度,利用所述掺杂浓度形成弱的电掺杂,使得所述半导体基体与所述基体相比是高电阻的,相反所述基体构造成低电阻的。与此相对,所述掺杂区域具有一定的掺杂浓度,所述掺杂浓度足以在运行中抑制载流子的耗尽。就是说所述掺杂区域在运行中不会发生载流子耗尽。
在所述半导体基体的区域内,在所述掺杂区域和所述覆盖层之间形成雪崩区域,即具有高的电场强度(高电场)的区域,在所述区域内,当在辐射检测器中使用所述半导体结构时,由于撞击会发生自由载流子的复制(雪崩效应)。在所述掺杂区域和所述基体之间的区域中在半导体基体中形成熄灭区域。
设置在所述半导体基体上的覆盖层以与位于其下的半导体基体的导电型相反的导电型制造。以这种方式,在所述覆盖层和所述半导体基体之间形成pn节,当在辐射检测器中使用所述半导体结构时,所述pn结在运行中起到顶部二极管的作用。
与现有技术相比,这里建议,使用高电阻的半导体基体替代低电阻的半导体基体。为形成高电阻,所述半导体基体(高电阻的半导体基体)可以具有至少为500欧姆厘米的单位电阻(单位体积电阻)。高电阻的上限可以构成到基体材料的固有电导的过渡。
此外,附加于常见的掺杂区域,还在所述半导体基体中设有一个或多个另外的掺杂区域。这些掺杂区域在所述半导体基体中构成附加的掺杂区,并使得可以提供以前低电阻的半导体基体的功能。特别是有助于精确地调整工作点。借助于所述至少一个另外的配设于一个或多个掺杂区域的掺杂区域,可以实现与在整个半导体结构中所需的载流子耗尽区域的结构和运行所需的势垒高度的调整脱离关联。设置一个或多个另外的掺杂区域在设计半导体结构时提供了附加的自由度,从而这里也可以调整工作点,所述工作点例如可以补偿所采用的取向附生基体的层厚波动。
一个优选的改进方案设定,所述至少一个另外的掺杂区域在朝向覆盖层的侧面上和/或在朝向基体的侧面上构成所述掺杂区域。对于构造成面式布置结构的掺杂区域,这使得可以在面式的布置结构的下方和/或上方设置所述至少一个另外的掺杂区域。也可以设定,所述至少一个另外的掺杂区域在所述掺杂区域在半导体基体的面式的布置形式中在一个多个在相邻的掺杂区域之间的中间区域中延伸。在构成所述至少一个另外的掺杂区域时,在所述掺杂区域的朝向覆盖层的侧面上,所述至少一个另外的掺杂区域优选设置在半导体基体的在覆盖层和所述掺杂区域之间的区域中。当所述至少一个另外的掺杂区域设置在所述掺杂区域朝向基体的侧面时,所述至少一个另外的掺杂区域优选设置在半导体基体的在所述掺杂区域和所述基体之间的区域中。
在一个适宜的实施方式中可以设定,所述至少一个另外的掺杂区域与所述一个或多个配设的掺杂区域接触地构成。这种接触可以构成为面式的。可以设定,所述至少一个另外的掺杂区域在一个区域内与配设的掺杂区域重叠并且此外一直构成到所述掺杂区域之间的中间区域中。
一个有利的实施方式设定,所述至少一个另外的掺杂区域在所述至少一个另外的掺杂区域与所述一个或多个掺杂区域重叠地形成的重叠区域内具有这样的层厚,所述层厚与所述至少一个另外的掺杂区域在重叠区域之外的层厚不同。当在辐射检测器中使用所述半导体结构时,这种重叠沿对借助半导体结构形成的辐射检测器的光电有效的面的观察方向形成。上述关于层厚的说明涉及横向于掺杂区域的面式延展的延伸方向。
一个改进方案优选设定,对于所述至少一个另外的掺杂区域,在重叠区域中的层厚小于重叠区域之外的层厚。
在一个有利的实施方式中可以设定,所述至少一个另外的掺杂区域构造成用于多个所述掺杂区域的连贯的掺杂区域。在这种实施方式中,所述至少一个另外的掺杂区域制成为连续的层。该实施方式或其它实施方式可以有选择地在制造中在沉积半导体材料时在不采用掩膜的情况下形成。
一个改进方案设定,所述至少一个另外的掺杂区域与所述掺杂区域面式地重叠并绕重叠面形成基本上环绕地保持相同的突出部,在所述突出部中所述至少一个另外的掺杂区域相对于所述掺杂区域中的一个侧向突出。在朝所述掺杂区域的面式布置形式的观察方向上,这意味着,所述至少一个另外的掺杂区域弯曲覆盖配设的掺杂区域并环绕地以相同的周边突出。
一个优选的改进方案设定,所述至少一个另外的掺杂区域至少局部地以与所述一个或多个配设的掺杂区域相同的层厚构成。上述层厚说明涉及掺杂区域的横向于面式延展的延伸方向。
在一个适宜的实施方式中可以设定,在所述半导体基体的一个在覆盖层和所述掺杂区域之间的区域内构成一个或多个附加的上部的掺杂区域,所述上部的掺杂区域在所述半导体基体内在雪崩区域的从覆盖层到所述掺杂区域的延展上限定雪崩区域。利用所述雪崩区域形成复制区域,在复制区域内在入射并要检测的光被吸收后由于碰撞出现自由载流子的复制。这在高场强(高强场)的区域内进行。借助于所述一个或多个附加的上部的掺杂区域可以实现单独地设计雪崩区域。
一个有利的实施方式设定,所述半导体基体在所述基体和所述掺杂区域之间的区域中形成一个或多个附加的下部的掺杂区域,所述下部的掺杂区域在所述半导体基体中在熄灭区域的从掺杂区域到基体的延展上限定所述熄灭区域。借助于所述熄灭区域,此前发生的雪崩效应重新被熄灭,以便能快速地检测后面的光子(“猝熄”)。借助于所述一个或多个附加的下部的掺杂区域可以实现单独地设计半导体基体中的熄灭区域。
附图说明
下面特别是参考实施方式来解释本发明的其它方面。这里参考附图来说明。
其中:
图1示出已知的半导体检测器的布置结构的示意图,
图2示出半导体结构的示意性剖视图,其中在半导体基体中在掺杂区域旁边设置配设给所述掺杂区域的另外的掺杂区域,
图3示出沿图2的半导体结构中的线AA的电势的示意图,
图4示出图2中的半导体结构的示意性剖视图,其中示出掺杂区域的电容,
图5示出一个像素的结构的简化的替代线路图,
图6示出时间进程的示意图,
图7示出半导体结构的示意性剖视图,其中示出另外的掺杂区域的侧向延展的一个实施例,
图8示出半导体结构的示意性剖视图,其中示出另外的掺杂区域的侧向延展的另一个实施例,
图9示出半导体结构的示意性剖视图,其中示出另外的掺杂区域的侧向延展的另一个实施例,
图10示出半导体结构的示意性剖视图,其中示出另外的掺杂区域的侧向延展的另一个实施例,
图11示出具有附加的上部掺杂区域的半导体结构的示意图,
图12示出具有附加的下部掺杂区域的半导体结构的示意图,
图13示出示出具有附加的上部和下部掺杂区域的半导体结构的示意图,以及
图14示出用于辐射检测器的半导体结构与被动熄灭(“猝熄”)相结合的示意图。
附图标记列表
1   取向附生基体
2   取向附生基体1上的半导体基体
3   半导体基体2上的覆盖层
4   半导体基体2的掺杂区
10  半导体基体14上的覆盖层
12  基体
13  半导体基体14中的掺杂区/区域
14  基体12上的半导体基体
15  半导体基体14中的另外的掺杂区/区域
16  在热动力平衡中的电势变化曲线
17  没有雪崩击穿的电势变化曲线
18  具有表面区域中的高场强的电势变化曲线
19  在触发事件之后的电势变化曲线
20  在“猝熄”状态下的电势变化曲线
21  顶部二极管上的表面电势
22  顶部二极管上的表面电势
23  在基极区域中的势垒高度
24  在具有存储的电子电荷的基极区域中的势垒高度
25  完整“猝熄”的结构的基极区域中的势垒高度
26  通过空穴流出引起的发射极区域的电势升程
27  通过所存储的电子电荷引起的发射极区域的电势升程
28  空穴电荷的输送方向和最高场强的位置
29  电子电荷的输送方向和最高场强的位置
30  空穴电荷的输送方向和最高场强的位置
31  电子电荷的输送方向和最高场强的位置
32  电子电荷侧向在发射极区域旁边的输送方向
33  在雪崩击穿以下的电场强度范围
34  集电极运行区
35  电子电荷侧向在发射极区域旁边的输送方向
36  电子电荷侧向发射极区域中的输送方向
37  发射极区域的最低电势
38  发射极区域的中间电势
39  发射极区域的最高电势
40  空穴电荷从发射极区域向集电极运行区域中的输送方向
41  半导体基体14中的附加的上部掺杂区
42  半导体基体14中的雪崩场强的受限制的区域
43  半导体基体14中的附加的下部掺杂区域
44  半导体基体14中的雪崩场强的受限制的区域
45  启动时间范围
46  双极放大、时间范围
47  雪崩“猝熄”时间范围
48  结构复位时间范围
49  重新建立工作点的时间范围
50  顶部二极管的端子
51  用于工作点调整的端子,被动“猝熄”
52  “浮动”的区域的电势变化曲线
100 半导体结构
具体实施方式
在一个实施例中,由用于半导体基体的、n导电型的材料出发。但本发明也可以没有限制地转用到p导电型的基体上。在这种情况下所述的导电型可以周期时地调换。
图1示出已知的半导体检测器的示意图。在电阻非常低的n型的取向附生基体1上设置低电阻的p型半导体基体2,所述p型半导体基体2具有n导电型的顶部二极管3。大致在这种布置结构的中心设有n型掺杂区4,该掺杂区是完全绝缘并且“浮动”的。这里仅示出一个具有三个掺杂区4的小的局部。但实际的构件可能具有上千个掺杂区,它们设置成阵列或也可以设置成六边形的区域。这里缺点是用于是低电阻层完全耗尽的大的工作点电压并且当然还有“浮动”的结构与低电阻相关联的大电容。所述电容大大限制了运行所需的电势升程,从而仅有非常小的像素能够以此时足够小的电容发挥功能。与此相关联的是前面所述的在像素-空缺区域面积比例方面的缺点,并由此还有量子效率以及当然还有同样与小尺寸相关的并且这里非常强烈地出现的“寄生脉冲”和由于错误的半导体基体6材料选择出现的“伪寄生脉冲”。所述结构中的这种“伪寄生脉冲”现象在下面的布置末尾还将再次详细说明。
图2示出半导体结构100的示意性剖视图,其中在半导体基体14中在掺杂区域13的旁边给这些掺杂区域配设另外的掺杂区域15。在该半导体结构100中高电阻的、n型掺杂的半导体层形成半导体基体14。所述半导体层优选具有300欧姆厘米或更大的值。当在辐射检测器中使用所述半导体结构时,所述另外的掺杂区15用于精确地调整半导体结构100的工作点,所述另外的掺杂区是n导电型的并且由此具有和半导体基体14相同的导电型,但具有比半导体基体14明显更高的掺杂浓度。
半导体基体14这里构造成n导电型的非常低电阻的基体12上的取向附生层。基体12在该实施方式中是取向附生基体。构造成浮动的区域的掺杂区13是p导电型的并在运行中不会发生载流子完全耗尽。这与所述另外的掺杂区域15的情况相反,所述另外的掺杂区域可以发生载流子的完全耗尽。半导体结构10由p导电型的覆盖层10覆盖,所述覆盖层1与相邻的半导体基体14一起形成顶部二极管的pn结。为了使半导体结构100作为辐射检测器运行,在覆盖层10和基体之间施加反向电压。
图3示出电势沿图2的半导体结构100中的线AA的示意图。曲线16示出处于热动态平衡的电势,所述电势绘出静态的扩散电势。
在其上标注了处于不同结晶深度的区域:10-覆盖层(顶部二极管),覆盖层这里用作电荷的集电极和控制电极;15-另外的掺杂区域,该掺杂区域被称为雪崩光电晶体管的基极区域;13-浮动的、非耗尽的掺杂区域,该掺杂区域这里用作不是直接连接在电势上的、用于空穴电荷的发射极;以及,12-基体的对极。
如果相对于基体12在通过覆盖层10形成的顶部二极管上施加一个电势21,则电势走势根据曲线17改变。在浮动的发射极的上方和下方的区域中形成电场,并且空穴电荷经由利用所述另外的掺杂区15建立的势垒23流向顶部二极管。
仅有非常少的电子随着单光子检测所需的非常小的暗电流流入构成基极区域的另外的掺杂区15,所述电子由于缺少侧向势垒总是可以流向基体12。就是说所述另外的掺杂区15这里实际上保持无电荷,由于空穴电荷的费米-玻耳兹曼统计而在掺杂区域13中建立势垒23,该掺杂区域构成用于空穴电荷载流子的发射极区域。当然,该发射极区域还保护暗电流的空穴电荷,所述空穴电荷在下部区域中朝基体12的方向分布地生成并流入掺杂区13(发射极区域)。
为了实现真正的工作点,顶部二极管的电势提高到值22。
曲线18示出该电势相应的走势。可以看到,在靠近覆盖层10(顶部二极管)的上部区域中的电场强度超过雪崩击穿所需的场强。单个的触发事件,例如单个射入的光子触发雪崩击穿。这里产生两种类型的载流子,即电子和空穴。所形成的空穴受电场的影响向沿箭头28的方向运动到顶部二极管的区域中并由顶部二极管吸收。所形成的电子沿箭头方向29运动并首先汇集在所述另外的掺杂区15(基极区域)中。这个过程非常快,仅持续几皮秒。
位于基极区域中的电子电荷使得在这里构成的势垒降低并由于其存在使得这里的电势沿负方向偏移。由此掺杂区13(发射极区域)中的电势从值39下降到在图3中用38表示的值。
此外,现在由于降低的势垒2来自掺杂区13的空穴电荷开始朝顶部二极管流动。这个过程用箭头40表示,并且所述的电势走势在图3中用曲线19示出。空穴电荷的损失使得发射极区域的电势进一步降低到值37。由此,电势继续偏移,如曲线20中示出的那样。这个过程也非常快,并且在集电极充电时间很短的同时,载流子同样在几个皮秒的范围内到达顶部二极管。
可以看到,现在在前部区域中,之前存在的击穿场强消失了。这个过程被称为“猝熄(熄灭)”并且在半导体结构100上部区域中的雪崩击穿由此终止。
但同时由于几何尺寸设计,在掺杂区13的后部区域(发射极区域)中形成这样的场强,该场强可以导致雪崩击穿。但是,这只有在这里也存在触发这种击穿的载流子时才会发生。在出现暗场的情况下,这种情况极少发生。电子电荷的较大的部分在基极区域中由于在这里流过的空穴电荷而复合。电子剩余的存储在这里的部分现在一部分经由非常低的势垒流入发射极区域(掺杂区13)并且最晚在这里复合,如图3的箭头36所示。
但所述电子电荷的非常小的剩余部分非常缓慢地在这里存在的并且在箍断范围内运行的、埋入的MOS通道中侧向流出。这个过程由于所述通道的高电阻持续几百纳秒或者几微秒。在图3中该过程用箭头35示出。所述从掺杂区13的侧向流出的剩余电荷的第一波已经在这里进入非常高的电场,现在直到在区域30、31中在这里立即发生的雪崩击穿只需要几个皮秒,替换之前流入顶部二极管的空穴电荷并由此使电势偏移到区域39中,如曲线18所示。
就是说,在非常短的时间之后,在前部区域(覆盖层10下方的上部区域)中的半导体结构100重新接入盖革模式,而与电子电荷的实际侧向流出还能持续多久无关。电子电荷的这种进一步的流出现在不再与继续朝基体12流动的电子电荷的雪崩式放大相关联,并且进入发射极区域的空穴涌入电流以自限制地方式恰好在当在后部区域中低于雪崩效应的临界场强时停止在这里。
由于在单光子检测的情况下对于数千个像素,涉及相同像素的两个单一事件之间的静止间歇也是足够大的,电子电荷进一步的非常缓慢的流出不会造成大的工作点问题。
上部的电势39和下部的电势37之间的电势升程具体有多大,主要取决于所述另外的掺杂区15的尺寸和由此建立的势垒23以及浮动的掺杂区13的所有四个在图4中示出的分电容的总电容。此外,在图4中还示出了电子电荷从所述另外的掺杂区15(基极区域)到基体12的路径。具有朝基体12的最高场强的区域的大概位置用点标出,在这些区域中,电子电荷的一些部分倍增。这里所形成的空穴电荷直接流回发射极区域(掺杂区13)并由此恢复工作点。
图5中的替代线路图因此仅是进行了简化,因为为了简化视图起见这里省去了与相邻的像素所存在的耦合电容。在图5中D1表示在位置34处一个像素的半导体结构100的上部部分中的雪崩二极管,D2表示一个像素的半导体结构100的下部部分中的雪崩二极管,而C1和C2表示与双极晶体管T1的“浮动”的发射极的电容。虚线示出的二极管结构不是真实存在的,在这里仅是示意性的,第一雪崩二极管D2由从晶体管T1的基极流出的电子电荷e-供电,并这里通过雪崩倍增产生的空穴电荷e+流入发射极区域。
图6结合半导体结构100中的前面说明的过程示出时间进程的示意图。
在启动区域45中,在上部的雪崩二极管D1中吸收单个光子,并开始雪崩倍增。在这个阶段,产生两个类型的25000至100000个载流子,因为这里和在这个时刻电池强度大于雪崩击穿所需的场强。这些载流子与电场分离。空穴电流流入顶部二极管,电子电荷流入所述另外的掺杂区域15(基极区域)。这在几皮秒之内发生。此后在基极区域中所述另外的掺杂区域15和浮动的掺杂区域13(发射极区域)之间的势垒的电势降低,并且另外的存储在电容C1、C2上的空穴电荷开始朝利用覆盖层10形成的顶部二极管流动。这在该区域46中被记录为电流升高。这里流动的载流子的总数取决于双极结构的电流放大率,并且在10...100...1000之间。由于掺杂区域13较大的空穴损失该区域的电势降低,使得D1中的雪崩过程停止。此外,这里通过倍增所产生的电子电荷的大部分在基极区域15中复合。这个过程也非常快,并且只需要很少的另外几皮秒。
由于电子电荷的损失,所述另外的掺杂区域15和掺杂区域13之间的势垒较大,并且通向顶部二极管的电流中断,如在区域47中示出的那样。在所述另外的掺杂区域15(基极)中,现在还只有较少的电子电荷,这些电子电荷只能在一个像素的侧面流出。这里朝基体12流动的第一电子电荷现在开始在下面的二极管D2中的第二雪崩过程。这个过程也非常快,并且由此在时间段48中更新发射极电容C1、C2的空穴电荷,并由此将整个结构带回上部的雪崩二极管D1的准备好接收光子的盖革模式。由于在时间范围49中只有非常少的电子还保留在所述另外的掺杂区域15中,这些电子电荷在明显更长的、可以在微秒范围内的时间段内从在箍断区域内工作的“埋藏通道”区域向基体12流出,并在此时只有较少倍增或者完全没有倍增,因为随着返回上部区域34的盖革模式,这里不再存在对于载流子明显的倍增足够高的电场。
由于这种机制,在二极管D2中平均产生恰好这样多空穴电荷,使得发射极区域接通曲线18的上部工作点。平均而言,这里空穴电荷可能更多或更少。如果更少,则电势的工作点只是略微地偏移。但如果更多,则多余的载流子朝顶部二极管流动。但因为这里作为经由从掺杂区域13向顶部二极管的载流子扩散实现的扩散电势而建立势垒高度,所使用的载流子类型是不可更换的。
空穴电荷在硅中以通常为k=0.002的系数小于电子电荷的概率触发雪崩。如果在这里对于所述结构使用相反的导电型,即p型半导体作为取向附生层和n型半导体用于“浮动的”发射极,则势垒高度通过电子向n型的顶部二极管的流动建立。这些电子此时以非常高的概率导致另一次雪崩击穿,该雪崩击穿错误地作为“寄生脉冲”归结于来自相邻像素的假想发射的光子。但现在就仅涉及一种“伪寄生脉冲”,这是由于错误的材料选择以及由于通过上面所述的经由势垒实现的电子扩散而重新建立工作点的过程引起的。由此得出,优选所述“浮动”的发射极和顶部二极管总是p导电型的并且包围它的高电阻的半导体层和所述另外的掺杂区域15应是n导电型的,如果选择硅作为基本材料的话。
图7和8分别示出半导体结构100的一个示意性剖视图,其中这些实施例针对所述另外的掺杂区域15的不同的侧向延展示出。
利用在图9中示出的构型,可以避免由于使用高电阻的半导体基体14而可能首先出现的问题。在“浮动”的发射极区域(掺杂区域13)具有大的电势升程时,如在图3用26和27示出的那样和运行所需要的那样,可能由此存在这样的问题,即仅通过空缺区域中低的掺杂实现的两个直接相邻的发射极区域(掺杂区域13)之间的对空穴电荷的势垒降低,以至于空穴电荷开始在它们之间流动。整面的另外的掺杂区15在整个像素区域内可以有效地防止这种情况。
利用在图10中示出的、所述另外的掺杂区15的偏移的植入深度,可以实现掺杂浓度的工作点适配。由于在直接位于发射极区域13上方的区域中,所述另外的掺杂区域15的n型掺杂的一些部分由掺杂区域13的明显浓度更高的p型掺杂补偿,这里可以实现比空缺区域小的掺杂浓度。由此一方面在基极区域建立了足够的势垒,另一方面所述势垒在空缺区域被放大,以便分离直接相邻的发射极区域。
图11示出具有附加的上部掺杂区域41的半导体结构100的示意图。借助于所述附加的上部掺杂区41,在覆盖层10下方的区域42上限定高场强的区域(高场,雪崩区域)。由此可以在系统上实现半导体结构100的较小的运行电压。
图12示出具有附加的下部掺杂区域43的半导体结构100的示意图。借助于所述附加的下部掺杂区域43,在掺杂区域13下方的区域44上限定熄灭区域(“猝熄”)。
图13示出具有附加的上部和下部掺杂区域41、43的半导体结构100的示意图。这里附加地在表面附近使用在图11中示出结构。由此得到两个串联的雪崩结构,这两个结构通过具有浮动的发射极的双极晶体管结构相互耦合。
总体上通常存在这样的目标,即像素几何形状设计得较大,以便限制“寄生脉冲”问题。为此需要较小的结构电容。但如果覆盖层10和基体12之间起耗尽作用的总层厚很大,则可能出现这样的问题,即,使发射极的电势复位所需的雪崩场在结构的下部部分中难以实现。因此,这里雪崩区域通过n型掺杂区43限制在用44表示的区域上。总的必需的工作点电压由此进一步降低。
最后还应对于所述结构的第二种可能的并且在实践中可能经常出现的被动熄灭(“猝熄”)的情况进行解释。
这种情况总是恰好出现在当掺杂区域13下方的电场没有变得足以在这里实现雪崩击穿时。例如当“浮动”的掺杂区域13和通过基体12形成的下部的对极之间的间距很大时,才可能由于几何原因出现这种情况。在这种情况下,相邻的浮动区域之间的电势差可能很大,使得在它们之间出现载流子流,这种情况下是空穴的载流子流。带有载流子的与此相连的MOS体积通道始终处于箍断区域并且因此总体上是电阻很高的。因此这在图14中示意性地用这里仅为沿一个维度的电阻表示。“浮动”的区域这里形成面式的二维阵列或者对于六边形的情况构成网,其中相应地所有相邻的像素结构高电阻地相互耦合。
此时当然会出现这样的情况,即,位于检测器的中心的结构构成与图14中所示位于边缘区域中的工作点电势不同的工作点电势52。另外通过边缘区域中的布局可以确保,靠外的像素保持在确定的电势水平,即工作点端子51。当然,这种形式的熄灭由于其被动的特性和连接的高电阻比上面所述的具有双极晶体管的主动结构慢得多。
此外可以设定,在所述结构的中央区域,电势足够大,以便能够将二极管D2的雪崩效应用于复位,但由于空穴电荷在边缘区域上的高电阻耦合,不能在相同的检测器的边缘区域中实现上述情况。就是说,这里很难实现为此所需的高电势。由此在中央区域中非常快速的主动复位的时间和边缘区域中明显较慢的复位相结合。
这里给出了一种新型的半导体检测器,所述半导体检测器记载了雪崩区域与双极晶体管结构的耦合。由此在每个单个的像素中实现了非常快速的主动“猝熄”。
前面的说明、附图和权利要求中公开的本发明的特征单独地以及按任意的组合对于以本发明的不同的实施方式实现部分都是重要的。

Claims (12)

1.一种用于辐射检测器的半导体结构,具有:
-由第一导电型的半导体材料组成的基体(12),
-半导体基体(14),所述半导体基体(14)
-具有设置在基体(12)上的半导体层,所述半导体层相对于基体(12)是高电阻的,
-是第一导电型的,并且
-是以一定掺杂浓度电掺杂的,
-多个掺杂区域(13),所述掺杂区域(13)
-埋入所述半导体基体(14)中并相互绝缘地构成,
-是第二导电型的,第二导电型与第一导电型相反,以及
-是以一定掺杂浓度电掺杂的,该掺杂浓度大于所述半导体基体(14)中的掺杂浓度,
-至少一个另外的掺杂区域(15),所述至少一个另外的掺杂区域(15)
-埋入所述半导体基体(14)中并配设给一个或多个所述掺杂区域(13),
-是第一导电型的,并且
-是以一定掺杂浓度电掺杂的,该掺杂浓度大于所述半导体基体(14)中的掺杂浓度,以及
-覆盖层(10),所述覆盖层(10)设置在所述半导体基体(14)上并且是第二导电型的,
其中,在所述半导体基体(14)中在设置在其中的所述掺杂区域(13、15)和设置在所述半导体基体(14)上的所述覆盖层(10)之间构成雪崩区域,就是说,具有高电场强度的区域,在该区域中,在运行中由于撞击发生自由载流子的复制,以及
在所述半导体基体(14)中在设置在其中的所述掺杂区域(13、15)和所述基体(12)之间构成熄灭区域。
2.根据权利要求1所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)设置在所述掺杂区域(13)在朝向所述覆盖层(10)的侧面和/或朝向所述基体(12)的侧面上。
3.根据权利要求1或2所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)与一个或多个配设的所述掺杂区域(13)相接触地构造。
4.根据上述权利要求中至少一项所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)在所述至少一个另外的掺杂区域(15)与一个或多个配设的所述掺杂区域(13)相重叠地构成的重叠区域中具有这样的层厚,该层厚不同于所述至少一个另外的掺杂区域(15)在所述重叠区域之外的层厚。
5.根据权利要求4所述的半导体结构,其特征在于,对于所述至少一个另外的掺杂区域(15),在所述重叠区域中的层厚小于在所述重叠区域之外的层厚。
6.根据上述权利要求中至少一项所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)构造成一个用于多个所述掺杂区域(13)的连贯的掺杂区域。
7.根据上述权利要求中至少一项所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)面式地与所述掺杂区域(13)之一重叠并且围绕所述重叠区域形成基本上环绕地保持相同的突出部,在所述突出部中所述至少一个另外的掺杂区域(15)相对于所述掺杂区域(13)中的一个侧向突出。
8.根据上述权利要求中至少一项所述的半导体结构,其特征在于,所述至少一个另外的掺杂区域(15)至少局部地以与所述一个或多个配设的掺杂区域(13)相同的层厚构造。
9.根据上述权利要求中至少一项所述的半导体结构,其特征在于,在所述半导体基体(14)的区域内,在所述覆盖层(10)和所述掺杂区域(13、15)之间构成一个或多个附加的上部掺杂区域(41),所述一个或多个附加的上部掺杂区域(41)在所述半导体基体(14)中在从所述覆盖层(10)到所述掺杂区域(13、15)的延展上限定雪崩区域(42)。
10.根据上述权利要求中至少一项所述的半导体结构,其特征在于,在所述半导体基体(14)的区域内,在所述基体(12)和所述掺杂区域(13、15)之间构成一个或多个附加的下部掺杂区域(43),所述一个或多个附加的下部掺杂区域(43)在所述半导体基体(14)中在从所述掺杂区域(13、15)到所述基体(12)的延展上限定熄灭区域(44)。
11.根据上述权利要求中至少一项所述的半导体结构,其特征在于,所述半导体基体(14)构造成高电阻的,具有至少500欧姆厘米的单位电阻。
12.一种辐射检测器,特别是雪崩辐射检测器,具有根据上述权利要求中至少一项所述的半导体结构。
CN201310052841.2A 2012-02-15 2013-02-18 用于辐射检测器的半导体结构以及辐射检测器 Expired - Fee Related CN103258873B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102012101224.5 2012-02-15
DE102012101224 2012-02-15
DE102012103669.3 2012-04-26
DE102012103699A DE102012103699A1 (de) 2012-02-15 2012-04-26 Halbleiterstruktur für einen Strahlungsdetektor sowie Strahlungsdetektor

Publications (2)

Publication Number Publication Date
CN103258873A true CN103258873A (zh) 2013-08-21
CN103258873B CN103258873B (zh) 2017-06-09

Family

ID=47750454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310052841.2A Expired - Fee Related CN103258873B (zh) 2012-02-15 2013-02-18 用于辐射检测器的半导体结构以及辐射检测器

Country Status (5)

Country Link
US (1) US8823124B2 (zh)
EP (1) EP2629340B1 (zh)
JP (1) JP6298234B2 (zh)
CN (1) CN103258873B (zh)
DE (1) DE102012103699A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112955787A (zh) * 2018-11-06 2021-06-11 深圳帧观德芯科技有限公司 一种辐射检测器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2524044B (en) * 2014-03-12 2019-03-27 Teledyne E2V Uk Ltd CMOS Image sensor
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP7169071B2 (ja) 2018-02-06 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器
JP6975079B2 (ja) * 2018-03-15 2021-12-01 株式会社東芝 放射線検出器
JP7224823B2 (ja) * 2018-09-19 2023-02-20 キヤノン株式会社 光検出装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914494A (en) * 1987-07-17 1990-04-03 Rca Inc. Avalanche photodiode with central zone in active and absorptive layers
US5218226A (en) * 1989-11-01 1993-06-08 U.S. Philips Corp. Semiconductor device having high breakdown voltage
CN101803029A (zh) * 2007-09-21 2010-08-11 罗伯特·博世有限公司 半导体装置及其制造方法
WO2011044896A2 (de) * 2009-10-16 2011-04-21 Silicon Sensor International Ag Halbleiter-photodetektor und strahlungsdetektorsystem
US20110095388A1 (en) * 2007-08-06 2011-04-28 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Avalanche photodiode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7709618A (nl) * 1977-09-01 1979-03-05 Philips Nv Stralingsgevoelige halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US7899339B2 (en) * 2002-07-30 2011-03-01 Amplification Technologies Inc. High-sensitivity, high-resolution detector devices and arrays
US8519503B2 (en) * 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
DE102008011280B4 (de) * 2008-02-27 2010-01-28 Ketek Gmbh Strahlungsempfangendes Halbleiterbauelement, Verfahren zum Betreiben und Verwendung desselben sowie Strahlungsdetektor und Halbleiteranordung mit dem Halbleiterbauelement
IT1392366B1 (it) * 2008-12-17 2012-02-28 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione
IT1393781B1 (it) * 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
US8779543B2 (en) * 2011-09-19 2014-07-15 Technion Research And Development Foundation Ltd. Device having an avalanche photo diode and a method for sensing photons

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914494A (en) * 1987-07-17 1990-04-03 Rca Inc. Avalanche photodiode with central zone in active and absorptive layers
US5218226A (en) * 1989-11-01 1993-06-08 U.S. Philips Corp. Semiconductor device having high breakdown voltage
US20110095388A1 (en) * 2007-08-06 2011-04-28 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Avalanche photodiode
CN101803029A (zh) * 2007-09-21 2010-08-11 罗伯特·博世有限公司 半导体装置及其制造方法
WO2011044896A2 (de) * 2009-10-16 2011-04-21 Silicon Sensor International Ag Halbleiter-photodetektor und strahlungsdetektorsystem

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112955787A (zh) * 2018-11-06 2021-06-11 深圳帧观德芯科技有限公司 一种辐射检测器
CN112955787B (zh) * 2018-11-06 2023-05-30 深圳帧观德芯科技有限公司 一种辐射检测器

Also Published As

Publication number Publication date
US20130207216A1 (en) 2013-08-15
EP2629340A2 (de) 2013-08-21
CN103258873B (zh) 2017-06-09
EP2629340B1 (de) 2021-04-07
EP2629340A3 (de) 2016-07-06
DE102012103699A1 (de) 2013-08-22
JP6298234B2 (ja) 2018-03-20
US8823124B2 (en) 2014-09-02
JP2013174588A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
CN103258873A (zh) 用于辐射检测器的半导体结构以及辐射检测器
US9036063B2 (en) Solid-state imaging apparatus
JP7242527B2 (ja) 光検出素子およびその製造方法
JP4785963B2 (ja) 固体撮像装置
US9806121B2 (en) Solid-state imaging device
JP2012084644A5 (zh)
US8569672B2 (en) Pixel of image sensor having electrically controllable pinning layer
US20110291220A1 (en) Solid-state imaging device
JP5546198B2 (ja) 固体撮像装置
US8648288B2 (en) Pixels, imagers and related fabrication methods
CN104112782B (zh) 一种抗串扰倒u 型埋层光电二极管及生成方法
EP3477710A1 (en) Avalanche photodiode and method of manufacturing the avalanche photodiode
CN102637753A (zh) 固态图像拾取装置
US20100327149A1 (en) Solid-state imaging apparatus
CN101447498B (zh) 静电放电保护器件及其制造方法
WO2014048730A1 (en) Photodiode device with a field electrode for reducing the space charge region
JP7316046B2 (ja) 光電変換装置およびカメラ
JP5312511B2 (ja) 固体撮像装置
JP3891125B2 (ja) 固体撮像装置
CN101715082A (zh) 图像传感器及其制造方法
JP2011165905A (ja) 固体撮像素子及びその駆動方法
JP2017037934A (ja) 光電変換デバイス、測距装置および情報処理システム
JP2011171467A (ja) 固体撮像素子及びその駆動方法
JP5709944B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181018

Address after: Berlin

Patentee after: Michael Piececole

Address before: Berlin

Patentee before: First Sensor AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20220218