CN103247936A - 光学半导体器件以及光学半导体器件的制造方法 - Google Patents

Abstract

本申请揭示一种光学半导体器件以及光学半导体器件的制造方法。该光学半导体器件包括：波导单元，形成在具有（100）平面的半导体衬底上并且包括用来传播光的芯层；光斑尺寸转换单元，形成在该半导体衬底上，通过光学方式连接到该波导单元，并且转换传播光的直径；以及一对阶梯部，形成在该半导体衬底上并且在夹设该光斑尺寸转换单元的同时彼此相对。将该光斑尺寸转换单元夹设在该对阶梯部中的同时彼此相对的相对单元之间的间隔是变化的，而且所述相对单元中每一个均包括取向相对于[011]方向朝向[0-11]方向倾斜的部分，以及该光斑尺寸转换单元上端的位置高于该波导单元上端的位置。

Description

光学半导体器件以及光学半导体器件的制造方法

技术领域

本发明涉及一种光学半导体器件以及光学半导体器件的制造方法。

背景技术

在光通信中，使用诸如半导体激光器、半导体光检测器或半导体光放大器之类的光学半导体器件。随着通信量增长，需要光学半导体器件以更高的速度稳定运行。

光学半导体器件使用具有电流缩窄结构的掩埋异质结构（BH），其中通过使用金属有机气相外延（MOVPE）将带状台面单元（mesa unit）掩埋。包括BH的光学半导体器件能够稳定地运行较长时间。

作为包括BH的半导体激光器，已知SI-BH（半绝缘掩埋异质结构），其中通过半绝缘半导体层掩埋包括有源层的台面单元。在具有SI-BH的半导体激光器中，能够减小作为调节调制带宽的因素的器件寄生电容。因而，有利的是以高比特率来调制运行。

在半导体光检测器和半导体光放大器这二者中，使用BH减小了器件中的寄生电容，并且实现了更高速的运行。

从减小装置尺寸或者简化制造工艺的角度来看，已经开发出了其中在同一衬底上单片集成了多个光学半导体器件的光学半导体集成器件。

在这种光学半导体集成器件中，能够根据与其他器件的布置关系将包括台面结构的器件以预定方向布置在半导体衬底上。

由于[011]方向或[0-11]方向的可解理性（cleavableness），通常将光学半导体器件制造在具有（100）平面方向的衬底上。

当布置在（100）平面上的台面结构纵长方向上的取向具有相对于[011]方向朝向[0-11]方向倾斜的成分（component）时，掩埋台面结构的掩埋层从台面结构的两侧生长从而覆盖台面结构的上侧。

图1是描绘传统光学半导体器件的图。图2A是沿着图1中的线Z1-Z1截取的放大剖视图。图2B是沿着图1中的线Z2-Z2截取的放大剖视图。

光学半导体器件100包括具有（100）平面的半导体衬底105、布置在半导体衬底105上的台面单元101、以及掩埋该台面单元101的掩埋层104。

台面单元101包括芯层102、接触层103以及掩模106。台面单元101纵长方向上的取向具有相对于[011]方向朝向[0-11]方向倾斜的成分。台面单元101纵长方向上的两个波导端面均布置在器件解理面（cleavagefacet）的内侧，并且台面单元101纵长方向上的两个波导端面均具有[0-11]方向。

由于台面单元纵长方向上的取向具有相对于[011]方向朝向[0-11]方向倾斜的成分，因而将掩埋层104形成为从台面单元101的两侧至台面单元101的上侧进行覆盖。原因是，沿着台面单元101的两个侧面生长的掩埋层104包括在从（011）平面朝向<111>A方向倾斜的平面上的生长成分。因而，在（111）A平面方向上的生长出现在台面单元101上方，并且掩埋层104生长为类似于屋檐（eaves）一样覆盖台面。特别地，掩埋层104形成为覆盖处于[0-11]方向的台面单元101纵长方向上两个端面中的台面单元101的上部。

当台面单元101的顶部被如以上描述的掩埋层104覆盖时，难以在后续工艺中在接触层103上形成电极。

另一方面，当台面单元纵长方向上的取向仅具有[011]方向成分而且台面单元延伸到器件两个端部处的解理位置时，则掩埋层不是形成为从台面单元的两侧覆盖台面单元。然而，当台面单元纵长方向上的取向限制为[011]方向时，设计灵活性受到限制。

因此，提出通过向用于形成掩埋层的工艺气体（process gas）中添加含氯气体来抑制掩埋层在台面结构上的生长。

通过将含氯气体添加到工艺气体中，即使当台面结构纵长方向上的取向具有相对于[011]方向朝向[0-11]方向倾斜的成分或者即使是当台面结构纵长方向上的端面布置在器件解理位置的内侧时，（111）A平面的生长模式也能受到抑制。因而，掩埋台面结构的掩埋层形成时不会像屋檐一样生长。由于(100)平面的生长模式也受到了抑制，因而掩埋台面结构的掩埋层形成为在台面结构的两侧上预定距离内与台面单元101的厚度相同，而且在与台面单元101相距预定距离之后该厚度减小。

日本特开专利公开号2005-223300

日本特开专利公开号2008-177405

日本特开专利公开号2003-069149

日本特开专利公开号2003-107260

发明内容

在光学半导体集成器件和光纤之间的连接中，由于光学半导体集成器件端面中光的光斑尺寸与光纤的光斑尺寸之间的差异导致出现光的耦合损耗。这是因为光学半导体集成器件中波导的光的光斑尺寸比光纤的光斑尺寸小。

作为光学半导体集成器件端面中光波导光斑尺寸的放大方法，有增大光波导上侧上的覆层（cladding layer）厚度的方法。为了增大光学半导体集成器件端面附近光波导上侧上的覆层厚度，在移除端面附近光波导的台面上方的掩模之后，在形成用来掩埋台面结构的掩埋层时，存在在台面结构上方也生长掩埋层而且掩埋层形成为覆层的情况。

然而，如上所述，当通过向工艺气体中添加含氯气体而形成用来掩埋台面结构的掩埋层时，厚度方向上（100）平面的生长受到抑制。因而，即使当移除了端面附近光波导中台面上的掩模时，也没有在台面结构上形成一样多的掩埋层，而且在光学半导体集成器件端面附近光波导上的覆层形成得也不厚。

另一方面，当在移除端面附近光波导中台面上的掩模之后通过使用不含氯的工艺气体而形成用来掩埋台面结构的掩埋层时，尽管能够在光学半导体集成器件端面附近的光波导上形成覆层，然而该器件限制于如下的布局：即如上所述，台面单元纵长方向上的取向限制于[011]方向，并且台面单元的纵长方向延伸到器件的解理位置。关于设计灵活性方面存在问题。

在说明书中，为了解决该问题，一个目的是提供一种由光斑尺寸差异造成的光耦合损耗得到抑制的光学半导体器件。

在说明书中，另一个目的是提供一种由光斑尺寸差异造成的光耦合损耗得到抑制的光学半导体器件的制造方法。

根据说明书中公开的光学半导体器件实施例的一个方案，一种光学半导体器件包括：波导单元，形成在具有（100）平面的半导体衬底上并且包括用来传播光的芯层；光斑尺寸转换单元，形成在该半导体衬底上，通过光学方式连接到该波导单元，并且转换传播光的直径；以及一对阶梯部（terrace），形成在该半导体衬底上并且在夹设该光斑尺寸转换单元的同时彼此相对。将该光斑尺寸转换单元夹设在该对阶梯部中的同时彼此相对的相对单元之间的间隔是变化的，而且所述相对单元中每一个均包括取向相对于[011]方向朝向[0-11]方向倾斜的部分，以及该光斑尺寸转换单元上端的位置高于该波导单元上端的位置。

根据本说明书中公开的光学半导体器件制造方法实施例的一个方案，该方法包括：在具有（100）平面的半导体衬底上形成台面单元和一对阶梯部，该台面单元包括在一个方向上延伸的形状，该对阶梯部夹设沿着该台面单元的纵长方向从该台面单元朝向与该台面单元相对的方向延伸的区域，该台面单元和该对阶梯部形成为使得在将该区域夹设在该对阶梯部中的同时彼此相对的相对单元包括取向相对于[011]方向沿[0-11]方向倾斜的部分；以及在该对阶梯部之间的区域中形成第一半导体层，并形成用来在该台面单元至少一部分的两侧掩埋该台面单元的第二半导体层，该第一半导体层的上端的位置高于该台面单元上端的位置。

附图说明

图1是描绘传统光学半导体器件的图。

图2A是沿着图1中的线Z1-Z1截取的放大剖视图。

图2B是沿着图1中的线Z2-Z2截取的放大剖视图。

图3是描绘说明书中公开的光学半导体集成器件第一实施例的图。

图4是沿着图3中的线A1-A1截取的剖视图。

图5是沿着图3中的线A2-A2截取的剖视图。

图6是沿着图3中的线A3-A3截取的剖视图。

图7是沿着图3中的线A4-A4截取的剖视图。

图8是描绘图3中光斑尺寸转换单元的图。

图9是表示掩埋层上端位置和台面单元上端位置之间的距离与台面单元纵长方向上延伸的方向之间的关系的图。

图10是描绘经由图3中所示的光学半导体集成器件传播的光的图。

图11是描绘经由移除了比阶梯单元更靠上的第二掩埋层的一部分的光学半导体集成器件传播的光的图。

图12是表示芯层端面的宽度与耦合损耗之间的关系的图。

图13是描绘图12中所表示关系的计算的图。

图14是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为1）的图。

图15是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为2）的图。

图16是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为3）的图。

图17是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为4）的图。

图18是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为5）的图。

图19是沿着图18中的线B1-B1截取的剖视图。

图20是沿着图18中的线B2-B2截取的剖视图。

图21是沿着图18中的线B3-B3截取的剖视图。

图22是沿着图18中的线B4-B4截取的剖视图。

图23是描绘说明书中公开的光学半导体集成器件制造方法第一实施例的工艺（编号为6）的图。

图24是沿着图23中的线C1-C1截取的剖视图。

图25是沿着图23中的线C2-C2截取的剖视图。

图26是描绘相对单元之间的最短距离与第四上覆层的厚度之间的关系的图。

图27是描绘阶梯部上的掩模宽度与第四上覆层的厚度之间的关系的图。

图28是描绘说明书中公开的光学半导体集成器件第二实施例的图。

图29是沿着图28中的线D1-D1截取的放大剖视图。

图30A是图28中区域R1的放大图。

图30B是图28中区域R2的放大图。

图31A是沿着图30A中的线E1-E1截取的放大剖视图。

图31B是沿着图30B中的线E3-E3截取的放大剖视图。

图32是沿着图30A中的线E2-E2截取的放大剖视图。

图33是沿着图28中的线D2-D2截取的放大剖视图。

图34是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为1）的图。

图35是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为2）的图。

图36是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为3）的图。

图37是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为4）的图。

图38A是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为5）的图。

图38B是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为6）的图。

图39A是沿着图38A中的线F1-F1截取的放大剖视图。

图39B是沿着图38B中的线F3-F3截取的放大剖视图。

图40是沿着图38A中的线F2-F2截取的放大剖视图。

图41A是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为7）的图。

图41B是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的工艺（编号为8）的图。

图42A是沿着图41A中的线G1-G1截取的放大剖视图。

图42B是沿着图41B中的线G3-G3截取的放大剖视图。

图43是沿着图41A中的线G2-G2截取的放大剖视图。

图44是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的改型例的图。

图45是沿着图44中的线H-H截取的放大剖视图。

具体实施方式

[a]第一实施例

之后，将参照附图描述说明书中公开的光学半导体集成器件优选的第一实施例。本发明的技术范围不限于实施例而是包括权利要求范围内描述的发明及其等同物。

图3是描绘说明书中公开的光学半导体集成器件第一实施例的图。图4是沿着图3中的线A1-A1截取的剖视图。图5是沿着图3中的线A2-A2截取的剖视图。图6是沿着图3中的线A3-A3截取的剖视图。图7是沿着图3中的线A4-A4截取的剖视图。图8是描绘图3中光斑尺寸转换单元的图。

该实施例的光学半导体集成器件10包括具有（100）平面的半导体衬底20和布置在衬底20的（100）平面上的输入单元11，该输入单元11转换来自外部的光的光斑尺寸并输入所形成的光。该光学半导体集成器件10还包括波导12和光检测器13，波导12传播来自输入单元11的光，光检测器13接收经由波导12传播的光。波导12和光检测器13也布置在衬底20的（100）平面上。

波导12包括台面单元12a和作为半导体用来掩埋该台面单元12a的第一掩埋层29。台面单元12a在[011]方向上延伸。

光检测器13包括台面单元13a和用来掩埋该台面单元13a的第一掩埋层29。台面单元13a在[011]方向上延伸。第一掩埋层29形成在波导12和光检测器13这二者中。

在说明书中，用“带横线的1”表示的平面指标将被表示为“-1”。[0-11]方向的含义包括结晶学上等同于[0-11]方向的[01-1]方向。[011]方向的含义包括结晶学上等同于[011]方向的[0-1-1]方向。

输入单元11从外部接收经由光纤等传播的光，将光的光斑尺寸转换为较小的尺寸，并将所形成的光输出到波导12中的台面单元12a。经由光纤传播的光的光斑尺寸大于经由波导12中的台面单元12a传播的光的光斑尺寸。因而，输入单元11减小了从外部入射的光的光斑尺寸，并将所形成的光传播到波导12中的台面单元12a。

光学半导体集成器件10可以通过使用透镜连同输入单元11一起来转换光的光斑尺寸。

输入单元11包括光斑尺寸转换单元11a以及一对阶梯部11b，该光斑尺寸转换单元11a将光传播到台面单元12a或者传播来自台面单元12a的光，这一对阶梯部11b于光斑尺寸转换单元11a上彼此相对。

如图5所示，光斑尺寸转换单元11a包括台面单元11d以及第二掩埋层24，该台面单元11d将光传播到波导12的台面单元12a或者传播来自波导12的台面单元12a的光，该第二掩埋层24作为半导体掩埋台面单元11d的两侧以及上侧。台面单元11d在[011]方向上延伸。如图3和图4所示，光斑尺寸转换单元11a的台面单元11d与波导12的台面单元12a一体形成。

如图3所示，台面单元11d的宽度以锥形形状从光学半导体集成器件10的端面侧朝向波导12侧而增大。随着台面单元11d的宽度增大，使得波导模式的场强分布变窄。因而，随着光经由台面单元11d传播，光的光斑尺寸减小。

在说明书中，作为光直径的光斑尺寸可以指示光的模场直径（MFD）。光的模场直径表示与光传播方向正交的方向上电场的延伸程度，并且被定义为光的场强与峰值位置相比仅下降了1/e²时所处的距离。

将光斑尺寸转换单元11a夹设在一对阶梯部11b中的同时彼此相对的相对单元11c中每一个均包括相对于[011]方向朝向[0-11]方向倾斜的部分方向。在该实施例中，该对阶梯部11b的相对单元11c之间的间隔循环重复地增大和减小。

在图3所示的实例中，相对单元11c包括平面30a和平面30b，该平面30a具有从[011]方向朝向[0-11]方向成45°的方向，平面30b具有从[011]方向朝向[0-11]方向成135°的方向。相对单元11c是通过交替布置平面30a和30b而形成的，而且该相对单元11c具有三角波形状的图案。在相对单元11c之间，三角波形状图案中的突出位置和凹陷位置是一致的。

之所以使得相对单元11c包括朝向[011]方向倾斜的方向上的部分，原因是为了使得输入单元11中第二掩埋层24上端的位置高于波导12的台面单元12a上端的位置，如图4所示。

在光学半导体集成器件10中，通过在光斑尺寸转换单元11a中的芯层22上布置厚的第二掩埋层24以及第一上覆层23，扩大了端面附近光的光斑尺寸。当形成用来掩埋波导12中的台面单元12a的第一掩埋层29时，通过在输入单元11的台面单元11d的两侧以及上侧生长而与第一掩埋层29一起形成第二掩埋层24。

通过向工艺气体中添加含氯气体来形成第一掩埋层29和第二掩埋层24，以抑制用来掩埋波导12中台面单元12a的第一掩埋层29在台面单元12a上的生长。当相对单元11c包括取向朝向[011]方向倾斜的部分时，在相对单元11c中出现了在厚度方向上的生长没有受到含氯气体抑制的晶体平面内生长的部分。在厚度方向上的生长没有受到含氯气体抑制的晶体平面内生长的部分从相对单元11c中的每一个朝向上生长，而且在这之后朝向相对侧生长，而且从各相对单元11c生长的部分结合在一起。因此，第二掩埋层24形成为较厚。按照这种方式，形成了用来掩埋光斑尺寸转换单元11a中台面单元11d的第二掩埋层24，并且如图6所示，形成了用来掩埋波导12中台面单元12a的第一掩埋层29。

当相对单元11c的突出部的位置一致时，相对单元11c之间的距离变短，使得用来将横向方向上生长的第二掩埋层24的部分结合在一起所需的时间缩短。

相对单元11c包括具有相对于[011]方向朝向[0-11]方向倾斜的取向的部分就足够了。相对单元11c也可以具有非周期性形状。

该对阶梯部11b之间的间隔是变化的就足够了，相对单元11c也可以不具有如图3所示的形状。例如，相对单元11c可以具有正弦波图案。

相对单元11c之间的间隔可以单调减小或增大。

从抑制传播光损耗的角度来看，相对单元11c之间的间隔优选的是大于经由输入单元11传播的光的模场直径。

接下来，将进一步描述光学半导体集成器件10的具体结构。

如图4所示，光学半导体集成器件10包括布置在衬底20上的下覆层21。该下覆层21布置在输入单元11、波导12和光检测器13中。

之后，将描述输入单元11的结构。

如图4和图5所示，在输入单元11的台面单元11d中，芯层22布置在下覆层21上，第一上覆层23布置在芯层22上。通过芯层22和第一上覆层23来形成输入单元11的台面单元11d。如图3所示，芯层22在光斑尺寸转换单元11a中延伸，同时从波导12侧朝向光学半导体集成器件10的输入端面缩窄。在光斑尺寸转换单元11a中，芯层22从波导12侧延伸到光学半导体集成器件10的输入端面。

台面单元11d的两侧和上侧均被第二掩埋层24掩埋。第二掩埋层24在掩埋台面单元11d的同时布置在上覆层21上。

优选的是，从将传播光限制在芯层22中的角度来看，下覆层21、第一上覆层23以及第二掩埋层24的折射率低于芯层22的折射率。

在光斑尺寸转换单元11a的每一侧，芯层22和第一上覆层23均依序布置在下覆层21上。通过该层叠结构，形成了该对阶梯部11b。阶梯部11b上端的位置与波导12的台面单元12a上端的位置一致。

如图5所示，光斑尺寸转换单元11a上端的位置高于阶梯部11b上端的位置。如图8所示，在光斑尺寸转换单元11a中比阶梯部11b高的部件具有与相对单元11c中的部分30a和30b相对应的形状，该部分30a和30b相对于[011]方向向[0-11]方向倾斜。具体而言，光斑尺寸转换单元11a中高于阶梯部11b的部分具有与三角波形状图案相对应的不规则形状。

优选的是，从减小光耦合损耗的角度来看，光斑尺寸转换单元11a上端的位置高于光学半导体集成器件10的端面中光的光斑尺寸上端的位置。

现在将描述波导12的结构。

如图4和图6所示，在波导12的台面单元12a中，芯层22布置在下覆层21上，第一上覆层23布置在芯层22上。波导12的台面单元12a是通过芯层22和第一上覆层23形成的。台面单元12a的芯层22是与输入单元11中台面单元11d的芯层一体形成的。换句话说，波导12的芯层22在光斑尺寸转换单元11a中延伸。进入输入单元11的光经由芯层22传播并进入光检测器13。

台面单元12a的两侧均被第一掩埋层29掩埋。第一掩埋层29形成为在台面单元12a两侧的预定距离内与台面单元12a的厚度相同，并且在与台面单元12a相距预定距离后该厚度减小。在台面单元12a上没有形成第一掩埋层29。通过台面单元12a和第一掩埋层29，形成了光波导34。光斑尺寸转换单元11a转换传播到光波导34的光的直径。

接下来，将描述光检测器13的结构。

如图4和图7所示，在光检测器13的台面单元13a中，光吸收层25布置在下覆层21上，第三上覆层26布置在光吸收层25上。接触层27布置在第三上覆层26上，第一电极28a布置在接触层27上。通过光吸收层25、第三上覆层26以及接触层27形成了光检测器13的台面单元13a。该台面单元13a包括芯层22和第一上覆层23层叠的部分。

如图7所示，台面单元13a的两侧均被第一掩埋层29掩埋。第一掩埋层29形成为在台面单元13a两侧的预定距离内与台面单元13的厚度相同，并且在与台面单元13a相距预定距离后该厚度减小。在台面单元13a上没有形成第一掩埋层29。移除第一掩埋层29的一部分，在所移除的部分中，第二电极28b布置在下覆层21上。

经由波导12中的芯层22传播的光进入光检测器13的光吸收层25。接收光的光吸收层25吸收光并产生电子-空穴对。通过施加到第一电极28a和第二电极28b的电压，向光吸收层25施加电场。通过光吸收产生的电子或空穴被从第一电极28a和第二电极28b提取出，而且将光检测为电流变化。检测光的区域由台面单元13a的一部分下覆层22、光吸收层25、第一上覆层26以及接触层27形成。

优选的是，第一掩埋层29的电绝缘特性高，使得电流被限制在台面单元13a中。因此，与第一掩埋层29一起形成的第二掩埋层24的电阻率优选地高于第一上覆层26和接触层27的电阻率。

本发明的发明人进行了如下的实验来检验阶梯部中相对单元相对于[011]方向朝向[0-11]方向的倾斜角度与光波导34上端的位置和光斑尺寸转换单元上端的位置间距离之间的关系。形成在纵长方向上的取向从[110]方向向[0-11]方向以各种角度倾斜的多个台面单元。使用通过向工艺气体中添加有机氯材料获得的气体，通过MOVPD在台面单元的两侧均形成作为半导体的掩埋层。图9描绘掩埋层上端位置和台面单元上端位置之间的距离与台面单元纵长方向上延伸的取向之间的关系的检测结果。在台面单元纵长方向上延伸的取向通过相对于[011]方向朝向[0-11]方向的倾斜角度来表示。掩埋层上端的位置作为图9的垂直轴指示掩埋层上端位置与台面结构上端位置之间的距离。

在图9中，在从0°到90°的范围内改变台面单元纵长方向上的取向从[011]方向朝向[0-11]方向倾斜的角度的同时，测量掩埋层上端位置与台面单元上端位置之间的距离差异。

图9所示的数据是通过以下的实验测得的。台面结构的宽度是45μm，高度是3μm。使用作为形成掩埋层材料的三甲基铟、磷化氢以及二茂铁作为工艺气体，使用1,2-二氯乙烯作为含氯气体。通过MOVPE方法形成掩埋层。

如图9所示，为了提高掩埋层上端的位置，优选的是，在将该光斑尺寸转换单元11a夹设在该对阶梯部11b中的同时彼此相对的相对单元11c中每一个均包括以30°到85°从[011]方向朝向[0-11]方向倾斜的部分。特别地，相对单元11c中每一个均优选地具有以40°到50°从[011]方向朝向[0-11]方向倾斜的部分。进一步而言，相对单元11c中每一个均优选地具有以45°从[011]方向朝向[0-11]方向倾斜的部分。以30°到85°从[011]方向朝向[0-11]方向倾斜的部分包括以+30°到+85°从[011]方向朝向[0-11]方向倾斜的部分以及以-30°到-85°从[011]方向朝向[0-11]方向倾斜的部分。这也适用于其他角度。

接下来，将参照附图具体描述由光学半导体集成器件10对光斑尺寸差异造成的光耦合损耗的抑制。

图10是描绘图3中所示的光学半导体集成器件中传播的光的图。图11是描绘经由移除了比阶梯单元更靠上的第二掩埋层的一部分的光学半导体集成器件传播的光的图。

在图10中，圆圈F表示经由光学半导体集成器件10的输入单元11传播的光的模场直径。圆圈F的一部分比阶梯部11b的上端更靠上但是仍然位于第二掩埋层24内。因此，在经由输入单元11传播的光中，一部分模场直径在光学半导体集成器件10中传播。

另一方面，在图11所示的实例中，圆圈F中虚线指示的部分位于光学半导体集成器件之外，使得传播光的一部分被损耗掉了。因此，从光纤接收到的光的一部分被损耗掉而没有被耦合到光学半导体集成器件中。

在图12中表示出进入光学半导体集成器件的来自光纤的光的耦合损耗的定量检测结果。

图12是描绘芯层端面宽度与耦合损耗之间的关系的图。图13是描绘图12中所表示关系的计算的图。

图12描绘了曲线C1和曲线C2，曲线C1表示芯层端面宽度与对应于图10的光学半导体集成器件中的耦合损耗之间的关系，曲线C2表示芯层端面宽度与对应于图11的光学半导体集成器件中的耦合损耗之间的关系。

使用图13中所示的模型来计算图12中的耦合损耗。在该模型中，输入单元11的芯层22布置在具有n型导电性的n-InP中。该芯层22是具有1.05μm成分波长的InGaAsP波导。光纤和芯层22经由模直径为5μm的透镜彼此耦合。芯层的折射率是3.25，n-InP的折射率是3.17。位于芯层22上的n-InP的厚度是3μm（曲线C1）和1μm（曲线C2）。模直径是5μm的高斯模式（Gaussian mode）入射光入射到芯层22的端面上，在锥形的芯层22中传播，并且通过使用三维BPM（光束传播方法）来计算在耦合到宽度是2.5μm的波导的基模时的耦合损耗。芯层22端面的宽度在从0.3μm到1.0μm的范围内变化。

从图12可以理解，曲线C1中最小耦合损耗是-0.5dB，而曲线C2中最小耦合损耗增大到-1.3dB。

能够使用例如III-V族化合物半导体来形成光学半导体集成器件10。具体而言，能够使用InP或GaAs作为III-V族化合物半导体。

将参照附图描述光学半导体集成器件10的优选制造方法的实施例。

如图14所示，在具有（100）平面的半导体衬底20上依序形成下覆层21、光吸收层25、第三上覆层26以及接触层27。在该实施例中，通过使用MOVPE方法形成结晶层。使用n-InP作为衬底20。通过使用具有n型导电性的n-InP来形成下覆层21，它的厚度是1.0μm。通过使用未掺杂的i-InGaAs来形成光吸收层25，它的厚度是0.3μm。通过使用具有p型导电性的p-InP来形成第三上覆层26，它的厚度是0.9μm。通过使用p-InGaAs来形成接触层27，它的厚度是0.3μm。在图14中，待形成输入单元11的区域表示为J1，待形成波导12的区域表示为J2，待形成光检测器13的区域表示为J3。

如图15所示，在待形成区域J3的用于检测光的区域的接触层27的一部分上形成掩模31。通过使用掩模图案化技术能够形成掩模31。例如，能够使用二氧化硅作为掩模31的材料。

如图16所示，使用掩模31，蚀刻接触层27、第三上覆层26以及光吸收层25以暴露出区域J1和J2以及一部分区域J3中的下覆层21。例如，能够使用湿蚀刻作为蚀刻方法。可替代地，能够使用诸如等离子体蚀刻之类的干蚀刻。

如图17所示，在区域J1和J2以及一部分区域J3内，在下覆层21上依序形成芯层22和第一上覆层23。在该实施例中，通过MOVPE方法形成所述多个层。通过使用未掺杂的i-InGaAsP来形成芯层22，它的厚度是0.5μm。通过使用未掺杂的i-InP来形成第一上覆层23，它的厚度是1.0μm。芯层22和第一上覆层23形成在下覆层21上，芯层22和光吸收层25是对接（butt-joined）的。芯层22和第一上覆层23没有在掩模31上生长。

如图18到图22所示，形成输入单元11中的台面单元11d、波导12中的台面单元12a以及光检测器13中的台面单元13a。与台面单元11d、12a和13a的形成一起形成该对阶梯部11b，同时阶梯部11b包括区域V，该区域V包括位于将经由台面单元12a传播的光进行引导的方向上的台面单元11d。该区域V是被该对相对单元11c夹设的空间。该对阶梯部11b形成为使得阶梯部11b的间隔不是恒定的而是变化的。按照这种方式，形成台面单元12a以及该对阶梯部11b，该台面单元12a具有在一个方向上延伸的形状，该对阶梯部11b夹设在台面单元12a的纵长方向上从台面单元12a朝向与台面单元12a相对的方向延伸的区域。

图19是沿着图18中的线B1-B1截取的剖视图。图20是沿着图18中的线B2-B2截取的剖视图。图21是沿着图18中的线B3-B3截取的剖视图。图22是沿着图18中的线B4-B4截取的剖视图。

具体而言，在形成有该对阶梯部11b的第一上覆层23的部分上形成掩模32，并在形成有台面单元11d、12a以及13a的第一上覆层23以及接触层27的部分上形成掩模33。形成掩模33以使得台面单元11d在被该对阶梯部11b夹设的区域V中延伸。例如，能够使用二氧化硅作为形成掩模32和33的材料。

使用掩模32和33，蚀刻第一上覆层23、芯层22、接触层27、第三上覆层26以及光吸收层25以暴露出下覆层21。这时，也可以通过蚀刻移除下覆层21的一部分表面。例如，可以将下覆层21的表面侧蚀刻掉大约0.3μm。

如参照图3所描述的，面向形成有区域V的部分，掩模32包括相对于衬底20的[011]方向向[0-11]方向倾斜取向的部分。具体而言，如参照图3描述的，掩模32包括：每一个均具有从[011]方向朝向[0-11]方向45°的取向的部分，以及每一个均具有从[011]方向朝向[0-11]方向135°的取向的部分。

通过使用这种掩模32形成的该对相对单元11c包括每一个均具有从[011]方向朝向[0-11]方向倾斜取向的部分。具体而言，如参照图3所描述的，通过交替布置平面30a和30b形成相对单元11c，并且该相对单元11c具有三角波形状的图案。在阶梯部11b的[011]方向上的长度是200μm。相对单元11c中在三角波形状图案中[0-11]方向上的宽度是3μm。相对单元11c和台面单元11d之间的最短距离L是5μm。后文将具体描述相对单元11c之间的最短距离与第二掩埋层24的厚度之间的关系。

如图23到图25所示，移除被该对阶梯部11b夹设的区域中台面单元11d上的掩模32。该掩模32留在该对阶梯部11b中相对单元11c侧的区域上，而移除阶梯部11b中其他区域上的掩模32。换句话说，除了在该对阶梯部11b的相对单元11c侧上的预定范围之外，移除掩模32。在该实施例中，在阶梯单元11b的每一个中，从相对单元11c侧起[0-11]方向上宽度W范围内的掩模32被留下。

图24是沿着图23中的线C1-C1截取的剖视图。图25是沿着图23中的线C2-C2截取的剖视图。

将描述使得掩模32留在该对阶梯部11b的每一个中相对单元11c侧区域上的原因。形成第二掩埋层23的半导体层没有沉积在掩模32的部分上，而是在阶梯部11b上扩散并通过选择性生长沉积在区域V上。通过留下掩模32，如果没有掩模32则沉积在阶梯部11b上的半导体层的材料扩散到了区域V的部分，以提高第二掩埋层24的生长速度。后文将描述掩模32的宽度W与第二掩埋层24的厚度之间的关系。

第二掩埋层24作为半导体生长，以掩埋台面单元11d至该对阶梯部11b之间的区域V内以形成光斑尺寸转换单元11a，第一掩埋层29作为半导体形成为掩埋台面单元12a和13a两侧的至少一部分。在该实施例中，第一掩埋层29形成为掩埋整个台面单元12a和13a纵长方向上台面单元12a和13a的两侧。第二掩埋层24从相对单元11c中的每一个朝上生长。在这之后，从相对单元11c生长的第二掩埋层24朝向相对侧生长并且被结合在一起。因而，光斑尺寸转换单元11a的第二掩埋层24上端的位置高于波导12的台面单元12a上端的位置。

另一方面，第一掩埋层29形成在台面单元12a和13a两侧，高度大致等于台面单元上端的位置。第一掩埋层29形成为从台面单元12a和13a两侧预定距离内与台面单元12a和13a的厚度相同的厚度，并且在与台面单元12a和13a相距预定距离后该厚度减小。

在该实施例中，通过MOVPE方法形成结晶化的第二掩埋层24和第一掩埋层29。在形成结晶化的第二掩埋层24和第一掩埋层29之前，可以通过湿蚀刻进行由于干蚀刻而受损的层的移除工艺。第二掩埋层24和第一掩埋层29是同时形成的。通过使用添加了作为半绝缘半导体的Fe的InP来形成第二掩埋层24和第一掩埋层29。第二掩埋层29上端的位置比波导12中台面单元12a上端的位置高2μm。波导12中台面单元12a上端的位置与光检测器13中台面单元13a上端的位置一致。

通过本实施例的MOVPE方法，通过使用含氯气体形成第二掩埋层24和第一掩埋层29。具体而言，作为用于形成第二掩埋层24和第一掩埋层29的工艺气体，使用三甲基铟、磷化氢以及二茂铁作为用于形成半绝缘半导体的InP的材料，使用1，2-二氯乙烯作为含氯气体的材料。

在这之后，移除掩模32和33等。通过使用光刻技术和蚀刻技术，将在横向方向上离开光检测器13中台面单元13a5μm的部分中的第一掩埋层29移除，并且将第二电极28b形成在下覆层21上。通过使用金属蒸发或镀层技术，将第一电极28a形成在光检测器13中台面单元13a的接触层27上。除了第一电极28a和第二电极28b之外的部分被由电介质等制成的钝化膜（未示出）覆盖。依照这种方式，获得了图3到图7中所示的光学半导体集成器件。

接下来，将参照附图描述该对相对单元11c之间的最短距离与第四上覆层的厚度之间的关系。第四上覆层26a是其中层叠有第一上覆层23和第二掩埋层24的层（参见图5）。在图5中，第四上覆层26a表示从第一上覆层23下端到第二掩埋层24上端的部分。

图26是描绘该对相对单元11c之间的最短距离与比芯层更靠上的第四上覆层的厚度之间的关系的图。

具体而言，图26描绘在改变该对阶梯部11b之间的最短距离的同时检测比芯层22更靠上的第四上覆层26a的厚度的结果。

图26中的数据是通过以下的实验测得的。阶梯部11b的[011]方向的长度是400μm。相对单元11c中三角波形状图案的[0-11]方向上的宽度是3μm。在阶梯部11b中，将与相对单元11c相距100μm（作为宽度W）的范围内的掩模32留下。移除被该对阶梯部11b夹设的区域中台面单元11d上的掩模。作为被干蚀刻损坏的层的移除工艺，通过湿蚀刻将台面单元的侧表面和底表面蚀刻掉0.2μm。由于被该对相对单元11c夹设的区域中的台面单元11d此时没有被掩模覆盖，因而第一上覆层23也被蚀刻掉。蚀刻之后第一上覆层23的厚度是0.8μm。通过使用MOVPE方法，形成结晶化的第二掩埋层24。作为用于形成第二掩埋层24的工艺气体，使用三甲基铟、磷化氢以及二茂铁作为用于形成半绝缘半导体的InP的材料，使用1，2-二氯乙烯作为含氯气体的材料。

从图26中应当理解，随着该对相对单元11c之间的最短距离减小，比芯层22更靠上的第四上覆层的厚度增大。特别地，从增大第四上覆层26a的角度来看，该对阶梯部11b中该对相对单元11c之间的最短距离优选地是20μm或更小。

通过改变该对相对单元11c之间的最短距离，能够调节第二掩埋层24的生长速度。

以上已经描述了该对相对单元11c之间的最短距离与第四上覆层26a的厚度之间的关系。

现在将参照附图描述阶梯部11b上掩模32的宽度W（参见图23）与第四上覆层26a的厚度之间的关系。

图27是描绘阶梯部11b上的掩模宽度与第四上覆层26a的厚度之间的关系的图。

图27描绘了在改变阶梯部11b上的掩模宽度W（参见图23）的同时检测当形成第二掩埋层24时比芯层22更靠上的第四上覆层26a的厚度的结果。

图27的数据是通过以下的实验测得的。阶梯部11b的相对单元11c具有类似于参照附图23和25描述的形状。阶梯部11b的[011]方向上的长度是200μm。相对单元11c中三角形状图案的[0-11]方向上的宽度是3μm。该对相对单元11c之间的最短距离是12.5μm。被该对相对单元11c夹设的区域中台面单元11d上的掩模32被移除。作为移除被干蚀刻损坏的层的移除工艺，通过湿蚀刻将台面单元11d的侧面和底面蚀刻掉0.2μm。由于被该对相对单元11c夹设的区域中台面单元11d的表面没有被掩模覆盖，因而第一上覆层23也被蚀刻掉了。蚀刻后的第一上覆层23的厚度是0.8μm。通过使用MOVPE方法，形成结晶化的第二掩埋层24。作为用于形成第二掩埋层24的工艺气体，使用作为用于形成半绝缘InP的材料的三甲基铟、磷化氢以及二茂铁，并使用1，2-二氯乙烯作为有机氯的材料。

如图27所示，随着阶梯部11b上的掩模宽度W增大，该第四上覆层26a的厚度增大。据认为，随着掩模宽度W增大，通过选择性生长效应，扩散到掩模32上以及到达区域V的材料的量增大，并且第二掩埋层24的厚度增大。

如上所述，当阶梯部11b上的掩模宽度W变化时，能够调节第二掩埋层24的生长速度。

当阶梯部11b上的掩模宽度W变得大于扩散到阶梯部11b上的材料的扩散长度时，期望第二掩埋层24的厚度增长速率减小。

在该实施例的光学半导体集成器件10中，第二掩埋层24上端的位置高于波导12中台面单元12a上端的位置。因此，由于从外部入射到光学半导体集成器件10中的光的光斑尺寸与波导12中光的光斑尺寸差异造成的光耦合损耗得到了抑制。

在本实施例的光学半导体集成器件制造方法中，在通过向工艺气体中添加含氯气体用于形成第一和第二掩埋层29和24来掩埋台面单元的工艺中，能够将用于掩埋输入单元11中台面单元11d两侧和顶侧的第二掩埋层24形成为它的上部位置高于波导12中台面单元12a上端的位置。因此，获得了光斑尺寸差异造成的光耦合损耗得到抑制的光学半导体集成器件10。

另一方面，当光斑尺寸转换单元中台面单元上的掩模被移除并且在这之后通过使用不含氯的工艺气体形成用于掩埋台面单元的掩埋层时，尽管能够在光斑尺寸转换单元中的台面单元上形成覆层，但是光斑尺寸转换单元中台面单元纵长方向上的取向限制于[011]方向，台面单元的纵长方向限制于它延伸到器件解理位置的布局，并且出现设计灵活性受到限制的问题。通过使用本实施例的光学半导体集成器件制造方法，解决了这一问题。

在前述实施例中，输入单元11中包括芯层22的台面单元11d以及波导12中的台面单元12a的纵长方向上的取向与[011]方向一致。然而，包括芯层22的台面单元11d以及波导12中的台面单元12a的纵长方向上的取向可以具有[011]方向成分以及[0-11]方向成分。换句话说，台面单元11d和/或台面单元12a可以在具有从[011]方向朝向[0-11]方向倾斜的方向性成分的方向上延伸。

尽管在前述实施例中光检测器13中台面单元13a纵长方向上的取向与[011]方向一致，然而台面单元12a的纵长方向上的取向也可以具有[011]方向成分和[0-11]方向成分。

之后，将参照图28到图33描述光学半导体集成器件的第二实施例。关于第二实施例中未描述的点，在第一实施例中的详细描述可以适当地被应用。

[b]第二实施例

图28是描绘说明书中公开的光学半导体集成器件的第二实施例图。图29是沿着图28中的线D1-D1截取的放大剖视图。图30A是图28中区域R1的放大图。图30B是图28中区域R2的放大图。图31A是沿着图30A中的线E1-E1截取的放大剖视图。图31B是沿着图30B中的线E3-E3截取的放大剖视图。图32是沿着图30A中的线E2-E2截取的放大剖视图。图33是沿着图28中的线D2-D2截取的放大剖视图。

光学半导体集成器件40是8×1通道的半导体光开关。该光学半导体集成器件40包括在一个端面中的八个输入通道和在另一个端面中的一个输出通道。

该光学半导体集成器件40包括用于转换来自外部的光的光斑尺寸并且接收所形成的光的输入单元41。该输入单元41包括八个输入通道。每个输入通道均接收经由光纤等从外部传播的光，并将光的光斑尺寸转换为更小的尺寸。

光学半导体集成器件40包括第一光放大单元42，该第一光放大单元42将从输入端单元41接收的光放大。第一光放大单元42包括多个光波导70，所述光波导70以光学方式连接到输入单元41的八个输入通道。光波导70包括用于掩埋台面单元42a以及台面单元42a两侧的半导体掩埋层60。没有被提供电流的台面单元42a吸收光。因此，在第一光放大单元42中，通过仅向光被从八个台面单元42a传播出去的通道中的台面单元42a提供电流，仅仅被提供电流的通道中的台面单元42a所被提供的光得到放大及传播。

如图28和图30A所示，第一光放大单元42中的台面单元42a在具有衬底50的[011]方向成分和[0-11]方向成分的取向上延伸。换句话说，台面单元42a纵长方向上的取向具有衬底50的[011]方向成分并且还具有[0-11]方向成分。具体而言，第一光放大单元42中台面单元42a的纵长方向上的取向以-10°从衬底50的[011]方向朝向[0-11]方向倾斜。

光学半导体集成器件40包括光耦合单元43，该光耦合单元43将经由第一光放大单元42的八个通道中的台面单元42a传播的光耦合并输出耦合光。该光耦合单元43包括光波导43a、耦合体43b以及光波导43c，光波导43a连接到第一光放大单元42中每个通道中的台面单元42a并且传播光，耦合体43b将经由光波导43a传播的光耦合并输出耦合光，光波导43c传播从耦合体43b输入的光。光波导43a、耦合体43b以及光波导43c具有相似的台面结构。

如图28所示，光耦合单元43的光波导43a在具有[011]方向成分和[0-11]方向成分的方向上延伸。换句话说，光波导43a的纵长方向上的取向具有[011]方向成分和[0-11]方向成分。光耦合单元43的输入侧具有[0-11]方向。

光学半导体集成器件40包括第二光放大单元44，该第二光放大单元44将从光耦合单元43的光波导43a进入的光放大。第二光放大单元44包括连接至光波导43c的光波导71。光波导71包括掩埋台面单元44a和台面单元44a两侧的半导体掩埋层60。电流总是被提供到台面单元44a，台面单元44a将从光波导43c进入的光放大并将放大后的光输出。第二光放大单元44的光波导71以光学方式连接到输出单元45。

如图30B所示，第二光放大单元44的光波导71在具有[011]方向成分和[0-11]方向成分的方向上延伸。换句话说，台面单元44a的纵长方向上的取向具有[011]方向成分和[0-11]方向成分。具体而言，第二光放大单元44中台面单元44a纵长方向上的取向以-10°从[011]方向朝向[0-11]方向倾斜。

进一步而言，光学半导体集成器件40包括输出单元45，该输出单元45将从第二光放大单元44进入的光的光斑尺寸转换为更大的尺寸并将所形成的光输出到外部。

接下来，将进一步描述光学半导体集成器件40的具体结构。

如图29所示，光学半导体集成器件40包括具有（100）平面的半导体衬底50。在光学半导体集成器件40中，输入单元41、第一光放大单元42、光耦合单元43、第二光放大单元44以及输出单元45布置在衬底50的（100）平面上。

首先，将描述输入单元41的结构。

如图30A所示，输入单元41包括第一光斑尺寸转换单元41a和一对阶梯部41b，该第一光斑尺寸转换单元41a以光学方式连接到第一光放大单元42中的台面单元42a，该对阶梯部41b夹设第一光斑尺寸转换单元41a的同时彼此相对。

第一光斑尺寸转换单元41a包括台面单元41d和掩埋半导体层41e，在台面单元41d中，第一光放大单元42的台面单元42a在第一光斑尺寸转换单元41a中延伸，该掩埋半导体层41e掩埋台面单元41d。台面单元41d纵长方向上的取向与第一光放大单元42中台面单元42a的纵长方向上的取向一致。第一光放大单元42中台面单元42a的输入端具有[0-11]方向。

将第一光斑尺寸转换单元41a夹设在该对阶梯部41b中的同时彼此相对的相对单元41c中每一个均包括取向朝向[011]方向倾斜的部分。

在图30A所示的实例中，相对单元41c包括平面61a和平面61b，平面61a具有从[011]方向朝向[0-11]方向55°的取向，平面61b具有从[011]方向朝向[0-11]方向145°的取向。通过交替布置平面61a和平面61b而形成相对单元41c，该相对单元41c包括三角波形状图案。在相对单元41c之间，三角波形状图案中的突出位置和凹陷位置是一致的。

如图29和图31A所示，第一光斑尺寸转换单元41a布置在衬底50上。在第一光斑尺寸转换单元41a的台面单元41d中，下覆层51布置在衬底50上，芯层58布置在下覆层51上，第三上覆层59布置在芯层58上。第二上覆层56布置在第三上覆层59上，接触层57布置在第二上覆层56上。在芯层58中，光波导70侧的端部比与光波导70相对的一侧宽。具体而言，在从光波导70侧朝向与第一光斑尺寸转换单元41a的光波导70侧相对的方向被缩窄的同时，包括芯层58的台面单元41d在第一光斑尺寸转换单元41a中延伸。台面单元41d没有到达与第一光斑尺寸转换单元41a的光波导70侧相对的方向上的端部，延伸到第一光斑尺寸转换单元41a中的一位置。

在阶梯部41b中，下覆层51布置在衬底50上，芯层58布置在下覆层51上，第三上覆层59布置在芯层58上。第二上覆层56布置在第三上覆层59上，接触层57布置在第二上覆层56上。

阶梯部41b的侧面被掩埋层60掩埋。掩埋层60形成为从阶梯部41b的两侧起预定距离内与阶梯部41b的厚度相同，并且在与台面单元12a相距预定距离后掩埋层60的厚度减小。在阶梯部41b上没有形成掩埋层60。

如图30B和图31B所示，输出单元45具有第二光斑尺寸转换单元45a和夹设第二光斑尺寸转换单元45a的同时彼此相对一对阶梯部45b。通过被掩埋在该对阶梯部45b之间的掩埋半导体层45e而形成第二光斑尺寸转换单元45a。将第二光斑尺寸转换单元45a夹设在该对阶梯部45b中的同时彼此相对的相对单元45c中每一个均包括朝向[011]方向倾斜的部分。该结构与输入单元41类似。另一方面，包括芯层的台面单元没有布置在第二光斑尺寸转换单元45a中。换句话说，在第二光斑尺寸转换单元45a中，没有布置用于限制并传播光的芯层。从第二光放大单元44提供到第二光斑尺寸转换单元45a的光在第二光斑尺寸转换单元45a中自由传播，它的光斑尺寸被以放大方式转换，而且所形成的光被输出到外部。

接下来，将描述没有在第二光斑尺寸转换单元45a中布置包括芯层的台面单元的原因。原因是为了减少被第二光斑尺寸转换单元45a的端面反射并且再次进入第二光放大单元44的光的返回光。当第二光斑尺寸转换单元45a包括芯层时，由于第二光斑尺寸转换单元45a的端面反射产生的返回光增多。尽管即使是没有芯层也会出现第二光斑尺寸转换单元45a端面导致的光反射，但是反射光被扩展的同时朝向第二光放大单元44传播。因而，能够减少返回到第二光放大单元44的返回光。

输出单元45具有与输入单元41类似的结构，除了台面单元的数量和通道的数量之外。因此，关于输入单元41的描述适当地应用于输出单元45。

接下来，将描述第一光放大单元42的结构。

如图32所示，在第一光放大单元42的台面单元42a中，下覆层51布置在衬底50上，下SCH（分离限制异质结构）层52布置在下覆层51上。有源层53布置在下SCH层52上，上SCH层54布置在有源层53上，第一上覆层55布置在上SCH层54上。第二上覆层56布置在第一上覆层55上，接触层57布置在第二上覆层56上。

台面单元42a的两侧被掩埋层60掩埋。掩埋层60形成为在台面单元42a两侧上预定距离内与台面单元42a的厚度相同，并且在与台面单元42a相距预定距离后该厚度减小。在台面单元42a上没有形成掩埋层60。通过台面单元42a和掩埋层60形成了光波导70。

经由用来转换来自外部的光的光斑尺寸的输入单元41中的第一光斑尺寸转换单元41a传播的光被传播到第一光放大单元42中台面单元42a的有源层53。

在台面单元42a中，通过由未示出的电极提供电流的有源层53将输入光放大并将放大后的光输出。另一方面，在没有被提供电流的台面单元42a的有源层53中，输入光被吸收而且没有被输出。

第一光放大单元42将电流提供到八个台面单元42a中的任意一个或多个，使得仅有经由被提供了电流的通道传播的光被输出到光耦合单元43。

第二光放大单元44具有与第一光放大单元42类似的结构，除了通道的数量之外。因此，关于第一光放大单元42的描述也适当地应用于第二光放大单元44。

接下来，将描述光耦合单元43的结构。

光耦合单元43中的八个光波导43a、耦合体43b以及一个光波导43c具有类似的台面结构。将以光波导43c为例描述光波导43c的结构。

如图33所示，在光波导43c中，下覆层51布置在衬底50上，芯层58布置在下覆层51上，第三上覆层59布置在芯层58上。第二上覆层56布置在第三上覆层59上，接触层57布置在第二上覆层56上。

光波导43c的两侧均被掩埋层60掩埋。掩埋层60形成为在光波导43c两侧上预定距离内与光波导43c的厚度相同，并且在与光波导43c相距预定距离后该厚度减小。在光波导43c上没有形成掩埋层60。

经由第一光放大单元42中的台面单元42a传播的光被提供到光波导43a中的芯层58。光被从八个光波导43a中的一个或多个提供到耦合体43b中的芯层58。输入光被输出到光波导43c中的芯层58。例如能够使用FFC（场平坦化耦合器）或多模干涉耦合器作为耦合体43b。

将参照附图描述光学半导体集成器件40的优选制造方法的实施例。

首先，依序在具有（100）平面的半导体衬底上形成下覆层51、下SCH层52、有源层53、上SCH层54以及第一上覆层55。在该实施例中，通过使用MOVPE方法形成半导体晶体的层。使用N-InP作为衬底50。通过使用具有n-型导电性的n-InP形成下覆层51，它的厚度是0.3μm。通过使用具有1.1μm成分波长和n型导电性的n-InGaAsP形成下SCH层52，它的厚度是0.03微米。

使用量子阱结构作为有源层53。通过使用未掺杂的i-InGaAsP阱层和未掺杂的i-InGaAsP势垒层来形成量子阱结构。该i-InGaAsP阱层具有1.55μm的成分波长而且厚度为5nm。i-InGaAsP势垒层具有1.2μm的成分波长并且厚度为6nm。在量子阱结构中层叠的层的数量是四层。通过使用具有1.1μm成分波长以及p型导电性的p-InGaAsP形成上SCH层54，它的厚度是0.03μm。通过使用p-InP形成第一上覆层55，它的厚度是0.05μm。

在图34中，将待形成输入单元41的区域表示为K1，将待形成第一光放大单元42的区域表示为K2，将待形成光耦合单元43的区域表示为K3，将待形成第二光放大单元44的区域表示为K4，将待形成输出单元45的区域表示为K5。

如图35所示，在区域K2和K4中每一个内的第一上覆层55上形成掩模62。能够通过使用掩模图案化技术来形成掩模62。例如，能够使用二氧化硅作为掩模62的材料。使用掩模62，蚀刻第一上覆层55、上SCH层54、有源层53以及下SCH层52以暴露出区域K1、K3和K5中的下覆层51。例如能够使用湿蚀刻或诸如等离子体蚀刻之类的干蚀刻来作为蚀刻方法。

如图36所示，在区域K1、K3和K5中，在下覆层51上依序形成芯层58和第三上覆层59。在该实施例中，通过MOVPE方法形成半导体晶体的多个层。通过使用具有1.3μm成分波长的i-InGaAsP形成芯层58，它的厚度是0.11μm。通过使用i-InP形成第三上覆层59，它的厚度是0.05μm。通过选择性生长，在下覆层51上形成芯层58和第三上覆层59，但在掩模62上没有形成芯层58和第三上覆层59。芯层58和有源层53是对接的。在这之后，移除掩模62。

如图37所示，依序在区域K1到K5中形成第二上覆层56和接触层57。在该实施例中，通过使用MOVPE方法形成半导体晶体的多个层。通过使用p-InP形成第二上覆层56，它的厚度是1.95μm。通过使用p-InGaAs形成接触层57，它的厚度是0.3μm。

如图38到图40所示，形成第一光放大单元42中的台面单元42a和用于夹设位于引导光（该光经由台面单元42a传播）方向上的区域V的输入单元41的阶梯部41b。该对阶梯部41b形成为阶梯部41b的间隔不是恒定的而是变化的。与台面单元42a和该对阶梯部41b一起，形成光耦合单元43的光波导43a、耦合体43b和光波导43c、第二光放大单元44中的台面单元44a以及输出单元45中的该对阶梯部。依照这种方式，形成台面单元42a和该对阶梯部41b，该台面单元42a具有在一个方向上延伸的形状，该对阶梯部41b夹设在台面单元42a的纵长方向上从台面单元42a朝向与台面单元42a相对的方向延伸的区域。

图39A是沿着图38A中的线F1-F1截取的放大剖视图。图40是沿着图38A中的线F2-F2截取的放大剖视图。图39B是沿着图38B中的线F3-F3截取的放大剖视图。

具体而言，在区域K1和K2中，如图38A和图39A所示，在形成该对阶梯部41b的接触层57的部分上形成掩模63，在形成台面单元41d和42a的接触层57的部分上形成掩模64。能够使用例如二氧化硅作为形成掩模63和64的材料。类似地，在光耦合单元43的光波导43a、耦合体43b、以及光波导43c上形成掩模（未示出）。在区域K4和K5中，如图38B和图39B所示，在形成第二光放大单元44的台面单元44a的接触层57的部分上形成掩模66，并在形成输出单元45的该对阶梯部的接触层57的部分上形成掩模65。

在区域K1和K2中，使用掩模63、64等，蚀刻接触层57、第二上覆层56、第三上覆层59、芯层58、上SCH层54、有源层53、下SCH层52以及下覆层51以暴露出衬底50。

如参照图30A所描述的，面向形成区域V的部分，该掩模63包括取向向[011]方向倾斜的部分。具体而言，如参照图30A所描述的，掩模63包括每一个均具有从[011]方向朝向[0-11]方向55°的取向的部分以及每一个均具有从[011]方向朝向[0-11]方向145°的取向的部分。

在通过使用诸如掩模63形成的该对阶梯部41b中，夹设区域V的同时彼此相对的相对单元41c包括每一个均具有取向朝向[011]方向倾斜的部分。因而，如参照图30A所描述的，通过交替布置平面61a和61b而形成相对单元41c，并且该相对单元41c具有三角波形状图案。在阶梯部41b中衬底50[011]方向上的长度是100μm。相对单元41c中三角波形状图案的深度是2μm。相对单元41c之间的最短距离是10μm。

输出单元45中的该对阶梯部也是以类似于输入单元41中的该对阶梯部41b的方式形成。

如图41到图43所示，在区域K1和K2中，掩模63留在该对阶梯部41b中相对单元41c侧的区域上，而将在阶梯部41中其他区域的掩模63移除。如上所述，除了该对阶梯部41b的相对单元41c侧的预定范围之外，将掩模63移除。类似地，在区域K4和K5中也是在除了该对阶梯部45b中相对单元45c侧的预定范围之外，将掩模65移除。

图42A是沿着图41A中的线G1-G1截取的放大剖视图。图43是沿着图41A中的线G2-G2截取的放大剖视图。图42B是沿着图41B中的线G3-G3截取的放大剖视图。

将掩埋半导体层41e形成为掩埋该对阶梯部41b之间的包括台面单元41d的区域V，并且掩埋层60作为半导体形成在第一光放大单元42中台面单元42a的两侧。掩埋半导体层41e从每个相对单元41c朝上生长。在这之后，掩埋半导体层41e朝向相对侧生长并且结合在一起。因而，第一光斑尺寸转换单元41a上端的位置高于第一光放大单元42的台面单元42a上端的位置。

掩埋层60形成在台面单元42a的两侧，在与台面单元42a两侧相距预定距离内厚度与台面单元42a相同。在与台面单元42a相距预定距离之后该厚度减小。掩埋层60形成为掩埋阶梯部41b外部的侧面。

在该实施例中，通过MOVPE方法形成半导体晶体的掩埋半导体层41e和掩埋层60。该掩埋半导体层41e和掩埋层60是同时形成的。通过使用添加了半绝缘半导体Fe的InP形成掩埋半导体层41e和掩埋层60。掩埋半导体层41e上端的位置比第一光放大单元42中台面单元42a上端的位置高3μm。第一光放大单元42中台面单元42a上端的位置与第二光放大单元44中光耦合单元43和台面单元44a上端的位置一致。

在该实施例的MOVPE方法中，通过使用含氯工艺气体形成掩埋半导体层41e和掩埋层60。因而，作为用于形成掩埋半导体层41e和掩埋层60的工艺气体，使用作为含氯气体材料的1，2-二氯乙烯以及作为用于形成半绝缘半导体的InP材料的三甲基铟、磷化氢以及二茂铁。

在区域K5中，与用于形成输入单元41的第一光斑尺寸转换单元41a的掩埋半导体层41e同时类似地形成用于形成输出单元45的第二光斑尺寸转换单元45a的掩埋半导体层45e。通过使用相同的半导体形成掩埋半导体层41e和45e。光耦合单元43的光波导43a、耦合体43b和光波导43c、以及第二光放大单元44的台面单元44a的两侧均被掩埋层60掩埋。移除掩模63到66等。

通过使用金属蒸发或镀层技术，在第一光放大单元42的台面单元42a以及第二光放大单元44的台面单元44a的接触层57上形成第一电极（未示出）。在衬底的后表面上形成第二电极（未示出）。除了第一电极之外的部分被由电介质等制成的钝化层（未示出）覆盖。按照这种类方式，获得了图28到图33所示的光学半导体集成器件。

在本实施例的光学半导体集成器件40中，在从外部接收光的输入单元41中，第一光斑尺寸转换单元41a上端的位置高于第一光放大单元42中台面单元42a上端的位置。因此，由于从外部入射到光学半导体集成器件40上的光的光斑尺寸与第一光放大单元42的光的光斑尺寸之间的差异造成的光耦合损耗得到了抑制。类似地，在将光输出到外部的输出单元45中，由于输出到光学半导体集成器件40外部的光的光斑尺寸与第二光放大单元44的光的光斑尺寸之间的差异造成的光耦合损耗得到了抑制。

在本实施例的光学半导体集成器件的制造方法中，通过使用含氯的工艺气体形成输入单元41的掩埋半导体层41e和输出单元45的掩埋半导体层45e。按照这种方法，获得了由于光斑尺寸之间的差异造成的光耦合损耗得到抑制的光学半导体集成器件40。

在本实施例的光学半导体集成器件的制造方法中，即使台面结构纵长方向上的取向具有[011]方向成分和[0-11]方向成分，掩埋层60也不会形成为从台面结构两侧覆盖台面结构的接触层的上侧。因此，通过本实施例的光学半导体集成器件制造方法，光学半导体集成器件的设计灵活性没有受到限制。

通过使用这一制造方法，能够将用来减小与光纤之间的光耦合损耗的光斑尺寸转换单元单体地集成在光学半导体集成器件上。

将参照附图描述第二实施例的光学半导体集成器件的改型例。相同的元件用相同的附图标记表示。

图44是描绘说明书中公开的光学半导体集成器件制造方法第二实施例的改型例的图。图45是沿着图44中的线H-H截取的放大剖视图。

该改型例的光学半导体集成器件40a与第二实施例的光学半导体集成器件的不同之处在于光耦合单元43的台面结构没有被掩埋层掩埋。

如图45所示，光耦合单元43的光波导43c没有被掩埋层掩埋。光波导43c被空气掩埋。在前述第二实施例中，如图33所示，光耦合单元43的光波导43c被掩埋层60掩埋。

在该改型例的光学半导体集成器件40a中，类似于光波导43c，光波导43a和耦合体43b也被空气掩埋。

在该改型例的光学半导体集成器件40a中，光耦合单元43的台面结构被空气掩埋。因而，通过光耦合单元43的芯层58与空气之间的折射率的巨大差异，使得光能够被限制在光耦合单元43的芯层中。因此，光耦合单元43台面结构的尺寸能够得以减小。

可替代地，通过用具有低介电常数（permittivity）的有机材料代替空气来掩埋光耦合单元43的台面结构，获得了类似的效果。可以用半导体掩埋层60掩埋光波导43a中第一光放大单元42的台面单元42a侧的部分。可以用半导体掩埋层60掩埋光波导43c中第二光放大单元44的台面单元44a的部分。

在本发明中，在不脱离本发明精神的情况下能够适当的改变光学半导体器件以及该光学半导体器件的制造方法。一实施例的组件也能够应用于另一实施例。

例如，在包括光斑尺寸转换单元的光学半导体集成器件中，将无源光波导与光检测器或光放大单元集成在一起。在该光学半导体集成器件中，仅该无源光波导可以与光斑尺寸转换单元集成在一起。

在包括光斑尺寸转换单元的光学半导体集成器件中，可以单体地集成包括半导体激光器或半导体光调制器的光学功能器件等。

在以上描述的光学半导体集成器件中，通过使用添加了Fe的半绝缘的InP形成光斑尺寸转换单元或掩埋层，并且使用了捕获电子的半绝缘半导体。也可以通过使用诸如掺Ru的InP、掺Ti的InP等用来捕获空穴的半绝缘半导体形成光斑尺寸转换单元或掩埋层。

在光学半导体集成器件的制造方法中，使用1，2-二氯乙烯作为有机氯材料。例如，也可以使用诸如甲基氯、氯乙烷、1，2-二氯乙烷或1，2-二氯丙烷之类的其他有机氯材料作为有机氯材料。

进一步而言，用于形成光学半导体集成器件的化合物半导体不限于以上描述的材料。也可以使用诸如AlGaInAs、AlGaInP、InGaP、InGaAs、InGaAsN或InGaAsSb之类的混合晶体半导体。

Claims (16)

1.一种光学半导体器件，包括：

波导单元，形成在具有（100）平面的半导体衬底上并且包括用来传播光的芯层；

光斑尺寸转换单元，形成在该半导体衬底上，通过光学方式连接到该波导单元，并且转换传播光的直径；以及

一对阶梯部，形成在该半导体衬底上并且在夹设该光斑尺寸转换单元的同时彼此相对，

其中，将该光斑尺寸转换单元夹设在该对阶梯部中的同时彼此相对的相对单元之间的间隔是变化的，而且所述相对单元中每一个均包括取向相对于[011]方向朝向[0-11]方向倾斜的部分，以及

该光斑尺寸转换单元上端的位置高于该波导单元上端的位置。

2.根据权利要求1所述的光学半导体器件，其中，该对阶梯部的间隔重复放大和减小。

3.根据权利要求1所述的光学半导体器件，其中，比该光斑尺寸转换单元中的该波导单元的上端更高的部分具有与相对单元中取向相对于[011]方向朝向[0-11]方向倾斜的部分相对应的形状。

4.根据权利要求1所述的光学半导体器件，其中，该对阶梯部中的相对单元包括以30°到85°从[011]方向朝向[0-11]方向倾斜的部分。

5.根据权利要求4所述的光学半导体器件，其中，该对阶梯部中的相对单元包括以40°到50°从[011]方向朝向[0-11]方向倾斜的部分。

6.根据权利要求4所述的光学半导体器件，其中，该对阶梯部中的相对单元包括以45°从[011]方向朝向[0-11]方向倾斜的部分。

7.根据权利要求1所述的光学半导体器件，其中，该光斑尺寸转换单元包括延伸自该芯层的第二芯层。

8.根据权利要求7所述的光学半导体器件，其中，该波导单元侧的第二芯层的端部宽度比该波导单元相对侧的端部宽度宽。

9.根据权利要求7所述的光学半导体器件，其中，在该光斑尺寸转换单元中，该第二芯层从该波导单元侧延伸到与该光斑尺寸转换单元的该波导单元侧相对的方向上的端部。

10.根据权利要求1所述的光学半导体器件，其中，该对阶梯部中相对单元之间的最短距离是20μm或更小。

11.根据权利要求1所述的光学半导体器件，其中，该芯层的延伸取向包括[011]方向成分和[0-11]方向成分。

12.一种光学半导体器件的制造方法，包括：

在具有（100）平面的半导体衬底上形成台面单元和一对阶梯部，该台面单元包括在一个方向上延伸的形状，该对阶梯部夹设沿着该台面单元的纵长方向从该台面单元朝向与该台面单元相对的方向延伸的区域，该台面单元和该对阶梯部形成为使得将该区域夹设在该对阶梯部中的同时彼此相对的相对单元包括取向相对于[011]方向沿[0-11]方向倾斜的部分；以及

在该对阶梯部之间的区域中形成第一半导体层，并形成用来在该台面单元至少一部分的两侧掩埋该台面单元的第二半导体层，该第一半导体层上端的位置高于该台面单元上端的位置。

13.根据权利要求12所述的光学半导体器件的制造方法，其中，在形成该台面单元和该对阶梯部的过程中，将该对阶梯部形成为使得该相对单元之间的间隔是变化的。

14.根据权利要求12所述的光学半导体器件的制造方法，其中，在形成该台面单元和该对阶梯部的过程中，在待形成该台面单元和该对阶梯部的部分上形成掩模，并通过使用该掩模形成该台面单元和该对阶梯部，使得该台面单元在该区域中延伸，以及

还包括：在该台面单元和该对阶部的形成与该第一半导体层和该第二半导体层的形成之间，移除该区域中延伸的该台面单元的部分上的掩模。

15.根据权利要求14所述的光学半导体器件的制造方法，还包括：在该台面单元和该对阶梯部的形成与该第一半导体层和该第二半导体层的形成之间，移除除了在该对阶梯部中该相对单元侧的预定范围之外的掩模。

16.根据权利要求12所述的光学半导体器件的制造方法，其中，在形成该第一半导体层和该第二半导体层的过程中，通过使用含氯气体形成该第一半导体层和该第二半导体层。

Images