CN103227153A - 具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法 - Google Patents
具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法 Download PDFInfo
- Publication number
- CN103227153A CN103227153A CN2013100311171A CN201310031117A CN103227153A CN 103227153 A CN103227153 A CN 103227153A CN 2013100311171 A CN2013100311171 A CN 2013100311171A CN 201310031117 A CN201310031117 A CN 201310031117A CN 103227153 A CN103227153 A CN 103227153A
- Authority
- CN
- China
- Prior art keywords
- nanocrystal
- area
- density
- memory transistor
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 316
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 230000015654 memory Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 34
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
Description
技术领域
本公开总体涉及半导体处理，更具体地说，涉及用于形成具有纳米晶体的半导体器件的方法。
背景技术
非易失性数据存储装置通常用于集成电路。在用于非易失性数据存储装置的一种类型的半导体器件结构中，纳米晶体被用于存储电荷。纳米晶体的电荷捕获能力受纳米晶体的密度、大小以及分布的影响。较小的纳米晶体可以更加紧密地在一起形成以增加密度。然而，紧密的间隔引起纳米晶体对泄露和物理接触的相邻纳米晶体更敏感，这可能降低性能。此外，和较大的纳米晶体相比较，较小的纳米晶体具有降低的电荷容量。和较小的纳米晶体相比较，较大的纳米晶体通常进一步彼此间隔开，使得其对泄露较不敏感。然而，较大的间隔导致在操作期间可能捕获额外的电子的位于纳米晶体之间的氧化物的较大的区域。这可能导致降低的存储器件的循环持续时间。
附图说明
本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示类似的元件。附图中的元件是为了简便以及清晰而示出的，并不一定按比例绘制。
图1根据本发明的一个实施例，示出了在处理的一个阶段的半导体器件。
图2根据本发明的一个实施例，示出了在处理的一个随后阶段的图1中的半导体器件。
图3根据本发明的一个实施例，示出了在处理的一个随后阶段的图2中的半导体器件。
图4根据本发明的一个实施例，示出了在处理的一个随后阶段的图3中的半导体器件。
图5根据本发明的一个实施例，示出了在处理的一个随后阶段的图4中的半导体器件。
图6根据本发明的一个实施例，示出了在处理的一个随后阶段的图5中的半导体器件。
图7根据本发明的一个实施例，示出了在处理的一个随后阶段的图6中的半导体器件。
图8根据本发明的一个实施例，示出了在处理的一个随后阶段的图7中的半导体器件。
图9根据本发明的一个实施例，示出了在处理的一个随后阶段的图8中的半导体器件。
图10根据本发明的一个实施例，示出了在处理的一个阶段的半导体器件。
图11根据本发明的一个实施例，示出了在处理的一个随后阶段的图10中的半导体器件。
图12根据本发明的一个实施例，示出了在处理的一个随后阶段的图11中的半导体器件。
图13根据本发明的一个实施例，示出了在处理的一个随后阶段的图12中的半导体器件。
图14根据本发明的一个实施例，示出了在处理的一个随后阶段的图13中的半导体器件。
图15根据本发明的一个实施例，示出了在处理的一个随后阶段的图14中的半导体器件。
图16是根据另一个实施例、在处理的一个阶段的半导体器件的顶视图；
图17是在处理的随后阶段的图16中的半导体器件的顶视图；
图18是在处理的一个随后阶段的图17中的半导体器件的顶视图；以及
图19是在处理的一个随后阶段的图18中的半导体器件的顶视图。
具体实施方式
一方面，半导体器件被制作成产生一个在其中电荷存储层具有纳米晶体的第一密度的存储器以及另一个在其中电荷存储层具有纳米晶体的不同于第一密度的第二密度的存储器。
图1示出了在半导体衬底12的表面之上的第一绝缘层14形成之后的半导体器件10和在第一绝缘层14之上的半导体层16。半导体衬底12可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等等，以及上述材料的组合。第一绝缘层14例如通过生长或沉积在衬底12之上形成，并且半导体层16例如通过使用化学气相沉积（CVD）在绝缘层14之上淀积。半导体层16可以是连续的或分离的膜。在一个实施例中，第一绝缘层14包括氧化物并且还可被称为第一电介质层或底部电介质层。在一个实施例中，半导体层16包括半导体材料，例如硅（例如，非晶硅）、锗等等。或者，半导体层16可能包括一种金属。
图2示出了在处理中的一个随后阶段的半导体器件10，在所述阶段中退火18被执行。半导体层16被退火以形成第一多个纳米晶体26（正如在图3中所示出的）。在一个实施例中，退火在大约600到950摄氏度的范围的温度执行。在一个实施例中，退火在大约750摄氏度的温度执行。正如图3所示出的，由于退火18，第一多个纳米晶体26，包括纳米晶体20-24，在第一绝缘层14之上被形成。在一个实施例中，第一多个纳米晶体26具有在大约50-150埃范围内的平均直径。
注意，在另选实施例中，在退火（例如，退火18）之前的是半导体材料（例如，半导体层16的CVD）的淀积的步骤可以重复预定的迭代次数以形成所述第一多个纳米晶体26。例如，在一个实施例中，在图2中的退火18之后，为了增加第一多个纳米晶体26的密度和/或大小，半导体材料的另一层可以在所述多个纳米晶体之上被沉积（例如通过CVD）并且执行另一次退火。在另一个另选实施例中，其它方法可用于形成第一多个纳米晶体26。例如，在一个实施例中，预先形成的纳米晶体可在第一绝缘层14之上被淀积。在另一个实施例中，半导体材料可以被注入到第一绝缘层14中并且随后被退火以形成第一多个纳米晶体26。在这个实施例中，纳米晶体20-24可被绝缘材料环绕。此外，随后的退火可以在处理中稍后被执行，例如当器件的源极和漏极区域被退火的时候。
图4示出了在第一多个纳米晶体26（在纳米晶体20-24之上）之上的第二绝缘层28形成之后的半导体器件10。正如在图4中所示出的，在第一多个纳米晶体26的形成被完成之后，第二绝缘层28可以在第一多个纳米晶体26之上例如通过沉积形成。在一个实施例中，第二绝缘层28包括氧化物并且可以被称为顶部电介质层。
图5示出了在处理的一个随后阶段的半导体器件10，在该阶段中，向第二绝缘层28中进行注入30。在一个实施例中，用于注入30的注入材料可能包括半导体材料，例如硅、锗等等，或者可以包括金属。在一个实施例中，注入30是浅注入，所述浅注入通过注入能量的控制集中在第二绝缘层28中并且所述浅注入不延伸到衬底12中。
图6示出了在处理的一个随后阶段的半导体器件10，在该阶段中退火32被执行。因此，正如在图7中所示出的，在注入30被执行之后，所述注入材料被退火以形成第二多个纳米晶体。例如，退火导致注入材料结晶以形成由注入材料形成的纳米晶体。因此，正如在图7中所示出的，第二多个纳米晶体34被形成，包括纳米晶体35-38。纳米晶体35-38在位于纳米晶体20-23之间的绝缘材料的区域中被形成。注意纳米晶体35-38可以在第二绝缘层28中的各种不同深度处形成，这可以通过注入条件（例如能量）来控制。在一个实施例中，第二多个纳米晶体34具有在大约30到70埃的范围内的平均直径。在一个实施例中，第二多个纳米晶体34的平均直径小于第一多个纳米晶体26的平均直径。此外，在一个实施例中，第一和第二多个纳米晶体共同提供大于约每平方厘米（cm2）1e12个纳米晶体的纳米晶体密度。
图8示出了在第二绝缘层28之上的半导体栅极层40形成之后的半导体器件10。在一个实施例中，半导体栅极层40是多晶硅层。
图9示出了在图案化半导体栅极层40以形成栅极堆叠之后以及在侧壁间隔物42和源极/漏极区域44、46形成之后的半导体器件10。半导体栅极层40被图案化以形成栅极堆叠，其中栅极堆叠包括第一绝缘层14的一部分、在第一绝缘层14的所述部分之上的第一多个纳米晶体26的一部分（包括，例如，纳米晶体21和22）、在第一绝缘层14的所述部分之上的第二多个纳米晶体34的一部分（包括，例如，纳米晶体36和37）、在第一和第二多个纳米晶体之上的第二绝缘层28的一部分、以及在第二绝缘层28的所述部分之上的半导体栅极层40的一部分。栅极堆叠形成之后，侧壁间隔物42可以在栅极堆叠的周围形成并且源极/漏极区域44和46可以在衬底12中形成，横向相邻于栅极堆叠的侧壁。因此，在一个实施例中，图9中的半导体器件10是基本上完成的半导体器件，所述半导体器件可以例如在非易失性存储器单元中被用作为非易失性存储器件。
注意在第一多个纳米晶体形成之后的第二多个纳米晶体（例如，纳米晶体36和37）的随后形成降低了位于第一多个纳米晶体的纳米晶体（例如，纳米晶体21和22）之间的绝缘材料的开放空间。以这种方式，很多数量的电荷可以存储在纳米晶体（第一和第二多个纳米晶体）中，同时降低了可能在纳米晶体之间的绝缘材料中捕获的电子的数量。例如，这可能导致存储器单元改进的性能和改进的循环持续时间。此外，注意第一多个纳米晶体26和第二多个纳米晶体34可以由不同材料形成。
图10示出了在半导体衬底52的表面之上形成第一绝缘层54，并在第一绝缘层54之上形成第一多个纳米晶体53之后的半导体器件50。半导体衬底52可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等等，以及上述材料的组合。在一个实施例中，第一绝缘层54包括氧化物并且还可以被称为第一电介质层或底部电介质层。第一多个纳米晶体53可以包括半导体材料，例如硅或锗等等，或者可以包括金属。在一个实施例中，正如以上关于第一多个纳米晶体26参照图1-3所描述的，第一多个纳米晶体53（包括纳米晶体55-59）在第一绝缘层54之上形成。例如，一层半导体材料（例如，非晶硅）可以在第一绝缘层54之上淀积（例如，通过CVD），并且退火可以随后被执行（类似于上面所描述的退火18）。半导体材料的这种沉积和随后的退火还可以根据需要重复预定的迭代次数以形成第一多个纳米晶体53。或者，其它方法可以被用于形成第一多个纳米晶体53。例如，预先形成的纳米晶体可以在第一绝缘层54之上淀积。
图11示出了在处理的随后阶段的半导体器件50，在该阶段中在受注入能量控制的深度处向第一绝缘层54中执行注入60。在一个实施例中，用于注入60的注入材料可以包括半导体材料，例如硅、锗等等，或者可以包括金属。在一个实施例中，注入60是不延伸到衬底52中的浅注入。此外，注意用于注入60的注入材料可以是不同于用于形成第一多个纳米晶体53的材料的材料。此外，在注入60期间，注意第一多个纳米晶体53，例如纳米晶体55-59在注入期间起到掩模的作用，以便注入材料在位于纳米晶体之间并且不在纳米晶体正下方的第一绝缘层54的区域中结束。
图12示出了在处理的随后阶段的半导体器件50，在该阶段中执行退火62。因此，在注入60被执行之后，注入材料被退火以形成第二多个纳米晶体，如在图13中所示出的。例如，退火导致注入材料结晶，从而形成由注入材料形成的纳米晶体。因此，正如在图13中所示出的，包括纳米晶体64-67的第二多个纳米晶体63在第一绝缘层54中被形成。纳米晶体64-67在位于纳米晶体55-59之间的绝缘材料的区域中被形成，由于在注入60期间纳米晶体55-59起到掩模的作用，实质上防止了注入材料在纳米晶体自身的下方结束。注意纳米晶体64-67可以在第一绝缘层54中的各种不同深度处被形成。此外，注意由于第二多个纳米晶体63位于在第一多个纳米晶体53之下的层（第一绝缘层54）中，因此第二多个纳米晶体63位于第一多个纳米晶体53之下。在一个实施例中，第二多个纳米晶体63有在大约30到70埃的范围内的平均直径。在一个实施例中，第二多个纳米晶体63的平均直径小于第一多个纳米晶体53的平均直径。此外，在一个实施例中，第一和第二多个纳米晶体共同提供大于约每平方厘米（cm2）1e12个纳米晶体的纳米晶体密度。
注意由于第一多个纳米晶体53在注入60期间作为掩模工作，通过沉积形成第一多个纳米晶体53能够实现对第一多个纳米晶体53的形成和产生的密度的改进的控制。以这种方式，第二多个纳米晶体63的纳米晶体更可能在绝缘材料的位于第一多个纳米晶体53的纳米晶体之间并且不是特别靠近第一多个纳米晶体53的纳米晶体的那些区域中形成。此外，在注入60期间，取决于用于注入60的注入材料，第一多个纳米晶体53的纳米晶体可能而在大小方面增加。
图14示出了在第一多个纳米晶体53（在纳米晶体55-59之上）之上形成第二绝缘层68之后，并在第二绝缘层68之上形成半导体栅极层70之后的半导体器件50。正如在图14中所示出的，在第一绝缘层54之上形成第一多个纳米晶体53并在第一绝缘层54中的第二多个纳米晶体63的形成完成之后，第二绝缘层68可以在第一多个纳米晶体53之上形成，例如通过沉积。在一个实施例中，第二绝缘层68包括氧化物并且可以被称为顶部电介质。此外，在一个实施例中，半导体栅极层70是多晶硅层。
图15示出了在图案化半导体栅极层70以形成栅极堆叠之后并在侧壁间隔物72和源极/漏极区域74、76形成之后的半导体器件50。半导体栅极层70被图案化以形成栅极堆叠，其中栅极堆叠包括第一绝缘层54的一部分、在第一绝缘层54中的第二多个纳米晶体63的一部分（包括，例如，纳米晶体65和66）、在第一绝缘层54的所述部分之上的第一多个纳米晶体53的一部分（包括，例如，纳米晶体56和57）、在第一多个纳米晶体53的所述部分之上的第二绝缘层68的一部分、以及在第二绝缘层68的所述部分之上的半导体栅极层70的一部分。栅极堆叠形成之后，侧壁间隔物72可以在栅极堆叠的周围形成并且源极/漏极区域74和76可以在衬底22中被形成，横向相邻于栅极堆叠的侧壁。因此，在一个实施例中，图15中的半导体器件50是基本上完成的半导体器件，所述半导体器件例如可以在非易失性存储器单元中被用作为非易失性存储器件。
注意在第一多个纳米晶体形成之后的第二多个纳米晶体（例如，纳米晶体65和66）的随后形成降低了位于第一多个纳米晶体（例如，纳米晶体56和57）的纳米晶体之间的绝缘材料的开放空间。以这种方式，很多数量的电荷可以存储在纳米晶体（第一和第二多个纳米晶体）中，同时降低了可能在纳米晶体之间的绝缘材料中捕获的电子的数量。例如，这可能导致存储器单元改进的性能和改进的周期持续时间。此外，注意第一多个纳米晶体53和第二多个纳米晶体63可以由不同材料形成。
图16显示的是具有区域102、区域104、以及区域106的半导体器件100的顶视图。区域102和104用于形成非易失性存储器器件，其使用纳米晶体来存储电荷。区域106用于形成晶体管，所述晶体管可以是逻辑晶体管或其它不使用纳米晶体的晶体管。区域102、104、以及106分别是半导体衬底的连续部分并且可能彼此相邻也可能不彼此相邻。区域102具有电荷存储层，所述电荷存储层中包括多个纳米晶体，其中纳米晶体108是示例性的。区域104具有电荷存储层，所述电荷存储层中包括多个纳米晶体，其中纳米晶体110是示例性的。类似地，区域106具有电荷存储层，所述电荷存储层中包括多个纳米晶体，其中纳米晶体112是示例性的。正如在图1-4中所显示的，可以形成多个纳米晶体。它们还可以通过其它的处理形成。由于较低的密度和较小的纳米晶体的可能的结果，如在图5-7或11-13中所显示的注入处理可以被使用。通过纳米晶体108、110、以及112代表的多个纳米晶体的直径可以是约10纳米，并且具有纳米晶体的平均间隔约为5纳米的密度。
图17显示的是移除区域106的多个纳米晶体之后的半导体器件100。这准备了区域106，用于形成不包括纳米晶体的晶体管。在非易失性存储器区域中图案化纳米晶体之前，移除在逻辑区域中的多个纳米晶体是形成非易失性存储器的常用方法。
图18中显示的是在区域102中形成第二多个纳米晶体之后的半导体器件100，在区域102中，纳米晶体114代表第二多个纳米晶体中的一个。第二多个纳米晶体可以通过使用在图5-7或11-13中所显示的注入处理形成。通过纳米晶体114代表的第二多个纳米晶体可能具有低于通过纳米晶体108代表的多个纳米晶体的密度，并且还具有可以是通过纳米晶体108代表的多个纳米晶体的一半的平均大小。具有通过纳米晶体108所代表的多个纳米晶体和通过纳米晶体114所代表的第二多个纳米晶体，在区域102中的纳米晶体的密度显著地大于区域104的密度。因此，具有更高纳米晶体密度的区域102在持续时间相对更加重要的情况下更好。在数据保持特性相对重要的情况下，区域104更好。区域102的纳米晶体密度应该大于区域104的纳米晶体密度至少20%。
图19显示的是非易失性存储器单元116、非易失性存储器单元118、以及可以是逻辑晶体管的晶体管120。所有这些可以在达到图18中所显示的处理阶段之后通过常规处理形成。非易失性存储器单元116在区域102中形成并且有栅极122、围绕栅极122的侧壁间隔物124、在衬底113中形成的源极/漏极126、以及在衬底113中形成的源极/漏极区域128。在位于源极/漏极区域126和128之间和栅极122和衬底113之间的区域之上的是电荷存储层117，所述电荷存储层117包括通过纳米晶体130表示的多个纳米晶体（来自通过纳米晶体108表示的多个纳米晶体），所述电荷存储层117还包括通过纳米晶体132表示的多个纳米晶体（来自通过纳米晶体114表示的第二多个的纳米晶体）。非易失性存储器单元118在区域104中形成并且有栅极134、围绕栅极134的侧壁间隔物136、在衬底113中形成的源极/漏极138、以及在衬底113中形成的源极/漏极区域140。在位于源极/漏极区域138和140之间和栅极134和衬底113之间的区域之上的是电荷存储层119，所述电荷存储层119包括通过纳米晶体142表示的多个纳米晶体（来自通过纳米晶体110多个表示的纳米晶体）。晶体管120具有栅极144、围绕栅极144的侧壁间隔物146、源极/漏极区域150、以及位于源极/漏极148和150之间和衬底113和栅极144之间的栅极电介质121。和电荷存储层117以及119相比较，栅极电介质121可以相对薄。具有相对大和相对小的纳米晶体的电荷存储层117具有高于电荷存储层119的纳米晶体的密度，所述电荷存储层119具有纳米晶体的较低密度，因此非易失性存储器单元116具有较高的持续时间而非易失性存储器单元118具有较高的数据保持特性。应该相信这种情况的原因是持续时间被穿过纳米晶体之间和通过顶部电介质的高能电子劣化了，破坏了电介质。纳米晶体的较高密度降低了穿过纳米晶体之间的电子发生情况。通过该情况下的这种降低，对顶部电介质的破坏就会少一些，从而就提高了持续时间。另一方面，外在的数据保持特性由于使纳米晶体彼此靠近引起纳米晶体电荷泄露劣化。因此，通过增加纳米晶体的密度改进持续时间具有降低数据保持特性的效果。
因此，在相同的半导体器件上，非易失性存储器有不同的持续时间和数据保持特性。要求半导体器件执行其中持续时间具有相对较高的优先级的功能以及其中数据保持特性具有相对较高的优先级的其它功能并不少见。在这种情况下，非易失性存储器可以被分成不同的区域，其中一个区域具有较高的数据保持特性，而另一个区域具有较高的持续时间。作为替代，如在图10-15中所显示的处理可以被使用以便不同的纳米晶体类型在不同的电荷存储层中。
现在应认识到提供了一种用于形成半导体器件的方法。所述方法包括在具有第一区域和第二区域的衬底的表面之上形成第一多个纳米晶体，其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且有第一密度。所述方法包括在形成所述第一多个纳米晶体之后，在所述第二区域中且不在所述第一区域中在所述衬底的所述表面之上形成第二多个纳米晶体，其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。所述方法可以还包括在所述第一区域中形成第一存储器晶体管，其中所述第一存储器晶体管包括第一电荷存储层，其中所述第一电荷存储层包括所述第一多个纳米晶体的第一部分，以及在所述第二区域中形成第二存储器晶体管，其中所述第二存储器晶体管包括第二电荷存储层，其中所述第二电荷存储层包括所述第一多个纳米晶体的第二部分和所述第二多个纳米晶体的一部分，其中所述第二电荷存储层的纳米晶体密度大于所述第一电荷存储层的纳米晶体密度。所述方法可包括的进一步的特征在于，所述第一电荷存储层的所述纳米晶体密度对应于在所述第一区域中的存储器晶体管的最大的纳米晶体密度，并且所述第二电荷存储层的所述纳米晶体密度对应于在所述第二区域中的存储器晶体管的最小的纳米晶体密度。所述方法可包括的进一步的特征在于，形成所述第二多个纳米晶体的步骤包括在所述第一区域和所述第二区域中在所述衬底之上形成绝缘层，注入一种材料到所述绝缘层中，其中所述注入在所述第二区域中而不是在所述第一区域中执行，以及退火所述材料以在所述绝缘层中形成所述第二多个纳米晶体。所述方法可包括的进一步的特征在于，形成所述绝缘层的步骤被执行为使得所述绝缘层在所述第一多个纳米晶体之上形成。所述方法可包括的进一步的特征在于，形成所述第一多个纳米晶体包括在注入所述材料的步骤之前在所述绝缘层上形成所述第一多个纳米晶体。所述方法可包括的进一步的特征在于，所述第一多个纳米晶体的平均直径大于所述第二多个纳米晶体的平均直径。所述方法还可以包括在形成所述第二多个纳米晶体的步骤之前，从所述衬底的第三区域移除所述第一多个纳米晶体的一部分，其中形成所述第二多个纳米晶体的步骤被执行为使得所述第二多个纳米晶体没有在所述第三区域中形成，并且在所述第三区域中形成逻辑晶体管。所述方法还可以包括在形成所述第二多个纳米晶体的步骤之后，从所述衬底的第三区域移除所述第一多个纳米晶体和第二多个纳米晶体中的每一个的一部分以及在所述第三区域中形成逻辑晶体管。
还有一种用于形成半导体器件的方法，所述方法包括在具有第一区域和第二区域的衬底的表面之上形成第一多个纳米晶体，其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成。所述方法还可以包括在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中在所述衬底的所述表面之上形成第二多个纳米晶体。所述方法还可以包括在所述第一区域中形成第一存储器晶体管，其中所述第一存储器晶体管包括第一电荷存储层，其中所述第一电荷存储层包括所述第一多个纳米晶体的第一部分并且具有第一纳米晶体密度。所述方法还可以包括在所述第二区域中形成第二存储器晶体管，其中所述第二存储器晶体管包括第二电荷存储层，其中所述第二电荷存储层包括所述第一多个纳米晶体的第二部分和所述第二多个纳米晶体的一部分，其中所述第二电荷存储层具有大于所述第一纳米晶体密度的第二纳米晶体密度。所述方法可包括的进一步的特征在于，形成所述第二多个纳米晶体的步骤包括在所述第一区域和所述第二区域中在所述衬底之上形成绝缘层，注入一种材料到所述绝缘层中，其中所述注入在所述第二区域中而不在所述第一区域中执行；以及退火所述材料以在所述绝缘层中形成所述第二多个纳米晶体。所述方法可包括的进一步的特征在于，形成所述绝缘层的步骤被执行为使得所述绝缘层在所述第一多个纳米晶体之上形成。所述方法可包括的进一步的特征在于形成所述第一多个纳米晶体包括在注入所述材料的步骤之前在所述绝缘层上形成所述第一多个纳米晶体。所述方法还可以包括在形成所述第二多个纳米晶体的步骤之前，从所述衬底的第三区域移除所述第一多个纳米晶体的一部分，其中形成所述第二多个纳米晶体的步骤被执行为使得所述第二多个纳米晶体不在所述第三区域中形成，以及在所述第三区域中形成逻辑晶体管。所述方法还可以包括在形成所述第二多个纳米晶体的步骤之后，从所述衬底的第三区域移除所述第一多个纳米晶体和所述第二多个纳米晶体中的每一个的一部分以及在所述第三区域中形成逻辑晶体管。所述方法可包括的进一步的特征在于，在所述第二区域中的全部器件的平均纳米晶体密度大于在所述第一区域中的全部器件的平均纳米晶体密度约20%。
还公开了一种半导体器件，所述半导体器件具有位于半导体衬底的第一连续区域中的第一多个存储器晶体管，其中所述第一多个存储器晶体管包括至少1000个存储器晶体管，其中所述第一多个存储器晶体管中的每个存储器晶体管包括具有纳米晶体的电荷存储层，并且其中所述第一多个存储器晶体管具有纳米晶体的第一平均密度。所述半导体器件还包括位于所述半导体衬底的与所述第一连续区域分离的第二连续区域中的第二多个存储器晶体管，其中所述第二多个存储器晶体管包括至少1000个存储器晶体管，其中所述第二多个存储器晶体管中的每个存储器晶体管包括有纳米晶体的电荷存储层，并且其中所述第二多个存储器器件具有大于所述第一平均密度至少20%的纳米晶体的第二平均密度。所述半导体器件可具有的进一步的特征在于，所述第一多个存储器晶体管中的任何存储器晶体管具有小于所述第二多个存储器晶体管中的每个存储器晶体管的平均纳米晶体密度的平均纳米晶体密度。所述半导体器件可具有的进一步的特征在于，在第二多个存储器晶体管中的每个存储器晶体管中，所述电荷存储层包括位于所述半导体衬底之上的电介质层，纳米晶体的第一部分位于所述电介质层中以及纳米晶体的第二部分位于所述电介质层之上。所述半导体器件可包括在所述半导体衬底的第三区域中的多个逻辑晶体管，其中纳米晶体不在所述第三区域中。
虽然本发明的描述参照具体实施例，在不脱离如以下权利要求所给出的本发明的范围的情况下，可以进行各种修改以及变化。例如，第四区域可以被形成，其中只有来自第二多个纳米晶体的纳米晶体被用于形成非易失性存储器单元，因此可以形成第三类的非易失性存储器单元。这可以通过在首先形成的纳米晶体被移除区域中形成、注入纳米晶体来实现。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改意图包括在本发明的范围内。关于具体实施例，本发明所描述的任何好处、优点或对问题的解决方案都希望在被解释为任何或所有权利要求的关键的、必需的、或本质特征或元件。
在说明书和权利要求书中，术语“前”、“后”、“顶”、“底”、“上”、“下”等（若有的话），是被用于说明性的目的并且不一定用于描述永久的相对位置。应该理解，这样使用的所述术语在适当的情况下是可互换的，使得本文中描述的本发明的实施例能够例如以本文中所示出或描述的取向以外的其它取向操作。此外，如本文中所使用的术语“一”或“一个”被定义为一个或一个以上。
另外，权利要求中对引导性短语（如“至少一个”和“一个或多个”）的使用不应该被解释为暗示由不定冠词“一”或“一个”对另一个权利要求要素的引导将包含所引导的权利要求要素的任何特定权利要求限制于只包含一个该要素的发明，即使同一个权利要求包括引导性短语“一个或多个”或者“至少一个”以及例如“一”或“一个”的不定冠词也是如此。这同样适用于定冠词的使用。
除非另外说明，如“第一”和“第二”等术语被用于任意地区分该术语所描述的要素。因此，这些术语不一定意图表示这些要素的时间或其它优先次序。
Claims (20)
1.一种用于形成半导体器件的方法，包括：
在具有第一区域和第二区域的衬底的表面之上形成第一多个纳米晶体，其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及
在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中在衬底的表面之上形成第二多个纳米晶体，其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体产生第二密度，其中所述第二密度大于所述第一密度。
2.根据权利要求1所述的方法，还包括：
在所述第一区域中形成第一存储器晶体管，其中所述第一存储器晶体管包括第一电荷存储层，其中所述第一电荷存储层包括所述第一多个纳米晶体的第一部分；以及
在所述第二区域中形成第二存储器晶体管，其中所述第二存储器晶体管包括第二电荷存储层，其中所述第二电荷存储层包括所述第一多个纳米晶体的第二部分和所述第二多个纳米晶体的一部分，其中所述第二电荷存储层的纳米晶体密度大于所述第一电荷存储层的纳米晶体密度。
3.根据权利要求2所述的方法，其中所述第一电荷存储层的纳米晶体密度对应于在所述第一区域中的存储器晶体管的最大的纳米晶体密度，并且所述第二电荷存储层的纳米晶体密度对应于在所述第二区域中的存储器晶体管的最小的纳米晶体密度。
4.根据权利要求1所述的方法，其中形成所述第二多个纳米晶体的步骤包括：
在所述第一区域和所述第二区域中在衬底之上形成绝缘层；
向所述绝缘层中注入材料，其中所述注入在所述第二区域中而不在所述第一区域中执行；以及
对所述材料退火以在所述绝缘层中形成所述第二多个纳米晶体。
5.根据权利要求4所述的方法，其中形成所述绝缘层的步骤被执行为使得所述绝缘层在所述第一多个纳米晶体之上形成。
6.根据权利要求4所述的方法，其中形成所述第一多个纳米晶体包括在注入所述材料的步骤之前在所述绝缘层上形成所述第一多个纳米晶体。
7.根据权利要求1所述的方法，其中所述第一多个纳米晶体的平均直径大于所述第二多个纳米晶体的平均直径。
8.根据权利要求1所述的方法，其中在形成所述第二多个纳米晶体的步骤之前，所述方法还包括：
从所述衬底的第三区域移除所述第一多个纳米晶体的一部分，其中形成所述第二多个纳米晶体的步骤被执行为使得所述第二多个纳米晶体不在所述第三区域中形成；以及
在所述第三区域中形成逻辑晶体管。
9.根据权利要求1所述的方法，还包括：
在形成所述第二多个纳米晶体的步骤之后，从所述衬底的第三区域移除所述第一多个纳米晶体和第二多个纳米晶体中的每一个的一部分；以及
在所述第三区域中形成逻辑晶体管。
10.一种用于形成半导体器件的方法，包括：
在具有第一区域和第二区域的衬底的表面之上形成第一多个纳米晶体，其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成；
在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中在衬底的表面之上形成第二多个纳米晶体；
在所述第一区域中形成第一存储器晶体管，其中所述第一存储器晶体管包括第一电荷存储层，其中所述第一电荷存储层包括所述第一多个纳米晶体的第一部分并且具有第一纳米晶体密度；以及
在所述第二区域中形成第二存储器晶体管，其中所述第二存储器晶体管包括第二电荷存储层，其中所述第二电荷存储层包括所述第一多个纳米晶体的第二部分和所述第二多个纳米晶体的一部分，其中所述第二电荷存储层具有大于所述第一纳米晶体密度的第二纳米晶体密度。
11.根据权利要求10所述的方法，其中形成所述第二多个纳米晶体的步骤包括：
在所述第一区域和所述第二区域中在所述衬底之上形成绝缘层；
向所述绝缘层注入材料，其中所述注入在所述第二区域中而不在所述第一区域中执行；以及
对所述材料进行退火以在所述绝缘层中形成所述第二多个纳米晶体。
12.根据权利要求11所述的方法，其中形成所述绝缘层的步骤被执行为使得所述绝缘层在所述第一多个纳米晶体之上形成。
13.根据权利要求11所述的方法，其中形成所述第一多个纳米晶体包括在注入所述材料的步骤之前在所述绝缘层上形成所述第一多个纳米晶体。
14.根据权利要求10所述的方法，其中在形成所述第二多个纳米晶体的步骤之前，所述方法还包括：
从所述衬底的第三区域移除所述第一多个纳米晶体的一部分，其中形成所述第二多个纳米晶体的步骤被执行为使得所述第二多个纳米晶体不在所述第三区域中形成；以及
在所述第三区域中形成逻辑晶体管。
15.根据权利要求10所述的方法，还包括：
在形成所述第二多个纳米晶体的步骤之后，从所述衬底的第三区域移除所述第一多个纳米晶体和所述第二多个纳米晶体中的每一个的一部分；以及
在所述第三区域中形成逻辑晶体管。
16.根据权利要求10所述的方法，其中在所述第二区域中的全部器件的平均纳米晶体密度大于在所述第一区域中的全部器件的平均纳米晶体密度约20%。
17.一种半导体器件，包括：
位于半导体衬底的第一连续区域中的第一多个存储器晶体管，其中所述第一多个存储器晶体管包括至少1000个存储器晶体管，其中所述第一多个存储器晶体管中的每个存储器晶体管包括具有纳米晶体的电荷存储层，并且其中所述第一多个存储器晶体管具有纳米晶体的第一平均密度；以及
位于所述半导体衬底的与所述第一连续区域分离的第二连续区域中的第二多个存储器晶体管，其中所述第二多个存储器晶体管包括至少1000个存储器晶体管，其中所述第二多个存储器晶体管中的每个存储器晶体管包括具有纳米晶体的电荷存储层，并且其中所述第二多个存储器器件具有大于所述第一平均密度至少20%的纳米晶体的第二平均密度。
18.根据权利要求17所述的半导体器件，其中所述第一多个存储器晶体管中的任何存储器晶体管具有小于所述第二多个存储器晶体管中的每个存储器晶体管的平均纳米晶体密度的平均纳米晶体密度。
19.根据权利要求17所述的半导体器件，其中在所述第二多个存储器晶体管中的每个存储器晶体管中，所述电荷存储层包括：
在纳米晶体的第一部分位于其中的所述半导体衬底之上的电介质层；以及
位于所述电介质层之上的纳米晶体的第二部分。
20.根据权利要求17所述的半导体器件，还包括：
在所述半导体衬底的第三区域中的多个逻辑晶体管，其中纳米晶体不在所述第三区域中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/362,697 | 2012-01-31 | ||
| US13/362,697 US8679912B2 (en) | 2012-01-31 | 2012-01-31 | Semiconductor device having different non-volatile memories having nanocrystals of differing densities and method therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227153A true CN103227153A (zh) | 2013-07-31 |
| CN103227153B CN103227153B (zh) | 2017-04-12 |
Family
ID=47561436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310031117.1A Active CN103227153B (zh) | 2012-01-31 | 2013-01-28 | 具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8679912B2 (zh) |
| EP (1) | EP2624298A1 (zh) |
| JP (1) | JP6164767B2 (zh) |
| CN (1) | CN103227153B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9356106B2 (en) * | 2014-09-04 | 2016-05-31 | Freescale Semiconductor, Inc. | Method to form self-aligned high density nanocrystals |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030132500A1 (en) * | 2001-06-15 | 2003-07-17 | Jones Robert E. | Integration of two memory types on the same integrated circuit |
| US20060189079A1 (en) * | 2005-02-24 | 2006-08-24 | Merchant Tushar P | Method of forming nanoclusters |
| US20070105307A1 (en) * | 2005-11-07 | 2007-05-10 | Industrial Technology Research Institute | Self-aligned double layered silicon-metal nanocrystal memory element, method for fabricating the same, and memory having the memory element |
| CN101330008A (zh) * | 2007-06-20 | 2008-12-24 | 中国科学院微电子研究所 | 一种制作金属纳米晶非挥发性存储器的方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714766A (en) | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| US6060743A (en) | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| JP2001015613A (ja) * | 1999-06-29 | 2001-01-19 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP4056817B2 (ja) | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
| US6808986B2 (en) | 2002-08-30 | 2004-10-26 | Freescale Semiconductor, Inc. | Method of forming nanocrystals in a memory device |
| US6979580B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
| JP4532086B2 (ja) * | 2003-08-28 | 2010-08-25 | シャープ株式会社 | 微粒子含有体の製造方法 |
| US6958265B2 (en) * | 2003-09-16 | 2005-10-25 | Freescale Semiconductor, Inc. | Semiconductor device with nanoclusters |
| JP2005251990A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
| US7091130B1 (en) * | 2004-06-25 | 2006-08-15 | Freescale Semiconductor, Inc. | Method of forming a nanocluster charge storage device |
| US20090189215A1 (en) * | 2005-04-20 | 2009-07-30 | National University Of Singapore | Nonvolatile flash memory device and method for producing the same |
| KR100874944B1 (ko) * | 2007-02-02 | 2008-12-19 | 삼성전자주식회사 | 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자 |
| US7837889B2 (en) * | 2007-07-05 | 2010-11-23 | Micron Technology, Inc. | Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate |
| US7898850B2 (en) * | 2007-10-12 | 2011-03-01 | Micron Technology, Inc. | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells |
| US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
| US7799634B2 (en) | 2008-12-19 | 2010-09-21 | Freescale Semiconductor, Inc. | Method of forming nanocrystals |
| US20120012919A1 (en) | 2009-03-27 | 2012-01-19 | Cornell University | Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same |
| JP2011071240A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
| US8329543B2 (en) | 2011-04-12 | 2012-12-11 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having nanocrystals |
| US8329544B2 (en) | 2011-04-12 | 2012-12-11 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having nanocrystals |
-
2012
- 2012-01-31 US US13/362,697 patent/US8679912B2/en active Active
-
2013
- 2013-01-18 EP EP13151789.8A patent/EP2624298A1/en not_active Withdrawn
- 2013-01-28 CN CN201310031117.1A patent/CN103227153B/zh active Active
- 2013-01-29 JP JP2013013856A patent/JP6164767B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030132500A1 (en) * | 2001-06-15 | 2003-07-17 | Jones Robert E. | Integration of two memory types on the same integrated circuit |
| US20060189079A1 (en) * | 2005-02-24 | 2006-08-24 | Merchant Tushar P | Method of forming nanoclusters |
| US20070105307A1 (en) * | 2005-11-07 | 2007-05-10 | Industrial Technology Research Institute | Self-aligned double layered silicon-metal nanocrystal memory element, method for fabricating the same, and memory having the memory element |
| CN101330008A (zh) * | 2007-06-20 | 2008-12-24 | 中国科学院微电子研究所 | 一种制作金属纳米晶非挥发性存储器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103227153B (zh) | 2017-04-12 |
| US8679912B2 (en) | 2014-03-25 |
| US20130193506A1 (en) | 2013-08-01 |
| JP6164767B2 (ja) | 2017-07-19 |
| EP2624298A1 (en) | 2013-08-07 |
| JP2013157604A (ja) | 2013-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134918B2 (en) | Memory device and method for fabricating the same | |
| CN104347519A (zh) | 使用栅极优先方法集成非易失性存储器和高k及金属栅极 | |
| KR20080108826A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US9922833B2 (en) | Charge trapping split gate embedded flash memory and associated methods | |
| JP6525304B2 (ja) | 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化 | |
| TW200921859A (en) | Method for manufacturing flash memory device | |
| CN106057812A (zh) | 自对准分裂栅极闪速存储器 | |
| CN102738005B (zh) | 用于形成具有纳米晶体的半导体器件的方法 | |
| US8329544B2 (en) | Method for forming a semiconductor device having nanocrystals | |
| CN103227153A (zh) | 具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法 | |
| US20080142875A1 (en) | Memory cells having split charge storage nodes and methods for fabricating memory cells having split charge storage nodes | |
| CN105355599B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
| TWI626694B (zh) | 藉由在可熱膨脹材料上執行加熱製程之在ｆｉｎｆｅｔ裝置上形成應變通道區之方法 | |
| US8822289B2 (en) | High voltage gate formation | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601680B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| JP2007109955A (ja) | 半導体記憶装置及びその製造方法 | |
| CN105097812B (zh) | 存储单元及其制造方法 | |
| JP6517149B2 (ja) | ディスポーザブルゲートキャップを使用したトランジスタ及びスプリットゲート電荷トラップメモリセルの形成 | |
| KR20090063540A (ko) | 반도체 소자의 제조방법 | |
| TWI469337B (zh) | 非揮發性記憶體及其製造方法 | |
| CN104752610B (zh) | 半导体结构及其形成方法 | |
| CN102569204A (zh) | 存储器的制造方法、存储器 | |
| Kim et al. | A Comparison of N+ Type and P+ Type Polysilicon Gate in High Speed Non-Volatile Memories | |
| TW201209999A (en) | Memory cell, memory device and method for manufacturing memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |