CN103220005B - 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 - Google Patents
用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 Download PDFInfo
- Publication number
- CN103220005B CN103220005B CN201310158872.6A CN201310158872A CN103220005B CN 103220005 B CN103220005 B CN 103220005B CN 201310158872 A CN201310158872 A CN 201310158872A CN 103220005 B CN103220005 B CN 103220005B
- Authority
- CN
- China
- Prior art keywords
- matrix
- check matrix
- ldpc
- code
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种用于生成LDPC码校验矩阵的方法,以及基于上述校验矩阵的LDPC码编码方法。构造LDPC码校验矩阵的方法是先构造索引矩阵,然后再由索引矩阵构造校验矩阵,具体是把索引矩阵中每个元素axy扩展成为2m阶的(0,1)方阵再组成校验矩阵;令g(i,axy)≡(2i‑1)axy(mod2m+1),每个在位置处元素均是1,其余元素均为0,其中i=1,2,3,...,2m。另外,还给出校验矩阵为上述方法生成的矩阵与双对角矩阵的组合。本发明还给出了采用上述任一种方法生成的校验矩阵进行LDPC码编码的方法。本发明具有容易设计且编码复杂度低、存储空间小、性能佳的优点。
Description
技术领域
本发明涉及数字通信研究领域,特别涉及一种用于生成LDPC码校验矩阵的方法,以及基于上述矩阵的LDPC码编码方法。
背景技术
LDPC码(Low Density Parity Check Code,低密度奇偶校验码)是目前信息领域和通信界最热门的研究之一,也是现代编码理论的典型代表。与Turbo码相比,LDPC码纠错能力更强大,误码平层更低;迭代译码算法为并行算法,硬件实现时延远远小于Turbo码;LDPC码本身有抗突发错误特性,不需引入交织器,避免了可能带来的时延。
LDPC码优异的译码性能使其具有良好的应用前景,在很多领域可以代替Turbo码,已被列入未来移动通信系统的关键技术。以LDPC码作为内码,BCH码作为外码的级联码的方案已被下一代卫星数字视频广播标准DVB-S2采纳。在我国,由广电总局提出的采用LDPC码作为信道编码技术的Timi方案,也被列入我国地面数字传输标准建设备选方案中。LDPC码还在深空通信、光纤通信、卫星数字视频和声频广播、磁/光全信息存储、移动和固定无线通信、数字图像水印、电缆调制/解调和数字用户线(DSL)等领域中得到了广泛应用。
在硬件实现上,LDPC码可以采用DSP及FPGA来实现高速译码,许多公司也在积极开发相应的译码芯片。
当需要自主设计基于LDPC的编码电路时,必须结合LDPC码本身的设计和处理要求来考虑相应的硬件设计。LDPC是一种线性分组码,其校验矩阵只含有很少量的1,其余元素均为0,即其校验矩阵H是稀疏矩阵。LDPC码的编码算法的设计以校验矩阵的设计为核心考虑,编码算法本身直接决定了对于处理芯片硬件资源的消耗。
设LDPC码的码长为N,校验矩阵每列包含j个1,每行包含k个1,则该码称为规则LDPC码,记作(N,j,k),其中k称为行重,j称为列重。校验矩阵H对应的Tanner图中的环也称为H的环。研究表明,好的LDPC码应避免校验矩阵中含有短环,特别是长度为四的环。
目前,LDPC码的编码中,最常用的是准循环方法(QC方法),除此之外,还有有限几何码(EG,PG)等。其中IEEE 802.16e标准,DVB-S2标准,CCSDS标准,GB20600标准中的LDPC码编码的方法均采用了QC方法。对于QC方法而言,其大大的节约了存储空间,但通常QC方法引入双对角矩阵时性能不佳,所以不能简单的迭代编码,从而无法降低编码的复杂性,对处理芯片的主频要求较高,因而降功耗比较困难。而且QC方法对于索引矩阵很敏感,通常需要较大阶数的索引矩阵,从而使得其设计也较为困难。
因此,给出一种容易设计且编码复杂度低、对处理芯片主频依赖度低且性能佳的LDPC编码方法具有很大的应用价值。
发明内容
本发明的主要目的在于克服现有技术的缺点与不足,提供了一种用于生成LDPC码校验矩阵的方法,以及基于上述校验矩阵的LDPC码编码方法,采用这两种校验矩阵生成的LDPC码进行编码,性能好、计算复杂度低,存储空间小,而且很容易设计,能够较广泛的在实际中应用。
本发明的目的通过以下的技术方案实现:一种用于生成LDPC码校验矩阵的方法,设码长为N=k2m,码率则行重为k、列重为j的规则校验矩阵H的构造方法如下:
首先设计索引矩阵A为:
其中,在索引矩阵A中,axy均为奇数,然后,把每个axy扩展成为2m阶的(0,1)方阵其中1≤x≤j,1≤y≤k;令g(i,axy)≡(2i-1)axy(mod2m+1),每个在位置处元素均是1,其余元素均为0,其中i=1,2,3,...,2m;
最后构造校验矩阵H如下:
由于axy是奇数,所以g(i,axy)也是奇数,且g(i,axy)≤2m+1-1,故再根据g(i,axy)≡(2i-1)a(mod2m+1)可知,当i≠j时有g(i,axy)≠g(j,axy),从而以上的结论便证明了每个是单位置换阵,从而校验矩阵H是行重为k、列重为j的规则校验矩阵。
在索引矩阵A的设计中,需要满足i,j,s,t在取值范围内无论为何值,均有aisajt-ajsait≠0(mod2m+1),则校验矩阵H无四环。这一结论可根据以下方法推知:不妨假设存在四环,所以四环的形状一定是这样的:
其中每个中分别有1个1,设4个1的位置在中的坐标分别为(c,e),(c,f),(d,e),(d,f)。根据编码的方式可知:
由上面四个同余式可得:
(2c-1)ais≡(2d-1)ajs(mod2m+1)
(2c-1)ait≡(2d-1)ajt(mod2m+1)
于是:
(2c-1)aisait≡(2d-1)ajsait(mod2m+1)
(2c-1)aisait≡(2d-1)aisajt(mod2m+1)
结合上式,以及2m+1与2d-1互素,从而有:
aisajt-ajsait≡0(mod2m+1)
所以只要索引矩阵中任何i,j,s,t,都有aisajt-ajsait≠0(modq+1),则相应的H中无四环。
优选的,所述索引矩阵A满足以下条件:
在索引矩阵A中,i,j,k,s,t,p在取值范围内无论为何值,均有asiatjapk-askatiapj≠0(mod2m+1),则校验矩阵H无六环。
在满足上述条件下,可以使得本发明构造的校验矩阵无四环和六环,从而可以从理论上保证性能。同时,由于本发明所需要的索引矩阵阶数很小,所以上述要求极易满足。
一种用于生成LDPC码校验矩阵的方法,该LDPC码的校验矩阵其中Hp为采用上述方法生成的矩阵,Hd是如下的双对角矩阵:
一种LDPC编码方法,该LDPC码的校验矩阵采用上述2种任意一种生成的校验矩阵。
本发明与现有技术相比,具有如下优点和有益效果:
1、本发明的方法与QC方法有很大不同,是通过索引矩阵,按照新的方法来构造校验矩阵,与QC方法比具有如下优点:
(1)索引矩阵设计非常容易,甚至随机产生的索引矩阵都会有很好的性能。
(2)索引矩阵的阶数很小,节约了储存空间。使用同样阶数的索引矩阵,本发明的方法性能要比QC方法好;要达到同样的性能,QC方法需要储存的索引矩阵的阶数比本发明的索引矩阵阶数大很多。
(3)引入双对角子矩阵迭代编码时,性能仍然很好。从而大大降低了编码复杂度。
2、本发明与pi旋转方法相比,性能达到甚至超过了pi旋转方法,且具有如下优点:
(1)只需储存阶数很小的索引矩阵A,从而极大地节约了储存空间。
(2)可以做到无四环,甚至无六环,从而保证了BP译码算法的性能,而pi旋转方法做不到这一点。
(3)本发明属于结构化方法,实现复杂度低。
3.本发明与EG、PG方法相比,性能优于这些方法,且计算复杂度较低。
附图说明
图1为本发明实施例中LDPC码编码方法流程图。
图2是码长为2048,码率为1/2时本发明方法和现有技术的性能仿真比较图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例
如图1所示,本实施例公开了一种用于生成LDPC码校验矩阵的方法,设码长N=k2m,码率下面构造行重为k、列重为j的规则校验矩阵H。首先设计索引矩阵A为:
其中,axy均为奇数,然后把每个axy扩展成为2m阶的(0,1)方阵其中1≤x≤j,1≤y≤k;令g(i,axy)≡(2i-1)axy(mod2m+1),每个在位置处元素均是1,其余元素均为0,其中i=1,2,3,...,2m。
最后,构造校验矩阵H如下:
所述索引矩阵A满足以下条件:(1)在索引矩阵A中,i,j,s,t在取值范围内无论为何值,均有aisajt-ajsait≠0(mod2m+1),则校验矩阵H无四环;
(2)在索引矩阵A中,i,j,k,s,t,p在取值范围内无论为何值,均有asiatjapk-askatiapj≠0(mod2m+1),则校验矩阵H无六环。
一种LDPC编码方法,该LDPC码的校验矩阵采用上述方法生成的校验矩阵。
在实际应用中,还可以根据需要采用另一种LDPC编码方法,该LDPC码的校验矩阵其中Hp为采用上述方法生成的校验矩阵,Hd是如下的双对角矩阵:
下面通过仿真来具体说明本实施例所述方法和现有技术相比所具有的优点。
从理论角度来讲,对于码长为n、常用的1/2码率,采用本实施例进行LDPC编码,其中校验矩阵其中Hp为采用本实施例的方法生成的校验矩阵,Hd是双对角矩阵。乘法的计算次数为2n次,加法计算次数是2.5n次。只需设计以及储存4×4阶的索引矩阵。IEEE 802.16e标准中的LDPC码采用的QC方法,引入准双对角矩阵,编码时乘法次数约为11.6n次,加法次数约为10.6n次。需要设计以及储存12×24阶的索引矩阵。
具体的,以码长为2048,码率为1/2时为例,对本实施例所述方法、IEEE 802.16e标准、EG编码、PG编码、pi旋转编码方法的性能进行比较。仿真结果比较图如图2所示。
本实施例采用的方法引入双对角结构,即校验矩阵Hd是双对角矩阵。Hp由如下索引矩阵A按本实施例的方法生成。
从图2可见,本实施例方法与IEEE 802.16e标准相比性能接近,但本实施例只需计算乘法4096次,加法5120次,而IEEE 802.16e标准需计算乘法约23340次,加法约21370次,所以本实施例计算复杂度低。本实施例与其他方法相比,性能均优于其他方法。在10-5量级,本实施例的性能比pi旋转方法性能好约0.1dB,比PG方法好约0.3dB,比EG方法好约0.7dB。而且本方法存储空间小,编码复杂度低,更为实用。上述仿真中本实施例所设计的LDPC码的校验矩阵无四环和六环,使得迭代译码时信息交换充分,且校验矩阵构造方法极大的降低了校验矩阵各行的相关性,从而使得性能更好。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。
Claims (4)
1.一种数字通信中用于生成LDPC码校验矩阵的方法,其特征在于,设码长为N=k2m,码率则行重为k、列重为j的规则校验矩阵H的构造方法如下:
首先设计索引矩阵A为:
其中,axy均为奇数,然后把每个axy扩展成为2m阶的(0,1)方阵其中1≤x≤j,1≤y≤k;令g(i,axy)≡(2i-1)axy(mod 2m+1),每个在位置处元素均是1,其余元素均为0,其中i=1,2,3,...,2m;
最后,构造校验矩阵H如下:
所述索引矩阵A的设计应满足以下条件:在索引矩阵A中,c1,d1,e1,f1在取值范围内无论为何值,均有ac1e1ad1f1-ad1e1ac1f1≠0(mod 2m+1),即使得校验矩阵H无四环。
2.根据权利要求1所述的数字通信中用于生成LDPC码校验矩阵的方法,其特征在于,所述索引矩阵A满足以下条件:
在索引矩阵A中,c2,d2,e2,f2,g2,h2在取值范围内无论为何值,均有af2c2ag2d2ah2e2-af2e2ag2c2ah2d2≠0(mod 2m+1),则校验矩阵H无六环。
3.一种数字通信中用于生成LDPC码校验矩阵的方法,其特征在于,该LDPC码的校验矩阵其中Hp为采用权利要求1的方法生成的校验矩阵,Hd是双对角矩阵。
4.一种数字通信中LDPC码编码方法,其特征在于,该LDPC码的校验矩阵为采用权利要求1或3任意一种方法生成的校验矩阵。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310158872.6A CN103220005B (zh) | 2013-05-02 | 2013-05-02 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310158872.6A CN103220005B (zh) | 2013-05-02 | 2013-05-02 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103220005A CN103220005A (zh) | 2013-07-24 |
CN103220005B true CN103220005B (zh) | 2017-04-12 |
Family
ID=48817540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310158872.6A Active CN103220005B (zh) | 2013-05-02 | 2013-05-02 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103220005B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104868925B (zh) | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
CN105720990B (zh) * | 2014-10-30 | 2019-06-18 | 北京邮电大学 | Ldpc码的校验矩阵的四环搜索方法及装置 |
CN104868926B (zh) * | 2015-04-27 | 2018-05-04 | 北京理工大学 | 一种ldpc码型的构造方法及系统 |
CN105281835B (zh) * | 2015-09-14 | 2017-11-07 | 哈尔滨工业大学 | 基于ldpc码的可见光通信方法 |
CN107248865B (zh) * | 2017-06-14 | 2021-05-18 | 武汉虹信科技发展有限责任公司 | 一种生成校验矩阵的方法及装置 |
CN110011755B (zh) * | 2018-01-05 | 2021-10-19 | 中兴通讯股份有限公司 | 一种ldpc编码的方法、装置及数据发送的方法、装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100486119C (zh) * | 2006-05-26 | 2009-05-06 | 华中科技大学 | 一种结构化的ldpc编码方法 |
-
2013
- 2013-05-02 CN CN201310158872.6A patent/CN103220005B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103220005A (zh) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103220005B (zh) | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 | |
CA2623465C (en) | A set of irregular ldpc codes with random structure and low encoding complexity | |
CN101924565B (zh) | Ldpc编码器、解码器、系统及方法 | |
CN102006085B (zh) | 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法 | |
CN101689868B (zh) | 编码方法和编码设备 | |
CN101141133A (zh) | 一种结构化低密度校验码的编码方法 | |
CN102394660A (zh) | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 | |
CN107612558A (zh) | 一种基于斐波那契‑卢卡斯序列的大围长qc‑ldpc码构造方法 | |
CN103236860B (zh) | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 | |
CN106656210B (zh) | 一种基于完备循环差集的可快速编码的type-II QC-LDPC码构造方法 | |
JP2020520570A (ja) | 情報処理方法および通信装置 | |
JP2020526117A (ja) | 疑似サイクリック低密度パリティチェックの設計方法および装置 | |
CN102904686B (zh) | 用于编码调制的qc-ldpc码的构造方法及编码调制方法 | |
CN104618067B (zh) | Ngb‑w系统中物理帧信令信道的编码与调制方法 | |
Tao et al. | Irregular repeat accumulate low-density parity-check codes based on residue class pair | |
CN102457286A (zh) | 准循环ldpc码编码方法、装置及校验矩阵生成方法 | |
CN106656211A (zh) | 一种基于Hoey序列的非规则Type‑II QC‑LDPC码构造方法 | |
CN103731157A (zh) | 准循环低密度校验码的联合构造方法 | |
CN107733440A (zh) | 多边类型结构化ldpc处理方法及装置 | |
CN105024703A (zh) | 基于准循环的中短码长ldpc及编解码器和编码方法 | |
Zhang et al. | Girth-10 LDPC codes based on 3-D cyclic lattices | |
CN101789795B (zh) | 基于多码率原模图ldpc码的编码方法及编码器 | |
Zhu et al. | Array based quasi-cyclic LDPC codes and their tight lower bounds on the lifting degree | |
CN107911123B (zh) | 针对深空应用的一类低密度奇偶校验码的编码方法 | |
CN102891686A (zh) | 一种非规则准循环低密度奇偶校验码构造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |