CN102457286A - 准循环ldpc码编码方法、装置及校验矩阵生成方法 - Google Patents
准循环ldpc码编码方法、装置及校验矩阵生成方法 Download PDFInfo
- Publication number
- CN102457286A CN102457286A CN2010105210084A CN201010521008A CN102457286A CN 102457286 A CN102457286 A CN 102457286A CN 2010105210084 A CN2010105210084 A CN 2010105210084A CN 201010521008 A CN201010521008 A CN 201010521008A CN 102457286 A CN102457286 A CN 102457286A
- Authority
- CN
- China
- Prior art keywords
- check matrix
- matrix
- quasi
- rank
- cyclic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种准循环LDPC码编码方法、装置及校验矩阵生成方法,属于通信技术领域。其中,(3,n)校验矩阵生成方法包括:步骤11、确定循环置换矩阵的阶数q和H的行重n,q、n为整数,q为素数,且1<n≤q;步骤12、确定参数k,k为整数,1<k<q且步骤13、根据(3)式确定3×n阶指数矩阵E(H);步骤14、由E(H)扩展H。(4,n)校验矩阵生成方法包括:步骤21、确定循环置换矩阵的阶数q和H的行重n,q、n为整数,q为素数,且1<n≤q;步骤22、确定参数y,y为整数,且gcd(y,n)=1,gcd(y-1,n-1)=1;步骤23、根据(4)式确定指数矩阵E(H);步骤24、由E(H)扩展H。本发明方法简单,复杂度低;可生成列重为3或4的校验矩阵,且根据该校验矩阵确定的准循环LDPC码围长为8,该码具有良好的纠错性能,可适用于纠错性能要求较高的通信系统。
Description
技术领域
本发明涉及通信技术领域,特别是涉及一种准循环低密度奇偶校验(LowDensity Parity Check,简称LDPC)码编码方法和装置,以及一种准循环LDPC码校验矩阵生成方法。
背景技术
在通信系统中,由于通信信道中存在噪声、干扰等因素,信息在传输过程中可能发生错误,从而导致接收端无法正确接收。为了提高通信系统的传输性能,可在传输的信息中添加冗余信息,以发现或纠正传输过程中发生的信息错误,该过程称为纠错编码。纠错编码的方式很多,其中LDPC码是近年来发现并应用的一种性能优异的纠错编码方式。
LDPC码是一种校验矩阵为稀疏矩阵的线性码,其性能逼近香农极限。通常,LDPC码由其校验矩阵H或者H对应的Tanner图唯一确定。H是一个稀疏矩阵,即矩阵中非零元素的个数远少于零元素的个数。如果H中每一行和每一列各有相同个数的1,则称这种码是规则的;否则称为是不规则的。H对应的Tanner图中最小环的长度称为该码的围长。研究表明,LDPC码的性能与围长的大小有很大关系。一方面,在使用迭代解码算法进行译码时,围长大的码一般比围长小的码收敛的快;另一方面,LDPC码最小距离的下界随着围长的增大而指数增长。因此,在设计LDPC码时,一般都希望使得码的围长尽可能大些,至少是避免围长为4。如果LDPC码的校验矩阵H是随机矩阵的话,其编码复杂度较高,不利于硬件实现。
准循环低密度奇偶校验(Quasi-cyclic Low Density Parity Check,简称QC-LDPC或准循环LDPC)码是一种能够很好的逼近香农限的线性分组码。由于QC-LDPC码的校验矩阵每行都具有循环移位的结构,可以使用移位寄存器以线性复杂度实现编码,且在进行QC-LDPC编码时只需存储指数矩阵E(H),而无需存储校验矩阵H,从而大大节约了存储空间,因此QC-LDPC编码成为近年来编码学界的研究热点之一。现有技术中出现了许多QC-LDPC码的生成方法,如基于有限几何理论、基于平衡不完全区组设计理论、基于范德蒙矩阵理论等。这些QC-LDPC码的生成方法大多集中在围长为6的编码设计上。在现实中,列重较小的高码率QC-LDPC码得到广泛应用,例如:IEEE 802.16e标准支持列重分别为3或4的码率为 的QC-LDPC码;中国支持码率分别为0.4、0.6、0.8的QC-LDPC码等。
通过上述分析可知,现有通信系统中QC-LDPC码的研究,主要集中在列重较小、围长为6的QC-LDPC码设计上,由此得到的QC-LDPC纠错性能还存在进一步的提升空间。
发明内容
本发明提供一种准循环LDPC码编码方法、装置及校验矩阵生成方法,可生成列重为3或4的校验矩阵,且根据该校验矩阵确定的准循环LDPC码围长为8,具有良好的纠错性能,可适用于纠错性能要求较高的通信系统。
本发明提供了一种准循环LDPC码编码方法,包括:
生成列重为3且行重为n的准循环LDPC码校验矩阵H;
根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列;
其中,所述生成列重为3且行重为n的准循环LDPC码校验矩阵H包括:
步骤11、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤13、确定3×n阶指数矩阵E(H),其中:
步骤14:根据3×n阶所述指数矩阵E(H)扩展出3q×nq阶所述校验矩阵H。
本发明提供了另一种准循环LDPC码编码方法,包括:
生成列重为4且行重为n的准循环LDPC码校验矩阵H;
根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列;
其中,所述生成列重为4且行重为n的准循环LDPC码校验矩阵H包括:
步骤21、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤23、确定4×n阶指数矩阵E(H),其中:
步骤24:根据4×n阶所述指数矩阵E(H)扩展出4q×nq阶所述校验矩阵H。
本发明还提供了一种准循环LDPC码校验矩阵生成方法,包括:
步骤11、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定列重为3的准循环LDPC码校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤13、确定3×n阶指数矩阵E(H),其中:
步骤14:根据3×n阶所述指数矩阵E(H)扩展出3q×nq阶所述校验矩阵H。
本发明还提供了另一种准循环LDPC码校验矩阵生成方法,包括:
步骤21、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定列重为4的准循环LDPC码校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤23、确定4×n阶指数矩阵E(H),其中:
步骤24:根据4×n阶所述指数矩阵E(H)扩展出4q×nq阶所述校验矩阵H。
本发明还提供了一种准循环LDPC码编码装置,包括:校验矩阵生成模块和编码处理模块;
所述校验矩阵生成模块,用于根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;确定指数矩阵参数k,其中:k为整数,1<k<q且确定3×n阶指数矩阵E(H),并根据3×n阶所述指数矩阵E(H)扩展出3q×nq阶所述校验矩阵H,其中:
所述编码处理模块,用于根据所述校验矩阵生成模块生成的所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。
本发明还提供了另一种准循环LDPC码编码装置,包括:校验矩阵生成模块和编码处理模块;
所述校验矩阵生成模块,根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定列重为4的准循环LDPC码校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;确定指数矩阵参数y,其中:y为整数,且gcd(y,n)=1,gcd(y-1,n-1)=1;确定4×n阶指数矩阵E(H),根据4×n阶所述指数矩阵E(H)扩展出4q×nq阶所述校验矩阵H,其中:
所述编码处理模块,用于根据所述校验矩阵生成模块生成的所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。
本发明提供的QC-LDPC码编码方法、装置及校验矩阵生成方法,只需确定满足给定条件的参数即可得到相应的指数矩阵,从而获得生成列重为3或4的校验矩阵,且根据该校验矩阵确定的QC-LDPC码围长为8。本发明提供的方法运算简单,复杂度低;且采用本发明提供的技术方案获得的QC-LDPC码列重低围长大,具有良好的纠错性能,可适用于纠错性能要求较高的通信系统。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的准循环LDPC码编码方法的流程图;
图2为本发明由(3,n)校验矩阵H确定的QC-LDPC码存在围长为6的环的可能情形示意;
图3为本发明另一实施例提供的准循环LDPC码编码方法的流程图;
图4为本发明由(4,n)校验矩阵H确定的QC-LDPC码存在围长为6的环的可能情形示意;
图5为本发明又一实施例提供的准循环LDPC码编码装置的结构示意图;
图6为本发明应用实例1提供的不同q取值下,QC-LDPC码的纠错性能仿真结果示意图;
图7为本发明应用实例2提供的码率相同的情形下,由(3,15)校验矩阵确定的、不同围长的QC-LDPC码纠错性能的仿真比较结果示意图;
图8为本发明应用实例3提供的码率相同的情形下,由(4,20)校验矩阵确定的、不同围长的QC-LDPC码纠错性能的仿真比较结果示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明一实施例提供的准循环LDPC码编码方法的流程图。如图1所示,本实施例准循环LDPC码编码方法包括:
步骤A1:生成列重为3且行重为n的准循环LDPC码校验矩阵H;
步骤A2:根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。
在根据本发明提供的技术方案生成相应校验矩阵之后,根据该校验矩阵确定准循环LDPC码并根据该准循环LDPC码对待发送信息进行编码处理的方法,与采用现有技术中准循环LDPC码进行编码处理的方法相似,本发明不再赘述。
上述技术方案中,校验矩阵H可根据循环置换矩阵的阶数q和指数矩阵E(H)生成。例如:给定q×q阶单位矩阵I,令Pi(0≤i<q)为单位矩阵I的每一行循环右移i位后得到的循环置换矩阵,则这些循环置换矩阵可构成一个(m,n)正则QC-LDPC码校验矩阵H,其中,m表示校验矩阵H的列重,即校验矩阵H每列中“1”的个数;n表示校验矩阵H的行重,即校验矩阵H每行中“1”的个数。(m,n)正则QC-LDPC码校验矩阵H就如下式所示:
如上式所示的校验矩阵H是一个mq×nq阶矩阵,列重为m,行重为n。QC-LDPC码由其校验矩阵H或者校验矩阵H对应的Tanner图唯一确定,这样根据校验矩阵H即可确定一个码率为的正则QC-LDPC码。校验矩阵H对应的指数矩阵E(H)如下:
根据上述校验矩阵H及其对应的指数矩阵E(H)的定义可见,如果确定循环置换矩阵的阶数q和指数矩阵E(H),则可很容易生成校验矩阵H。在QC-LDPC码编码的实际应用中,只需存储指数矩阵E(H)而无须存储校验矩阵H,因而可大大节省存储空间。
本实施例中,需要生成(3,n)正则QC-LDPC码校验矩阵H,且根据该校验矩阵可确定围长为8的QC-LDPC码,因此,对循环置换矩阵的阶数q、校验矩阵H的行重n、以及指数矩阵E(H)定义的具体形式,都有特殊的设计要求。
具体的,本实施例(3,n)正则QC-LDPC码校验矩阵H生成方法,即步骤A1包括:
步骤11:根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q。
例如,可根据实际需要预先确定所需使用的QC-LDPC码的码长,将该码长除以3或4得到商值,与该商值接近的长度的素数即可选取为循环置换矩阵的阶数q,选出的q的取值需要满足步骤11提供的约束条件。
步骤12:确定指数矩阵参数k,其中:k为整数,1<k<q且
步骤13:确定3×n阶指数矩阵E(H),其中:
步骤14:根据3×n阶指数矩阵E(H)扩展出3q×nq阶校验矩阵H。
指数矩阵E(H)的每个元素在校验矩阵H中对应的是一个q×q的循环置换矩阵,从而将3×n阶指数矩阵E(H)转换成所需的3q×nq阶正则QC-LDPC码奇偶校验矩阵H。本步骤具体可为:在3×n阶指数矩阵E(H)=(qij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成3q×nq阶校验矩阵H。
根据码率的定义,可计算出由上述步骤11-步骤14所示的方法生成的(3,n)校验矩阵H确定的QC-LDPC码的码率并且,由上述步骤11-步骤14所示的方法生成(3,n)校验矩阵H确定的QC-LDPC码的围长为8,下面理论证明这一结论。
结论1:由步骤11-步骤14所示的方法生成(3,n)校验矩阵H确定的QC-LDPC码的围长为8。
证明:本证明过程中,ai表示上述(3)式所示的指数矩阵E(H)中的元素。QC-LDPC码由其校验矩阵H或者校验矩阵H对应的Tanner图唯一确定,显然由步骤11-步骤14所示的方法生成(3,n)校验矩阵H确定的QC-LDPC码对应的Tanner图中不存在长度为4的环,且长度为6的环只可能存在如图2所示的六种情形。由于其对称性,情形(2)、(4)和(6)则分别与情形(1)、(3)和(5)对称,因此,下述证明过程只需要考虑其中情形(1)、(3)和(5)即可。
综上证明可见,由步骤11-步骤14所示的方法生成(3,n)校验矩阵H确定的QC-LDPC码对应Tanner图中环的最小长度为8,即该QC-LDPC码的围长为8。
上述步骤11-步骤14所示的QC-LDPC码校验矩阵H生成方法,可作为一独立实施例应用,也可应用到图1对应实施例所示的编码场景中,二者均属于本发明的保护范围。
图3为本发明另一实施例提供的准循环LDPC码编码方法的流程图。如图3所示,本实施例准循环LDPC码编码方法包括:
步骤B1:生成列重为4且行重为n的准循环LDPC码校验矩阵H;
步骤B2:根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。
上述技术方案中,步骤B1可具体包括:
步骤21、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q。
例如,可根据实际需要预先确定所需使用的QC-LDPC码的码长,将该码长除以3或4得到商值,与该商值接近的长度的素数即可选取为循环置换矩阵的阶数q,选出的q的取值需要满足步骤11提供的约束条件。
步骤23、确定4×n阶指数矩阵E(H),其中:
步骤24:根据4×n阶指数矩阵E(H)扩展出4q×nq阶校验矩阵H。
指数矩阵E(H)的每个元素在校验矩阵H中对应的是一个q×q的循环置换矩阵,从而将4×n阶指数矩阵E(H)转换成所需的4q×nq阶正则QC-LDPC码奇偶校验矩阵H。本步骤具体可为:在4×n阶指数矩阵E(H)=(eij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成4q×nq阶校验矩阵H。
根据码率的定义,可计算出由上述步骤21-步骤24所示的方法生成的(4,n)校验矩阵H确定的QC-LDPC码的码率并且,由上述步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码的围长为8,下面理论证明这一结论。
结论2:由步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码的围长为8。
证明:本证明过程中,ai表示上述(4)式所示的指数矩阵E(H)中的元素,将如上述(4)式所示的指数矩阵E(H)中的行从上到下分别标号为第0、1、2和3行。QC-LDPC码由其校验矩阵H或者校验矩阵H对应的Tanner图唯一确定,显然由步骤21-步骤24所示的方法生成(2,n)校验矩阵H确定的QC-LDPC码对应的Tanner图中不存在长度为4的环,且长度为6的环只可能存在如图4所示的六种情形。由于其对称性,情形(2)、(4)和(6)则分别与情形(1)、(3)和(5)对称,因此,下述证明过程只需要考虑其中情形(1)、(3)和(5)即可。
对于情形(1):注意到对于给定的参数i1,i2,i3,由第1、2、3行确定的值和由第0、2、3行确定的值均不大于由第0、1、3行确定的值从而由结论1的情形(1)即知,由步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码中不存在如情形(1)所示的长度为6的环。
对于情形(3):对于给定的参数i1,i2,i3,由第1、2、3行确定的值小于由第0、2、3行确定的值由于因而有从而也就是说,由步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码中不存在如情形(3)所示的长度为6的环。
对于情形(5):令a=i2-i1,b=i3-i2.显然a,b>0,a+b≤n-1。
ii,另一方面,
-(y-n)=q+1-n(n-1)-(y-n)<q
i,一方面,
ii,另一方面,
-(y-n)=q+1-n(n-1)-(y-n)<q
iii,如果a、b是使得a(y-n)-b(n-1)=0,gcd(y-1,n-1)=1成立的最小正整数,则可得a=n-1,b=y-n,这与a+b≤n-1矛盾。从而
也就是说,由步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码中不存在如情形(5)所示的长度为6的环。
综上证明可见,由步骤21-步骤24所示的方法生成(4,n)校验矩阵H确定的QC-LDPC码对应Tanner图中环的最小长度为8,即该QC-LDPC码的围长为8。
上述步骤21-步骤24所示的QC-LDPC码校验矩阵H生成方法,可作为一独立实施例应用,也可应用到图3对应实施例所示的编码场景中,二者均属于本发明的保护范围。
图5为本发明又一实施例提供的准循环LDPC码编码装置的结构示意图。如图5所示,本实施例准循环LDPC码编码装置包括:校验矩阵生成模块51和编码处理模块52。
校验矩阵生成模块51用于运行上述步骤11-步骤14,以生成(3,n)校验矩阵H,具体描述详见图1对应实施例的记载,在此不再赘述。编码处理模块52用于根据所述校验矩阵生成模块生成的所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。该技术方案中,由校验矩阵生成模块51生成的校验矩阵H确定准循环LDPC码的码率为且其围长为8。
或者,
校验矩阵生成模块51用于运行上述步骤21-步骤24,以生成(4,n)校验矩阵H,具体描述详见图3对应实施例的记载,在此不再赘述。编码处理模块52用于根据所述校验矩阵生成模块生成的所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。该技术方案中,由校验矩阵生成模块51生成的校验矩阵H确定准循环LDPC码的码率为且其围长为8。
本发明提供的QC-LDPC码编码方法、装置及校验矩阵生成方法,只需确定满足给定条件的参数即可得到相应的指数矩阵,从而获得生成列重为3或4的校验矩阵,且根据该校验矩阵确定的QC-LDPC码围长为8。本发明提供的方法中使用的运算非常简单:只需要模乘运算和模加运算,因此降低了运算复杂度。发明人在采用本发明提供的技术方案获得的QC-LDPC码的性能测试试验中,使用20步迭代的和积译码算法可以得到距香农极限1.25dB的QC-LDPC码,该码在比特误差率(Bit Error Rate,简称BER)为10-6时仍没有出现误差平台;由此可见,采用本发明提供的技术方案获得的QC-LDPC码列重低围长大,具有良好的纠错性能,可适用于纠错性能要求较高的通信系统。
下面结合QC-LDPC码校验举证具体生成的例子,对本发明技术方案的应用加以详细说明,并给出相应的仿真结果。下述实例是基于本发明技术方案进行实施的,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述应用实例。
应用实例1
本应用实例目的是:测试循环置换矩阵阶数q的不同取值,对本发明提供的由(3,n)校验矩阵确定的QC-LDPC码纠错性能的影响。
本应用实例生成(3,5)校验矩阵的方法包括:
步骤61:分别设定参数q为31、61、181和2311,令n=5,易见满足q为素数,1<n≤q。
步骤63:利用上述参数定义指数矩阵E(H),具体形式如下:
步骤64:由该指数矩阵E(H)扩展成校验矩阵H。每个指数矩阵的元素在H中对应的是一个q×q的循环置换矩阵,从而将3×5阶指数矩阵转换成所需的3q×5q阶QC-LDPC码奇偶校验矩阵。将E(H)扩展成H的过程是指在指数矩阵E(H)=(eij)中,值为eij的位置转换成用q×q的单位矩阵每行循环右移eij位后得到的循环置换矩阵
由上述步骤61-步骤64得到的校验矩阵H确定的QC-LDPC码的码率由此可见,由该实例生成的(3,5)奇偶校验矩阵确定的围长为8、码率为0.4的QC-LDPC码,可适用于遵循DMB-TH标准协议等通信系统中。
图6为本发明应用实例1提供的不同q取值下,QC-LDPC码的纠错性能仿真结果示意,该图的横坐标为信噪比Eb/N0(signal-to-noise ratio,简称SNR),单位为分贝(dB);纵坐标为比特误差率(Bit Error Rate,简称BER)。从图6中可以看出,基于循环置换矩阵阶数q的不同取值而生成的各QC-LDPC码的纠错性能基本相同,即循环置换矩阵阶数q的取值对QC-LDPC码的纠错性能的影响较小。由此可见,本发明循环置换矩阵阶数q的取值较为灵活,提高了实际应用的方便性。
应用实例2
本应用实例目的是:测试码率相同的情形下,围长的不同值对由(3,n)校验矩阵确定的QC-LDPC码纠错性能的影响。
本应用实例中,采用本发明技术方案生成(3,15)校验矩阵的方法包括:
步骤71:设定参数q为229,n为15,易见满足q为素数,1<n≤q。
步骤73:利用上述参数定义指数矩阵E(H),具体形式如下:
步骤74:由该指数矩阵E(H)扩展成校验矩阵H。每个指数矩阵的元素在H中对应的是一个229×229的循环置换矩阵,从而将3×15阶指数矩阵转换成需要的687×3435阶QC-LDPC码奇偶校验矩阵。将E(H)扩展成H的过程是指在指数矩阵E(H)=(eij)中,值为eij的位置转换成用229×229的单位矩阵每行循环右移eij位后得到的循环置换矩阵
由上述步骤71-步骤74得到的校验矩阵H确定的QC-LDPC码的码率由此可见,由该实例生成的(3,15)奇偶校验矩阵确定的围长为8、码率为0.8的QC-LDPC码,可适用于遵循DMB-TH标准协议等通信系统中。
图7为本发明应用实例2提供的码率相同的情形下,由(3,15)校验矩阵确定的、不同围长的QC-LDPC码纠错性能的仿真比较结果示意图。为了便于对比,图7中不仅给出了采用本发明技术方案确定的码率为0.8、围长为8的QC-LDPC码的纠错性能,还给出了具有相同码率、相同码长、由下述(7)式所示指数矩阵扩展得到的(3,15)校验矩阵而确定的围长为6的QC-LDPC码的纠错性能:
从图7中可以看出,使用本发明技术方案生成的(3,15)校验矩阵而确定的QC-LDPC码的纠错性能明显优越,这一仿真结果也验证了下述结论,即:码率相同的情况下,围长越长的QC-LDPC码的纠错性能越好。基于本发明技术方案生成的(3,15)校验矩阵而确定的QC-LDPC码的围长为8,相对于现有相同码率、相同码长且围长为6的QC-LDPC码,该码具有较好的纠错性能,可满足纠错性能要求较高的通信系统的应用需求。
应用实例3
本应用实例目的是:测试码率相同的情形下,围长的不同值对由(4,n)校验矩阵确定的QC-LDPC码纠错性能的影响。
本应用实例中,采用本发明技术方案生成(4,20)校验矩阵的方法包括:
步骤81:设定参数q为401,n为20,易见满足q为素数,1<n≤q。
步骤83:利用上述参数定义指数矩阵E(H),具体形式如下:
步骤84:由该指数矩阵E(H)扩展成校验矩阵H。每个指数矩阵的元素在H中对应的是一个401×401阶循环置换矩阵,从而将4×20阶指数矩阵转换成需要的1604×8020阶QC-LDPC码奇偶校验矩阵。将E(H)扩展成H的过程是指在指数矩阵E(H)=(eij)中,值为eij的位置转换成用401×401阶单位矩阵每行循环右移eij位后得到的循环置换矩阵
由上述步骤81-步骤84得到的校验矩阵H确定的QC-LDPC码的码率由此可见,由该实例生成的(4,20)奇偶校验矩阵确定的围长为8、码率为0.8的QC-LDPC码,可适用于遵循DMB-TH标准协议等通信系统中。
图8为本发明应用实例3提供的码率相同的情形下,由(4,20)校验矩阵确定的、不同围长的QC-LDPC码纠错性能的仿真比较结果示意图。为了便于对比,图8中不仅给出了采用本发明技术方案确定的码率为0.8、围长为8的QC-LDPC码的纠错性能,还给出了具有相同码率、相同码长、由下述(9)式所示指数矩阵扩展得到的(4,20)校验矩阵而确定的围长为6的QC-LDPC码的纠错性能:
从图8中可以看出,使用本发明技术方案生成的(4,20)校验矩阵而确定的QC-LDPC码的纠错性能较好,这一仿真结果也验证了下述结论,即:码率相同的情况下,围长越长的QC-LDPC码的纠错性能越好。基于本发明技术方案生成的(4,20)校验矩阵而确定的QC-LDPC码的围长为8,相对于现有相同码率、相同码长且围长为6的QC-LDPC码,该码具有较好的纠错性能,可满足纠错性能要求较高的通信系统的应用需求。
此外,在BER=10-6时,基于本发明技术方案确定的QC-LDPC码离香农限1.25dB。与此相对应,具有相同码率的基于不完全区组设计方法设计的QC-LDPC码离香农极限1.46dB,因此,采用本发明技术方案确定的QC-LDPC码的纠错性能更好。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (10)
1.一种准循环LDPC码编码方法,其特征在于,包括:
生成列重为3且行重为n的准循环LDPC码校验矩阵H;
根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列;
其中,所述生成列重为3且行重为n的准循环LDPC码校验矩阵H包括:
步骤11、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤13、确定3×n阶指数矩阵E(H),其中:
步骤14:根据3×n阶所述指数矩阵E(H)扩展出3q×nq阶所述校验矩阵H。
2.根据权利要求1所述的方法,其特征在于,所述步骤14具体为:
在3×n阶指数矩阵E(H)=(eij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成3q×nq阶所述校验矩阵H。
3.一种准循环LDPC码编码方法,其特征在于,包括:
生成列重为4且行重为n的准循环LDPC码校验矩阵H;
根据所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列;
其中,所述生成列重为4且行重为n的准循环LDPC码校验矩阵H包括:
步骤21、根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定所述校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;
步骤23、确定4×n阶指数矩阵E(H),其中:
步骤24:根据4×n阶所述指数矩阵E(H)扩展出4q×nq阶所述校验矩阵H。
4.根据权利要求3所述的方法,其特征在于,所述步骤24具体为:
在4×n阶指数矩阵E(H)=(eij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成4q×nq阶所述校验矩阵H。
6.根据权利要求5所述的方法,其特征在于,所述步骤14具体为:
在3×n阶指数矩阵E(H)=(eij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成3q×nq阶所述校验矩阵H。
8.根据权利要求7所述的方法,其特征在于,所述步骤24具体为:
在4×n阶指数矩阵E(H)=(eij)中值为eij的位置,转换成用q×q阶单位矩阵每行循环右移eij位后得到的循环置换矩阵,得到的各循环置换矩阵构成4q×nq阶所述校验矩阵H。
10.一种准循环LDPC码编码装置,其特征在于,包括:校验矩阵生成模块和编码处理模块;
所述校验矩阵生成模块,根据预先确定的、所需使用的准循环LDPC码码长确定循环置换矩阵的阶数q,并确定列重为4的准循环LDPC码校验矩阵H的行重n,其中:q、n为整数,q为素数,且1<n≤q;确定指数矩阵参数y,其中:y为整数,且gcd(y,n)=1,gcd(y-1,n-1)=1;确定4×n阶指数矩阵E(H),根据4×n阶所述指数矩阵E(H)扩展出4q×nq阶所述校验矩阵H,其中:
所述编码处理模块,用于根据所述校验矩阵生成模块生成的所述校验矩阵H确定准循环LDPC码,并根据所述准循环LDPC码对待发送的信息比特进行LDPC编码以得到待发送的比特序列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010521008.4A CN102457286B (zh) | 2010-10-21 | 2010-10-21 | 准循环ldpc码编码方法、装置及校验矩阵生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010521008.4A CN102457286B (zh) | 2010-10-21 | 2010-10-21 | 准循环ldpc码编码方法、装置及校验矩阵生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102457286A true CN102457286A (zh) | 2012-05-16 |
CN102457286B CN102457286B (zh) | 2013-08-28 |
Family
ID=46040032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010521008.4A Active CN102457286B (zh) | 2010-10-21 | 2010-10-21 | 准循环ldpc码编码方法、装置及校验矩阵生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102457286B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103001648A (zh) * | 2012-12-05 | 2013-03-27 | 无锡创灵科技有限公司 | 基于fpga的准循环ldpc码的简易编码装置及方法 |
CN103208996A (zh) * | 2013-04-17 | 2013-07-17 | 北京航空航天大学 | 准循环码的频域编码方法 |
CN103236860A (zh) * | 2013-05-02 | 2013-08-07 | 广州海格通信集团股份有限公司 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
CN105071818A (zh) * | 2015-08-31 | 2015-11-18 | 四川特伦特科技股份有限公司 | 一种低复杂度ldpc码编码方法 |
CN108288967A (zh) * | 2017-01-09 | 2018-07-17 | 电信科学技术研究院 | 一种低密度奇偶校验ldpc码构造方法及装置 |
CN111565052A (zh) * | 2016-05-13 | 2020-08-21 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
US11683051B2 (en) | 2016-05-13 | 2023-06-20 | Zte Corporation | Method and apparatus for data processing with structured LDPC codes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101119118A (zh) * | 2007-09-06 | 2008-02-06 | 上海交通大学 | 分层准循环扩展构造的ldpc码的编码器 |
CN101662290A (zh) * | 2008-08-26 | 2010-03-03 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
CN101826878A (zh) * | 2010-04-26 | 2010-09-08 | 杨磊 | Qc-ldpc码构建方法 |
-
2010
- 2010-10-21 CN CN201010521008.4A patent/CN102457286B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101119118A (zh) * | 2007-09-06 | 2008-02-06 | 上海交通大学 | 分层准循环扩展构造的ldpc码的编码器 |
CN101662290A (zh) * | 2008-08-26 | 2010-03-03 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
CN101826878A (zh) * | 2010-04-26 | 2010-09-08 | 杨磊 | Qc-ldpc码构建方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103001648A (zh) * | 2012-12-05 | 2013-03-27 | 无锡创灵科技有限公司 | 基于fpga的准循环ldpc码的简易编码装置及方法 |
CN103001648B (zh) * | 2012-12-05 | 2015-10-21 | 奚加荣 | 基于fpga的准循环ldpc码的简易编码装置及方法 |
CN103208996A (zh) * | 2013-04-17 | 2013-07-17 | 北京航空航天大学 | 准循环码的频域编码方法 |
CN103208996B (zh) * | 2013-04-17 | 2016-06-22 | 北京航空航天大学 | 准循环码的频域编码方法 |
CN103236860A (zh) * | 2013-05-02 | 2013-08-07 | 广州海格通信集团股份有限公司 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
CN103236860B (zh) * | 2013-05-02 | 2016-09-07 | 广州海格通信集团股份有限公司 | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 |
CN105071818A (zh) * | 2015-08-31 | 2015-11-18 | 四川特伦特科技股份有限公司 | 一种低复杂度ldpc码编码方法 |
CN111565052A (zh) * | 2016-05-13 | 2020-08-21 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
CN111565052B (zh) * | 2016-05-13 | 2023-03-07 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
US11683051B2 (en) | 2016-05-13 | 2023-06-20 | Zte Corporation | Method and apparatus for data processing with structured LDPC codes |
CN108288967A (zh) * | 2017-01-09 | 2018-07-17 | 电信科学技术研究院 | 一种低密度奇偶校验ldpc码构造方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102457286B (zh) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102457286B (zh) | 准循环ldpc码编码方法、装置及校验矩阵生成方法 | |
CN1866751B (zh) | 一种低密度奇偶校验码的构造方法及装置 | |
EP3110009B1 (en) | Encoding method, decoding method, encoding device and decoding device for structured ldpc codes | |
US7805652B1 (en) | Methods for generating and implementing quasi-cyclic irregular low-density parity check codes | |
CN101162907B (zh) | 一种利用低密度奇偶校验码实现编码的方法及装置 | |
CN102638275B (zh) | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 | |
CN109891753A (zh) | 用于编码和译码ldpc码的方法和装置 | |
CN103329445A (zh) | 用于在通信/广播系统中发送和接收数据的设备和方法 | |
CN100505555C (zh) | 一种无线通信系统中非正则低密度奇偶校验码的生成方法 | |
CN104917536B (zh) | 一种支持低码率编码的方法及装置 | |
CN102870330B (zh) | 编码设备、纠错码配置方法及其程序 | |
CN102006085B (zh) | 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法 | |
CN101567697B (zh) | 一种速率兼容的低密度奇偶校验码编码方法和编码器 | |
CN102142928B (zh) | 交织、解交织外码编码输出码字的方法和交织、解交织器 | |
CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
CN100592639C (zh) | 低密度奇偶校验编码方法、装置及奇偶校验矩阵生成方法 | |
CN102611460A (zh) | Ldpc解码器的有效存储的实现 | |
CN101499804B (zh) | 准循环低密度校验码的多码率译码器 | |
KR20080102902A (ko) | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 | |
CN101252360A (zh) | 一种高围长低码率多进制ldpc码的结构化构造方法 | |
CN103220005B (zh) | 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法 | |
CN101242188B (zh) | 基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 | |
CN102037651B (zh) | 解码装置、数据存储装置、数据通信系统以及解码方法 | |
CN101453220B (zh) | 用于重复累积码编码的交织方法和编码方法及相应设备 | |
CN103731157B (zh) | 准循环低密度校验码的联合构造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |