CN103207482A - 可修补数据线之画素电极结构及其制作方法 - Google Patents
可修补数据线之画素电极结构及其制作方法 Download PDFInfo
- Publication number
- CN103207482A CN103207482A CN2012105556768A CN201210555676A CN103207482A CN 103207482 A CN103207482 A CN 103207482A CN 2012105556768 A CN2012105556768 A CN 2012105556768A CN 201210555676 A CN201210555676 A CN 201210555676A CN 103207482 A CN103207482 A CN 103207482A
- Authority
- CN
- China
- Prior art keywords
- data line
- insulation course
- gate
- pixel electrode
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明是揭露一种可修补数据线之画素电极结构及其制作方法,其是形成二金属层,此包含一晶体管之闸极、源极、汲极、一闸极线与一资料线,并于闸极下方形成一氧化半导体层,位于数据线下方或上方的氧化半导体层具有一高导电区。晶体管本身与其上方更分别形成有一绝缘层,且最上方之绝缘层形成有一电极层,以连接汲极。本发明在不影响画素开口率之前提下,利用高导电区以修补断线时之数据线,以保持讯号稳定性。
Description
【技术领域】
本发明是有关一种画素电极技术,特别是关于一种可修补资料线之画素电极结构及其制作方法。
【先前技术】
液晶显示器(liquid crystal display,LCD)是目前最被广泛使用的一种平面显示器,具有低消耗电功率、薄型轻量以及低电压驱动等特征,其显示原理是利用液晶分子之材料特性,于外加电场后使液晶分子的排列状态改变,从而使液晶材料产生各种光电效应。一般而言,LCD的显示区域包含复数个画素区域,每一个画素区域是指由两条闸极线(gate line)(又称扫瞄线,scan line)与两条数据线(data line)所定义之矩形区域,其内设置有一薄膜晶体管(thin film transistor,以下简称TFT)以及一画素电极,此薄膜晶体管是为一种开关组件(switching device)。
闸极线与数据线主要是用来提供影像讯号以驱动画素电极,但是碍于制作时基板表面之高低起伏、热处理、蚀刻制程等影响,闸极线与数据线很容易发生断线,进而导致断路(open circuit)或短路(short circuit)的现象。而且,当LCD面板之面积扩大并提高分辨率时,需要制作数量更多的闸极线与数据线,且线宽变得更窄,则制程困难度的提高更容易导致断线现象。因此,为了避免LCD面板的操作受到少部份断线的影响,极需发展出一种修补(repair)缺陷的结构及其制作方法。如第1图所示,传统技术在修补数据线10时,是利用与第一金属层12一同形成,且位于资料线10旁的修补线14。换言之,此第一金属层12同时形成晶体管之闸极16、闸极线18与修补线14。但由于此修补线14为金属材质,不透光,降低了整个画素的开口率,特别是在小尺寸的显示面板中,其降低开口率的缺陷尤其明显。
因此,本发明是在针对上述之困扰,提出一种可修补资料线之画素电极结构及其制作方法,以解决习知所产生的问题。
【发明内容】
本发明之主要目的,在于提供一种可修补数据线之画素电极结构及其制作方法,其是在数据线下方或上方利用氧化半导体层形成高导电区,以于数据线断线时,利用高导电区修补数据线,来保持讯号稳定性,并同时维持面板之画素开口率。
为达上述目的,本发明提供一种可修补数据线之画素电极结构,包含一透明基板,此透明基板上依序设有一缓冲层与一氧化物半导体层,以藉氧化物半导体层形成相隔离之一第一高导电区与一晶体管之一通道区。氧化物半导体层与缓冲层上还依序设有一第一绝缘层与一第一金属层,第一金属层形成晶体管之闸极与一闸极线,闸极位于通道区上方。于第一金属层与第一绝缘层上设有一第二绝缘层,且有二个第一通孔贯穿第一绝缘层与第二绝缘层,以露出通道区。于第二绝缘层上设有一第二金属层,其是透过第一通孔和通道区相接触,第二金属层是形成晶体管之源极、汲极与一数据线,数据线位于第一高导电区上方。在第二金属层上设有一第三绝缘层,其是具有位于汲极上方之一第二通孔。第三绝缘层上设有一电极层,其是藉第二通孔与汲极相接触。
本发明提供一种可修补数据线之画素电极结构之制作方法,首先,于一透明基板上依序形成一缓冲层与包含相隔离之一修补线区与一晶体管之一通道区的一氧化物半导体层。接着,形成一第一绝缘层于氧化物半导体层与缓冲层上。完成后,形成一第一金属层于第一绝缘层上,第一金属层包含晶体管之闸极与一闸极线,闸极位于通道区上方。然后,以闸极为罩幕,以在修补线区中形成一第一高导电区。再来,形成一第二绝缘层于第一金属层与第一绝缘层上,并形成贯穿第一绝缘层与第二绝缘层之二个第一通孔,以露出通道区。通孔完成后,形成一第二金属层于第二绝缘层上,以透过第一通孔和通道区相接触,第二金属层包含晶体管之源极、汲极与一数据线,数据线位于第一高导电区上方。最后,形成一第三绝缘层于第二金属层与第二绝缘层上,第三绝缘层具有位于汲极上方之一第二通孔,并且,形成一电极层于第三绝缘层上,以藉第二通孔与汲极相接触。
本发明亦提供另一种可修补数据线之画素电极结构,包含一透明基板,其上设有一第一金属层,以形成一晶体管之汲极、源极与一资料线。于透明基板与第一金属层上更设有一氧化物半导体层,以形成相隔离之一高导 电区与一晶体管之一信道区,信道区位于汲极与源极之间,高导电区位于数据线上方。于氧化物半导体层、透明基板与第一金属层上依序设有一第一绝缘层与一第二金属层,第二金属层是形成晶体管之闸极与一闸极线,闸极位于通道区上方。在第一绝缘层与第二金属层上是设有一第二绝缘层,且第一绝缘层与第二绝缘层贯穿有一通孔,以露出汲极。第二绝缘层上设有一电极层,其是藉通孔和汲极相接触。
本发明亦提供一种可修补数据线之画素电极结构之制作方法,首先,形成包含一晶体管之汲极、源极与一资料线之一第一金属层于一透明基板上。接着,形成一氧化物半导体层于透明基板与第一金属层上,氧化物半导体层包含相隔离之一修补线区与一晶体管之一信道区,信道区位于汲极与源极之间,修补线区位于数据线上方。然后,依序形成一第一绝缘层与一第二金属层于氧化物半导体层、透明基板与第一金属层上,第二金属层包含晶体管之闸极与一闸极线,闸极位于通道区上方。再来,以闸极为罩幕,以于修补线区中形成一高导电区,其是位于资料线上方。形成完后,再形成一第二绝缘层于第一绝缘层与第二金属层上,并形成贯穿第一绝缘层与第二绝缘层之一通孔,以露出汲极。最后,形成一电极层于第二绝缘层上,以藉通孔和汲极相接触。
兹为使贵审查委员对本发明之结构特征及所达成之功效更有进一步之了解与认识,谨佐以较佳之实施例图及配合详细之说明,说明如后:
【附图说明】
第1图为先前技术之可修补数据线之画素电极结构示意图。
第2图为本发明之第一实施例之画素电极结构示意图。
第3图为第2图沿A-A’切线之画素电极结构剖视图。
第4(a)图至第4(h)图为制作第3图之各步骤画素电极结构剖视图。
第5图为本发明之第一实施例之进行雷射修补后的画素电极结构剖视图。
第6图为本发明之第二实施例之画素电极结构示意图。
第7图为第6图沿A-A’切线之画素电极结构剖视图。
第8(a)图至第8(h)图为制作第7图之各步骤画素电极结构剖视图。
【实施方式】
本发明提供一种不需要额外提供光罩的可修补数据线之画素电极结构及其制作方法。以下介绍本发明之第一实施例,请同时参阅第2图与第3图。本发明包含一透明基板20,其上依序设有一缓冲层21与材质为氧化铟镓锌(IGZO)之一氧化物半导体层22,以形成相隔离之一第一高导电区24与一晶体管之一通道区26。氧化物半导体层22与缓冲层21上依序设有一第一绝缘层28与一第一金属层30,第一金属层30是形成晶体管之闸极32与一闸极线34,闸极32位于通道区26上方,并连接闸极线34,且通道区26具有露出闸极32之部分,其是形成有一第二高导电区27。第一高导电区24与第二高导电区27皆由氧化物半导体层22进行脱氧、或加氢或稀有气体而形成,其中稀有气体为氦气、氖气、氩气、氪气、氙气或氡气。第一绝缘层28与第一金属层30上设有一第二绝缘层36,有二个第一通孔38贯穿第一绝缘层28与第二绝缘层36,以露出通道区26。第二绝缘层36上设有一第二金属层40,其是透过第一通孔38和通道区26相接触,第二金属层40是形成晶体管之源极42、汲极44与一数据线46,数据线46位于第一高导电区24上方,并连接源极42,闸极线34与数据线46垂直交会。第二金属层40上还设有一第三绝缘层48,其是具有位于汲极44上方之一第二通孔50,又一材质为氧化铟锡(ITO)之电极层52设于第三绝缘层48上,并藉第二通孔50与汲极44相接触。
以下介绍第一实施例之制作方法,请参阅第4(a)图至第4(h)图与第2图、第3图。首先,如第4(a)图所示,于透明基板20上依序形成缓冲层21与氧化物半导体层22,并将氧化物半导体层22图案化,使氧化物半导体层22包含相隔离之一修补线区54与晶体管之通道区26。接着,如第4(b)图所示,形成第一绝缘层28于氧化物半导体层22与缓冲层21上。然后,如第4(c)图所示,形成第一金属层30于第一绝缘层28上,并图案化第一金属层30,使第一金属层30包含晶体管之闸极32与闸极线34(图中未示出),闸极32位于通道区26上方。再来,以闸极32为罩幕,以分别在修补线区54与通道区26中,进行脱氧、或以离子植入法加氢或加稀有气体形成第一高导电区24与第二高导电区27。结束后,如第4(d)图所示,形成第二绝缘层36于第一金属层30与第一绝缘层28上。接着,如第4(e)图所示,形成贯穿第一绝缘层28与第二绝缘层36之二个第一通孔38,以露出通道区26。然后,如第4(f)图所示,形成第二金属层40 于第二绝缘层36上,以透过第一通孔38和通道区26相接触,同时图案化第二金属层40,使其包含晶体管之源极42、汲极44与数据线46,数据线46位于第一高导电区24上方。再来,如第4(g)图所示,形成第三绝缘层48于第二金属层40与第二绝缘层36上,并图案化第三绝缘层48,使其具有位于汲极44上方之第二通孔50。最后,如第4(h)图所示,形成电极层52于第三绝缘层48上,以藉第二通孔50与汲极44相接触。
请继续参阅第5图。当作为数据线46之第二金属层40断线时,可以利用雷射击穿第一绝缘层28与第二绝缘层36,使第二金属层40与第一高导电区24接触,以连接数据线46。此第一高导电区24由于具有高导电性,且氧化铟镓锌本身亦为透明材料,因此第一高导电区24作为修补线时不会影响画素的开口率。
以下介绍本发明之第二实施例,请同时参阅第6图与第7图。本发明包含一透明基板56,其上设有一第一金属层58,以形成一晶体管之汲极60、源极62与一数据线64,数据线64连接源极62。透明基板56与第一金属层58上设有材质为氧化铟镓锌之一氧化物半导体层66,以形成相隔离之一高导电区68与一晶体管之一信道区70,此信道区70位于汲极60与源极62之间,高导电区68位于数据线64上方,并由氧化物半导体层66进行脱氧、或加氢或稀有气体而形成,稀有气体如氦气、氖气、氩气、氪气、氙气或氡气。氧化物半导体层66、透明基板56与第一金属层58上依序设有一第一绝缘层72与一第二金属层74,第二金属层74用来形成晶体管之闸极76与一闸极线78,闸极76位于通道区70上方,并连接闸极线78,又闸极线78与资料线64垂直交会。第一绝缘层72、第一金属层58与第二金属层74上设有一第二绝缘层80,且有一通孔82贯穿第一绝缘层72与第二绝缘层80,以露出汲极60。第二绝缘层80上设有材质为氧化铟锡之一电极层84,其是藉通孔82和汲极60相接触。
以下介绍第二实施例之制作方法,请参阅第8(a)图至第8(h)图与第6图、第7图,此制作方法相较于第一实施例,少一道光罩,亦少一层绝缘层。首先,如第8(a)图所示,形成第一金属层58于透明基板56上,并图案化第一金属层58,使其包含晶体管之汲极60、源极62与资料线64。接着,如第8(b)图所示,形成氧化物半导体层66于透明基板56与第一金属层58上,并图案化氧化物半导体层66,使其包含相隔离之一修补线区86与晶体管之信道区70,信 道区70位于汲极60与源极62之间,修补线区86位于数据线64上方。再来,如第8(c)图所示,形成第一绝缘层72于氧化物半导体层66、透明基板56与第一金属层58上。结束后,如第8(d)图所示,形成第二金属层74于第一绝缘层72上,并图案化第二金属层74,使其包含晶体管之闸极76与闸极线78,且闸极76位于通道区70上方。接着,由于闸极76和汲极60与源极62互有重迭处,可完全遮盖通道区70,故可如第8(e)图所示,以闸极76为罩幕,仅于修补线区86中进行脱氧、或以离子植入法加氢或加稀有气体,形成位于资料线64上方之高导电区68。再来,如第8(f)图所示,形成第二绝缘层80于第一绝缘层72与第二金属层74上。然后,如第8(g)图所示,形成贯穿第一绝缘层72与第二绝缘层80之通孔82,以露出汲极60。最后,如第8(h)图所示,形成电极层84于第二绝缘层80上,以藉通孔82和汲极60相接触。
可以理解的是,当作为数据线64之第一金属层58断线时,不需要利用雷射修补数据线64,因为数据线64就位于高导电区68之下方,可直接接触。此高导电区68由于具有高导电性,且氧化铟镓锌本身亦为透明材料,因此高导电区68作为修补线时不会影响画素的开口率。
本发明不需额外增加光罩,同时,在一般的氧化铟镓锌做通道层的薄膜晶体管中,也可以对半导体层上的源极或汲极区域进行一些处理,如脱氧、加氢等,来提升特定区域的导电性。本发明于氧化半导体层中加氢可为氧化物半导体提供更多的电子,从而使氧化物半导体具有更好的导电特性(N-type),若加稀有气体是使氧化物半导体产生缺陷而使氧化物半导体具有更好的导电特性(N-type)。而氢较易扩散,若氢扩散到通道区(channel)的话,容易使晶体管的特性衰退,所以最好选用稀有气体进行掺杂,使晶体管具有更好的稳定性。在美国专利US20120161125A1中,掺杂植入的深度可以很好的被控制,使离子能够刚好进入到氧化物半导体层中,其采用氙气,源极和汲极区域中氙气的浓度控制在5×1019原子/立方公分(atoms/cm3)~1×1022atoms/cm3之间。之后,可进一步在300°C~600°C、减压气氛(氮气气氛)或氙气中进行热处理,如在电熔炉中,在450°C的温度下同时在氮气气氛中加热一小时。
因此透过以上方法可以实现氧化物半导体部分区域的导电性能提升,而本发明不仅可以在修补线区的IGZO中进行离子植入,也可以在薄膜晶体管 中的源极或汲极区域进行离子植入处理。
综上所述,本发明可在不影响面板之画素开口率之前提下,对数据线进行修补,以维持讯号之稳定性。
以上所述者,仅为本发明一较佳实施例而已,并非用来限定本发明实施之范围,故举凡依本发明申请专利范围所述之形状、构造、特征及精神所为之均等变化与修饰,均应包括于本发明之申请专利范围内。
Claims (22)
1.一种可修补数据线之画素电极结构,包含:
一透明基板;
一缓冲层,设于该透明基板上;
一氧化物半导体层,设于该缓冲层上,以形成相隔离之一第一高导电区与一晶体管之一通道区;
一第一绝缘层,设于该氧化物半导体层与该缓冲层上;
一第一金属层,设于该第一绝缘层上,以形成该晶体管之闸极与一闸极线,该闸极位于该通道区上方;
一第二绝缘层,设于该第一金属层与该第一绝缘层上;
二个第一通孔,其是贯穿该第一绝缘层与该第二绝缘层,以露出该通道区;
一第二金属层,设于该第二绝缘层上,并透过该些第一通孔和该通道区相接触,该第二金属层是形成该晶体管之源极、汲极与一数据线,该数据线位于该第一高导电区上方;
一第三绝缘层,设于该第二金属层上,该第三绝缘层具有位于该汲极上方之一第二通孔;以及
一电极层,设于该第三绝缘层上,并藉该第二通孔与该汲极相接触。
2.如请求项1所述之可修补数据线之画素电极结构,其中该闸极线连接该闸极,该数据线是连接该源极,且该闸极线与该资料线垂直交会。
3.如请求项1所述之可修补数据线之画素电极结构,其中该信道区具有露出该闸极之部分,其是形成有一第二高导电区。
4.如请求项3所述之可修补数据线之画素电极结构,其中该第一高导电区与该第二高导电区皆由该氧化物半导体层进行脱氧、或加氢或稀有气体而形成。
5.如请求项4所述之可修补数据线之画素电极结构,其中该稀有气体为氦气、氖气、氩气、氪气、氙气或氡气。
6.如请求项1所述之可修补数据线之画素电极结构,其中该氧化物半导体层之材质为氧化铟镓锌(IGZO),且该电极层之材质为氧化铟锡(ITO)。
7.一种可修补数据线之画素电极结构之制作方法,包含下列步骤:
于一透明基板上依序形成一缓冲层及包含相隔离之一修补线区与一晶体管之一通道区的一氧化物半导体层;
形成一第一绝缘层于该氧化物半导体层与该缓冲层上;
形成一第一金属层于该第一绝缘层上,该第一金属层包含该晶体管之闸极与一闸极线,该闸极位于该通道区上方;
以该闸极为罩幕,以在该修补线区中形成一第一高导电区;
形成一第二绝缘层于该第一金属层与该第一绝缘层上;
形成贯穿该第一绝缘层与该第二绝缘层之二个第一通孔,以露出该通道区;
形成一第二金属层于该第二绝缘层上,以透过该些第一通孔和该通道区相接触,该第二金属层包含该晶体管之源极、汲极与一数据线,该数据线位于该第一高导电区上方;
形成一第三绝缘层于该第二金属层上,该第三绝缘层具有位于该汲极上方之一第二通孔;以及
形成一电极层于该第三绝缘层上,以藉该第二通孔与该汲极相接触。
8.如请求项7所述之可修补数据线之画素电极结构之制作方法,其中该闸极线连接该闸极,该数据线是连接该源极,且该闸极线与该资料线垂直交会。
9.如请求项7所述之可修补数据线之画素电极结构之制作方法,其中在该修补线区中形成该第一高导电区之步骤中,是于该修补线区与该通道区中分别形成该第一高导电区与一第二高导电区。
10.如请求项9所述之可修补数据线之画素电极结构之制作方法,其中该第一高导电区与该第二高导电区皆由该氧化物半导体层进行脱氧、或以离子植入法加氢或加稀有气体而形成。
11.如请求项10所述之可修补数据线之画素电极结构之制作方法,其中该稀有气体为氦气、氖气、氩气、氪气、氙气或氡气。
12.如请求项7所述之可修补数据线之画素电极结构之制作方法,其中该氧化物半导体层之材质为氧化铟镓锌(IGZO)。
13.一种可修补数据线之画素电极结构,包含:
一透明基板;
一第一金属层,设于该透明基板上,以形成一晶体管之汲极、源极与一资料线;
一氧化物半导体层,设于该透明基板与该第一金属层上,以形成相隔离之一高导电区与一晶体管之一信道区,该信道区位于该汲极与该源极之间,该高导电区位于该数据线上方;
一第一绝缘层,设于该氧化物半导体层、该透明基板与该第一金属层上;
一第二金属层,设于该第一绝缘层上,以形成该晶体管之闸极与一闸极线,该闸极位于该通道区上方;
一第二绝缘层,设于该第一绝缘层与该第二金属层上;
一通孔,其是贯穿该第一绝缘层与该第二绝缘层,以露出该汲极;以及
一电极层,设于该第二绝缘层上,并藉该通孔和该汲极相接触。
14.如请求项13所述之可修补数据线之画素电极结构,其中该闸极线连接该闸极,该数据线是连接该源极,且该闸极线与该资料线垂直交会。
15.如请求项13所述之可修补数据线之画素电极结构,其中该高导电区由该氧化物半导体层进行脱氧、或加氢或稀有气体而形成。
16.如请求项15所述之可修补数据线之画素电极结构,其中该稀有气体为氦气、氖气、氩气、氪气、氙气或氡气。
17.如请求项13所述之可修补数据线之画素电极结构,其中该氧化物半导体层之材质为氧化铟镓锌(IGZO),该电极层之材质为氧化铟锡(ITO)。
18.一种可修补数据线之画素电极结构之制作方法,包含下列步骤:
形成包含一晶体管之汲极、源极与一资料线之一第一金属层于一透明基板上;
形成一氧化物半导体层于该透明基板与该第一金属层上,该氧化物半导体层包含相隔离之一修补线区与一晶体管之一信道区,该信道区位于该汲极与该源极之间,该修补线区位于该数据线上方;
形成一第一绝缘层于该氧化物半导体层、该透明基板与该第一金属层上;
形成一第二金属层于该第一绝缘层上,该第二金属层包含该晶体管之闸极与一闸极线,该闸极位于该通道区上方;
以该闸极为罩幕,以于该修补线区中形成一高导电区,其是位于该资料线上方;
形成一第二绝缘层于该第一绝缘层与该第二金属层上;
形成贯穿该第一绝缘层与该第二绝缘层之一通孔,以露出该汲极;以及
形成一电极层于该第二绝缘层上,以藉该通孔和该汲极相接触。
19.如请求项18所述之可修补数据线之画素电极结构之制作方法,其中该闸极线连接该闸极,该数据线是连接该源极,且该闸极线与该资料线垂直交会。
20.如请求项18所述之可修补数据线之画素电极结构之制作方法,其中该高导电区由该氧化物半导体层进行脱氧、或以离子植入法加氢或加稀有气体而形成。
21.如请求项20所述之可修补数据线之画素电极结构之制作方法,其中该稀有气体为氦气、氖气、氩气、氪气、氙气或氡气。
22.如请求项18所述之可修补数据线之画素电极结构之制作方法,其中该氧化物半导体层之材质为氧化铟镓锌(IGZO)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105556768A CN103207482A (zh) | 2012-12-20 | 2012-12-20 | 可修补数据线之画素电极结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105556768A CN103207482A (zh) | 2012-12-20 | 2012-12-20 | 可修补数据线之画素电极结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103207482A true CN103207482A (zh) | 2013-07-17 |
Family
ID=48754752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105556768A Pending CN103207482A (zh) | 2012-12-20 | 2012-12-20 | 可修补数据线之画素电极结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103207482A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103698922A (zh) * | 2013-12-24 | 2014-04-02 | 合肥京东方光电科技有限公司 | 阵列基板和液晶显示器 |
CN104035218A (zh) * | 2014-05-21 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
CN104503175A (zh) * | 2014-12-24 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种具有数据线自修复功能的阵列基板及液晶显示装置 |
CN106873271A (zh) * | 2015-12-11 | 2017-06-20 | 三菱电机株式会社 | 显示装置用基板的制造方法以及显示装置的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030036277A1 (en) * | 1998-10-29 | 2003-02-20 | Jong-Hwan Cha | Method for manufacturing a thin film transistor array panel |
TW575756B (en) * | 1998-12-25 | 2004-02-11 | Fujitsu Display Tech | Thin film transistor matrix with repairable bus line and method of manufacturing the same |
US20040257487A1 (en) * | 2003-06-20 | 2004-12-23 | Lee Kyoung Mook | Array substrate for liquid crystal display and fabrication method thereof |
CN101566766A (zh) * | 2008-04-23 | 2009-10-28 | 深超光电(深圳)有限公司 | 画素布局结构及其制造方法 |
-
2012
- 2012-12-20 CN CN2012105556768A patent/CN103207482A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030036277A1 (en) * | 1998-10-29 | 2003-02-20 | Jong-Hwan Cha | Method for manufacturing a thin film transistor array panel |
TW575756B (en) * | 1998-12-25 | 2004-02-11 | Fujitsu Display Tech | Thin film transistor matrix with repairable bus line and method of manufacturing the same |
US20040257487A1 (en) * | 2003-06-20 | 2004-12-23 | Lee Kyoung Mook | Array substrate for liquid crystal display and fabrication method thereof |
CN101566766A (zh) * | 2008-04-23 | 2009-10-28 | 深超光电(深圳)有限公司 | 画素布局结构及其制造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103698922A (zh) * | 2013-12-24 | 2014-04-02 | 合肥京东方光电科技有限公司 | 阵列基板和液晶显示器 |
CN104035218A (zh) * | 2014-05-21 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
US9595547B2 (en) | 2014-05-21 | 2017-03-14 | Boe Technology Group Co., Ltd. | Array substrate and method for repairing broken data line |
CN104035218B (zh) * | 2014-05-21 | 2017-04-19 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
CN104503175A (zh) * | 2014-12-24 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种具有数据线自修复功能的阵列基板及液晶显示装置 |
WO2016101307A1 (zh) * | 2014-12-24 | 2016-06-30 | 深圳市华星光电技术有限公司 | 一种具有数据线自修复功能的阵列基板及液晶显示装置 |
CN104503175B (zh) * | 2014-12-24 | 2017-07-07 | 深圳市华星光电技术有限公司 | 一种具有数据线自修复功能的阵列基板及液晶显示装置 |
CN106873271A (zh) * | 2015-12-11 | 2017-06-20 | 三菱电机株式会社 | 显示装置用基板的制造方法以及显示装置的制造方法 |
CN115308958A (zh) * | 2015-12-11 | 2022-11-08 | 特里瓦莱技术有限公司 | 显示装置用基板的制造方法以及显示装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020144371A (ja) | 表示装置 | |
JP4282219B2 (ja) | 画素暗点化方法 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN101320181B (zh) | 显示装置及其制造方法 | |
CN105093763A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
CN106783842A (zh) | 一种静电保护电路、阵列基板、显示面板及显示装置 | |
CN102981335A (zh) | 像素单元结构、阵列基板和显示装置 | |
CN103268045A (zh) | Tft阵列基板及其制作方法、液晶显示设备 | |
CN102314034A (zh) | 有源元件、像素结构、驱动电路以及显示面板 | |
CN103207482A (zh) | 可修补数据线之画素电极结构及其制作方法 | |
CN104914639A (zh) | 一种tft基板及显示装置 | |
CN106449652A (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
CN103941497A (zh) | 一种薄膜晶体管阵列基板、制造方法以及液晶显示面板 | |
CN112951852A (zh) | 阵列基板及其制备方法、显示面板 | |
CN103681692A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN109509793A (zh) | 薄膜晶体管、其制造方法及电子装置 | |
CN101981676B (zh) | 半导体器件、半导体器件制造方法、液晶显示装置和电子设备 | |
CN108254988B (zh) | 断线修复方法 | |
CN103280197B (zh) | 一种阵列基板和显示面板 | |
CN101196659A (zh) | 液晶显示器及其制造方法 | |
CN100477170C (zh) | 电光装置的制造方法 | |
CN1525554A (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
CN202256975U (zh) | 薄膜晶体管阵列基板 | |
KR101191446B1 (ko) | 액정 표시 장치용 어레이 기판 | |
CN104460165A (zh) | 一种液晶显示器和液晶面板以及阵列基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130717 |