CN103187390B - 具有改进排布方式的通孔阵列和具有该阵列的半导体器件 - Google Patents

具有改进排布方式的通孔阵列和具有该阵列的半导体器件 Download PDF

Info

Publication number
CN103187390B
CN103187390B CN201110458372.5A CN201110458372A CN103187390B CN 103187390 B CN103187390 B CN 103187390B CN 201110458372 A CN201110458372 A CN 201110458372A CN 103187390 B CN103187390 B CN 103187390B
Authority
CN
China
Prior art keywords
hole
semiconductor device
row
array
spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110458372.5A
Other languages
English (en)
Other versions
CN103187390A (zh
Inventor
刘煊杰
丁万春
魏琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110458372.5A priority Critical patent/CN103187390B/zh
Priority to US13/659,829 priority patent/US8890320B2/en
Publication of CN103187390A publication Critical patent/CN103187390A/zh
Application granted granted Critical
Publication of CN103187390B publication Critical patent/CN103187390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种具有改进排布方式的通孔阵列和具有该阵列的半导体器件。该通孔排布对在现有技术中的易于产生裂隙的通孔阵列进行了改进。至少一部分通孔排布被改动以提供减小的应力或减小的阵列尺寸。

Description

具有改进排布方式的通孔阵列和具有该阵列的半导体器件
技术领域
本发明涉及一种通孔阵列布局以及具有该通孔阵列的半导体器件。更具体地，涉及带有倾斜角度的通孔阵列布局。
背景技术
通孔(ThroughVia)及其应用在半导体器件领域是公知的。例如，通孔延伸穿过衬底，并且由此常用于电连接半导体晶片中的不同层。在半导体领域中，常常需要在有限的面积中实现高密度的通孔连接。例如，位于半导体晶片上的芯片通常接合到焊盘。当需要将芯片连接到位于晶片的不同层的其他元件时，需要将焊盘连接到不同层。由于焊盘的面积是有限的，故此，往往需要在有限的面积内布置大量的通孔，以获得期望的导电性能。
附图2示出了通孔的示例性结构。在附图2中，位于硅晶片200中的通孔包括电介质层201、阻挡层/粘接层202和填充金属203。对于现有的通孔存在的一个问题是，为了制造通孔，需要在晶片中填充各种材料，例如电介质、金属等。由于这些填充材料与晶片(例如硅)材料之间的材料性质差异，导致了在晶片200中累积了应力。该应力逐渐累积可能会造成裂隙x，如在附图1中通孔A3附近所示的。裂隙x会导致器件的故障，例如短路、断裂等。因此，在设计器件时需要考虑裂隙x的存在，这限制了各通孔之间的最小间距，导致了在有限的空间内布置的通孔的数目受到了限制。或者，需要更大的空间来布置通孔以给可能出现的裂隙留出足够的余量。这导致了导电性能的降低或者成本的增加。
尽管以下本文将以具有(001)晶向的晶片进行了说明，然而，应当理解，上述情况发生在各种常见的晶片上。例如，本发明对于具有(110)、(100)晶向的晶片来说都是适用的。
本发明提供了一种具有改进的排布的通孔阵列，并且由此提高了具有所述通孔阵列的半导体器件的性能。
发明内容
附图1示出了现有技术中的通孔的布置。在现有技术中，通孔阵列是规则排布的并且与晶片的晶向成一定的关系。如附图1所示，其中的晶片具有[001]晶向，而这里的通孔排布是按[110]晶向排布的。为了方便说明，在横轴为x轴和纵轴为y轴的坐标系内示出了上述排布。应当理解，此处可以以任意通孔的中心(或通孔上的任意点)作为原点。
附图1中的通孔被布置成以x轴为行方向且以y轴为列方向的矩阵形式。如图所示，相邻两行之间具有第一间距d1，相邻两列之间具有第二间距d2。第一间距可以不同于第二间距。
为了说明，在附图1中示例性地示出了三列通孔A、B、C，其中每一列的通孔以编号1、2、3相互区分，具有相同编号的通孔(例如A1、B1、C1)被视为是各列中相对应的通孔。具有相同字母行号的通孔被认为是各行中相应的通孔(例如A1、A2、A3)。尽管附图1中示出了3＊3的阵列的通孔。毫无疑问，这里仅仅是为了举例说明而给出的例子，本领域技术人员知道可以采用包含其他数目的通孔的阵列。
有时，期望以工艺允许的最小距离d布置通孔，从而在有限的面积内布置尽可能多的通孔。如图1所示，最小距离d将会出现在通孔A2与A1、A3、B2、C2之间，此时d1＝d2＝d。
下文中所称的“连接两个通孔的直线”是指连接两个通孔的中心的直线。然而，上述术语也可以指连接两个通孔上的相应点的直线，在这种情况下，本发明仍然能够成立。例如，对于通孔B1、A1、C1均取位于通孔圆周上的位置相同的点。
根据上述及其问题，在本发明的一个实施例中，提供了一种具有改进的通孔分布的半导体器件，在具有第一晶向的硅晶片中以第二晶向布置所述通孔阵列，所述通孔阵列被布置为以第一方向为行方向和以第二方向为列方向的阵列状，其特征在于：改变所述通孔阵列中的至少一部分的排布，使得在保持所述通孔阵列的面积大体上不变的情况下增大该部分中的通孔之间的距离。
在一个实施例中，在所述通孔阵列中，相邻的各行之间具有第一间距，以及相邻的各列之间具有第二间距。
在一个实施例中，在所述部分中通孔被布置为，使得连接相邻两列中的相应通孔的直线与所述第一方向所成的角度大于10°小于等于45°。
在一个实施例中，所述角度为大于等于30°至小于等于45°。
在一个实施例中，所述通孔被布置为，使得所述角度对于一列中的各通孔彼此不同。
在一个实施例中，其中在所述部分中通孔被布置为，通过将相邻两列中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两列之间的间距小于第二间距。
在一个实施例中，在所述部分中通孔被布置为，使得连接相邻两行中的相应通孔的直线与所述第二方向所成的角度为大于10°小于等于45°。
在一个实施例中，所述角度为大于等于30°至小于等于45°。
在一个实施例中，所述通孔被布置为，使得所述角度对于一行中的各通孔彼此不同。
在一个实施例中，所述通孔被布置为，通过将相邻两行中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两行之间的间距小于第一间距。
在一个实施例中，所述通孔形成在所述衬底上的电介质层中，所述通孔内壁淀积有阻挡层，并且在通孔中填充有金属。
在一个实施例中，所述通孔被布置为，使得连接相邻两行中的一行中的各通孔与另一行中的相应通孔的直线与所述第二方向所成的角度为大于0°小于等于45°。
在一个实施例中，所述第一晶向是(001)晶向，所述第二晶向是(110)晶向。
在一个实施例中，所述角度为45°。
在一个实施例中，所述角度为45°。
在一个实施例中，通过将通孔之间增大的距离减小到初始距离，从而使得在所述部分中相邻各行之间的距离小于第一间距以及相邻各列之间的距离小于第二间距。
在一个实施例中，第一间距等于第二间距。
根据以下描述，本发明的上述和其他方面将变得更加清楚。
附图说明
在此将描述本发明的优选实施例，请参考随附的图示。于本发明所附的图示中，相同的参考标号即表示相同的结构元素。
图1示出了现有技术的通孔阵列的示意图；
图2示出了现有技术的通孔阵列的结构；
图3A和3B示出了根据本发明的第一实施例的通孔阵列的布置；
图4示出了示出了根据本发明的第二实施例的通孔阵列的布置；
图5示出了示出了根据本发明的第三实施例的通孔阵列的布置；
图6示出了根据本发明的一个实例的用于仿真的通孔阵列；以及
图7示出了图6所示的通孔阵列的仿真结果。
具体实施方式
在此将描述本发明的优选实施例，请参考随附的图示。于本发明所附的图示中，相同的参考标号即表示相同的结构元素。
第一实施例
仍然参考具有(001)晶面的晶片进行说明。参考附图1，本领域技术人员将会理解，其示出的是在(001)晶片内以(110)晶向排列的通孔阵列。
请参见附图3A，图中所示的示例性矩阵包括三列平行于y轴的通孔，其中改变该矩阵的至少一部分以增加相邻通孔之间的间距。如图所示，例如，使得通孔C2偏离了原先的位置。
附图中虚线通孔描述了通孔C2原先所处的位置。此时，连接A、C两列中相应通孔(A2、C2)的直线与行(x轴)方向成一锐角θ，在A、C两列间距保持不变的情况下，在改变C2位置之后，通孔A2、C2之间的距离变为d2’。根据直角三角形的斜边与直角边的关系，距离d2’大于初始间距d2。这样，可以看出，当通孔C2偏离了原先的位置时，通孔A2、C2之间的距离变大了。由于通孔A2、C2之间的距离d2’变得大于d2，因此二者之间的应力将会变小。这样，在通孔A2、C2之间产生裂隙的可能性降低了。另一方面，即使在A2和C2之间出现裂隙，由于二者距离增大，则裂隙导致整个半导体器件故障的概率降低了。此外，由于相邻通孔列A、C之间的距离仍然保持为d2，故此，在整个通孔阵列的尺寸没有明显变化的情况下减小了相邻通孔之间的应力。
值得注意的是，移动之后应当保证C2与其相邻通孔(例如C1)之间的距离满足工艺允许的最小间距d，例如，应当保证d3＞d。在一个实施例中，角度θ为大于10°小于等于45°。在另一个实施例中，角度θ为大于等于30°至小于等于45°，例如等于45°。
如上所述，可以通过改变阵列的至少一部分中的通孔排布，例如使其中一个通孔偏离其初始位置，由此使得增加该部分中相邻通孔之间的间距。如上所述，上述改变可以提升期望的导电性能。例如，在一些应用中，多个通孔中的某一个或者某几个的导电性能相比于其他通孔可能更加重要。因此，当采用本实施例的布置时，可以提升这些重要通孔的导电性能和耐久性。
在本发明的一个实施例中，可以通过将一列中的所有通孔整体向特定方向平移，使其偏离原先位置特定的角度，由此来实现上述实施例。例如，可以通过将B列的全部三个通孔沿着y轴方向平移，使得A、B列中相应通孔之间的连线与x轴都成预定角度(例如，大于10°小于等于45°)从而实现上述技术效果。在另一个实施例中，角度θ为大于等于30°至小于等于45°。在本发明的另一实施例中，也可以使得每个通孔偏离的角度彼此不同。
在根据本发明的另一种情况中，在如附图3B所示，可以在保持应力不变的情况下减小通孔矩阵的尺寸(当结合图3A和3B看时，可以发现在图3B中C列被移动靠近A列)。换言之，可以将相应的通孔A2、C2之间的距离从增大的距离d2’(图3A)减小到初始间距d2(图3B)。此时，A列与C列之间的距离d2”将小于初始间距d2。在这种情况下，随着A、C列距离的减小可以减小整个通孔阵列的尺寸。最终可以在保持应力水平不变的情况下(d2’＝d2)减小整个通孔阵列的尺寸，这在半导体器件的尺寸日益减小的今天是十分有益的。
尽管在附图3A和3B中示出了将C2向上偏移，然而，本领域技术人员应当理解，向下偏移也是可行的。在本发明的一个实施例中，在每两列中保持其中一列不动而偏移另一列。
这里以具有(001)晶向的晶片讲述了本实施例，然而，根据上述教导，本发明可以适用于具有其他晶向的晶片。为了简洁起见，这里不再详细描述。
通过上述技术方案，可以在大体上保持通孔阵列尺寸不变的情况下降低特定通孔之间的应力水平。另一方面，可以通过改变通孔阵列中的至少一部分的排布，使得在保持相应通孔之间的应力水平不变的同时减小通孔阵列的整体尺寸。
第二实施例
下面将参照附图4讲述本发明的第二实施例。
在第二实施例中，使得通孔A3偏离初始位置(虚线所示的位置)。此时，连接第2行和第3行中的相应通孔(A2、A3)的直线与列(y轴)方向成一锐角θ。与本发明的第一实施例类似的，当保持相邻两行的距离不变时(通孔阵列的面积基本上保持不变)，可以看出通孔A2与A3之间的距离变大了，从而使得相应的应力减小。
类似于图3B，也可以缩短第2行和第3行之间的距离，使得A2与A3之间的距离d1’等于初始距离的d1。此时，第2行和第3行之间的间距将小于初始距离d1。由此，可以在保持应力水平不变的情况下得到尺寸更小的阵列。在本实施例中，所形成的角θ可以与第一实施例中给出的各范围相同。
与第一实施例类似的，在本发明的一个实施例中，可以通过将一行中的通孔整体向特定方向平移，使其偏离原先位置特定的角度，由此来实现上述实施例。例如，在本发明的一个实施例中，在每两行中保持其中一行不动而偏移另一行。
第三实施例
以下将参照附图5讲述本发明的第三实施例。
附图5描述了这样的通孔布置。例如，可以通过先整体地平移图1所示的阵列的第2行，随后(例如在附图5中的向下方向)平移A列和C列来得到如图所示的布置。很显然，附图5仅仅示出了一种示例性的实施方式，其他变型的布置也是可行的。例如，首先平移列，随后再平移行。或者以随机的方式布置通孔，以使得改变排列的阵列部分中的通孔间距变大，且保持整个矩阵的尺寸没有明显变化。移动后所成的角度可以与第一实施例和第二实施例中相同。
应当注意，尽管使得通孔偏离其初始位置，然而应当保证相邻通孔之间的距离大于等于工艺允许的最小距离。本领域技术人员将会理解，此处的“工艺允许的最小距离”会随着各种应用而有所变化(例如，对于不同材料的通孔、不同类型的晶片)。
此外，尽管以硅晶片为例讲述了本发明的示例性实施例，然而，本领域技术人员应当理解，其他半导体材料的晶片也可以适用本发明，例如锗。
本领域技术人员将会理解，尽管上述各实施例仅仅示出了3＊3的通孔阵列，然而本发明的技术方案意在包含通孔阵列的任意尺寸。
实验结果
附图6示出了本发明的一种实施方式，其中在相邻两列中保持其中一列不变而移动另一行。在本实施例中，通孔深度为30μm，通孔直径为13μm，阻挡层厚度为0.06μm，而电介质层201采用厚度为0.2μm的SiO2。假设d1＝d2＝27μm，从而使得连接示例性通孔B1和A1之间的直线与x轴所成的角度为45°。B1和A1之间的距离被增大为38.178μm。
附图6中所示的排布的方式可以被视为是在(001)晶片中采用了按(100)晶向的通孔排布。其中相邻两列中的相应通孔之间的连线与x轴所成的角度为45°。或者，可以被视为将附图1所示的通孔间距增加约1.414倍后旋转45°。
附图7示出了仿真的结果。可以看出，对于半径6.5μm的通孔(横轴x＝6.5μm处)，现有的通孔排布具有明显更大的应力。而采用了本发明的通孔排布之后，应力有了显著的减小。由此可以提供可靠性增强的半导体器件。
将理解，诸如“下”或“上”或者“左”或“右”或者“水平”或“横向”或“垂直”的关系性术语在此处可用于描述如图中所示的一个元件、层或区域与另一元件、层或区域的关系。将理解，这些术语意在涵盖除了图中示出的取向之外的设备的不同取向。
除非另外限定，否则此处使用的所有术语(包括技术和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。将进一步理解，此处使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的其含义一致的含义，并且除非此处如此限定，否则不应在理想化或过度形式化的意义上进行解释。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (17)

1.一种在硅晶片中具有改进的通孔分布的半导体器件，在具有第一晶向的硅晶片中以第二晶向布置所述通孔阵列，所述通孔阵列被布置为以第一方向为行方向和以第二方向为列方向的阵列状，其特征在于：
改变所述硅晶片中的通孔阵列中的至少一部分的排布，使得在保持所述通孔阵列的面积大体上不变的情况下增大该部分中的通孔之间的距离，以降低所述硅晶片的通孔所带来的应力。
2.根据权利要求1所述的半导体器件，其中，在所述通孔阵列中，相邻的各行之间具有第一间距，以及相邻的各列之间具有第二间距。
3.根据权利要求1所述的半导体器件，其中在所述部分中通孔被布置为，使得连接相邻两列中的相应通孔的直线与所述第一方向所成的角度大于10°小于等于45°。
4.根据权利要求3所述的半导体器件，所述角度为大于等于30°至小于等于45°。
5.根据权利要求3所述的半导体器件，其中所述通孔被布置为，使得所述角度对于一列中的各通孔彼此不同。
6.根据权利要求3所述的半导体器件，其中在所述部分中通孔被布置为，通过将相邻两列中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两列之间的间距小于第二间距。
7.根据权利要求1所述的半导体器件，在所述部分中通孔被布置为，使得连接相邻两行中的相应通孔的直线与所述第二方向所成的角度为大于10°小于等于45°。
8.根据权利要求7中所述的半导体器件，所述角度为大于等于30°至小于等于45°。
9.根据权利要求7所述的半导体器件，其中所述通孔被布置为，使得所述角度对于一行中的各通孔彼此不同。
10.根据权利要求7所述的半导体器件，其中所述通孔被布置为，通过将相邻两行中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两行之间的间距小于第一间距。
11.根据权利要求1-10中任意一项所述的半导体器件，其中所述通孔形成在衬底上的电介质层中，所述通孔内壁淀积有阻挡层，并且在通孔中填充有金属。
12.根据权利要求5所述的半导体器件，所述通孔被布置为，使得连接相邻两行中的一行中的各通孔与另一行中的相应通孔的直线与所述第二方向所成的角度为大于0°小于等于45°。
13.根据权利要求5所述的半导体器件，其中所述第一晶向是(001)晶向，所述第二晶向是(110)晶向。
14.根据权利要求3所述的半导体器件，其中所述角度为45°。
15.根据权利要求7所述的半导体器件，其中所述角度为45°。
16.根据权利要求1所述的半导体器件，其中通过将通孔之间增大的距离减小到初始距离，从而使得在所述部分中相邻各行之间的距离小于第一间距以及相邻各列之间的距离小于第二间距。
17.根据权利要求2所述的半导体器件，其中第一间距等于第二间距。
CN201110458372.5A 2011-12-31 2011-12-31 具有改进排布方式的通孔阵列和具有该阵列的半导体器件 Active CN103187390B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110458372.5A CN103187390B (zh) 2011-12-31 2011-12-31 具有改进排布方式的通孔阵列和具有该阵列的半导体器件
US13/659,829 US8890320B2 (en) 2011-12-31 2012-10-24 Via arrangement and semiconductor device with the via arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110458372.5A CN103187390B (zh) 2011-12-31 2011-12-31 具有改进排布方式的通孔阵列和具有该阵列的半导体器件

Publications (2)

Publication Number Publication Date
CN103187390A CN103187390A (zh) 2013-07-03
CN103187390B true CN103187390B (zh) 2016-04-13

Family

ID=48678481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110458372.5A Active CN103187390B (zh) 2011-12-31 2011-12-31 具有改进排布方式的通孔阵列和具有该阵列的半导体器件

Country Status (2)

Country Link
US (1) US8890320B2 (zh)
CN (1) CN103187390B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805664A (zh) * 2004-11-19 2006-07-19 阿尔卡特公司 用于改良的电路板布线的非标准宽度间距
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800705B2 (ja) * 1997-01-31 2006-07-26 イビデン株式会社 ボールグリッドアレイ
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
JP2005166794A (ja) * 2003-12-01 2005-06-23 Ricoh Co Ltd 部品パッケージとプリント配線基板および電子機器
US7078812B2 (en) * 2004-08-30 2006-07-18 Hewlett-Packard Development Company, L.P. Routing differential signal lines in a substrate
JP5085296B2 (ja) * 2007-12-03 2012-11-28 新光電気工業株式会社 多層配線基板および半導体装置
CN101483150B (zh) 2009-02-13 2010-10-13 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN101483149B (zh) 2009-02-13 2010-08-04 华中科技大学 一种硅通孔互连结构的制备方法
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805664A (zh) * 2004-11-19 2006-07-19 阿尔卡特公司 用于改良的电路板布线的非标准宽度间距
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔

Also Published As

Publication number Publication date
US8890320B2 (en) 2014-11-18
CN103187390A (zh) 2013-07-03
US20130168872A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN109599402B (zh) 显示基板和显示装置
US7877874B2 (en) Process for the collective fabrication of 3D electronic modules
US9425096B2 (en) Air gap between tungsten metal lines for interconnects with reduced RC delay
US10985097B2 (en) Interposer-based damping resistor
US11824010B2 (en) Interposers for microelectronic devices
JP6948892B2 (ja) 半導体記憶装置
US20190312019A1 (en) Techniques for die tiling
KR20110048519A (ko) 영구적인 캐리어로서 인터페이스 웨이퍼를 사용하는 3ｄ 집적회로 디바이스 제조
TW201208031A (en) Air through-silicon via structure
US8659121B2 (en) Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof
CN105845701A (zh) 一种柔性显示装置及其制作方法
KR20120023917A (ko) 저항 어레이 및 이를 포함하는 반도체 장치
US20170040236A1 (en) Array substrate, method for manufacture the same, and display device
KR20220110457A (ko) 회로 기판
KR20160029778A (ko) 전도성 라인 패터닝
CN103187390B (zh) 具有改进排布方式的通孔阵列和具有该阵列的半导体器件
JP2012529226A (ja) 整調可能な特性インピーダンスを有する垂直型共平面導波路、その設計構造、およびその作製方法
CN111129302A (zh) 半导体晶圆的制造方法以及半导体装置
JP5431638B2 (ja) 半導体集積回路
JP2021502706A (ja) 半導体ウェハの集積方法及び装置
JP2017168732A (ja) 半導体装置
CN105023915B (zh) 堆栈式封装件的制法
WO2018180010A1 (ja) 半導体集積回路装置
KR20120103451A (ko) 반도체 장치
WO2019088175A1 (ja) 回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant