CN103177763B - 非易失性存储器件的读取方法 - Google Patents

非易失性存储器件的读取方法 Download PDF

Info

Publication number
CN103177763B
CN103177763B CN201210513053.4A CN201210513053A CN103177763B CN 103177763 B CN103177763 B CN 103177763B CN 201210513053 A CN201210513053 A CN 201210513053A CN 103177763 B CN103177763 B CN 103177763B
Authority
CN
China
Prior art keywords
voltage
memory cell
programming
read
cell chosen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210513053.4A
Other languages
English (en)
Other versions
CN103177763A (zh
Inventor
金道映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103177763A publication Critical patent/CN103177763A/zh
Application granted granted Critical
Publication of CN103177763B publication Critical patent/CN103177763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失性存储器件及其读取方法，所述非易失性存储器件包括第一选择晶体管、第二选择晶体管以及串联耦接在第一选择晶体管与第二选择晶体管之间的多个存储器单元。所述非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增大的方向而处于第一至第T编程状态之中的一种编程状态，其中T是大于2的自然数，且第一通过电压随着选中的存储器单元接近第T编程状态而减小。

Description

非易失性存储器件的读取方法
相关申请的交叉引用
本申请要求2011年12月21日提交的申请号为10-2011-0139633的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及用于操作非易失性存储器件的方法，更具体而言，涉及非易失性存储器件的读取方法。
背景技术
非易失性存储器件可以电执行编程操作和擦除操作，而不用执行刷新操作以在每个预定的周期重新编程数据。这种非易失性存储器件的实例包括快闪存储器件。
非易失性存储器件一般包括多个存储器单元，每个存储器单元具有隧道绝缘层、浮栅、电介质层以及控制栅的层叠结构。在非易失性存储器件中，经由已知的FN（Fowler-Nordheim）隧穿效应，通过将电子注入到存储器单元的浮栅或从存储器单元的浮栅中获取电子并且控制存储器单元的阈值电压，来实现编程操作和擦除操作。
非易失性存储器件由于存储器单元的阈值电压随着擦除/编程操作循环的次数而上升，而具有阈值电压分布宽度增大的问题。
在韩国专利公布文本No.10-2010-0087806中描述了此问题，此后称韩国专利公布文本No.10-2010-0087806为参考文件1。参考文件1提出了一种解决方法来减少以上问题。
参考文件1公开了一种方法，该方法包括如下步骤：在读取操作期间，施加读取电压到选中的存储器单元的控制栅，施加较高的通过电压到与选中的存储器单元相邻的未选中的存储器单元的控制栅，以及施加较低的通过电压到其它的未选中的存储器单元的控制栅。另外，参考文件1公开了一种尽管执行擦除/编程操作的循环次数增加，但在读取操作期间仍能产生窄的存储器单元的阈值电压分布宽度的方法。
在参考文件1中示出，由于在读取操作期间，施加到与选中的存储器单元相邻的存储器单元的控制栅的通过电压的电平增长，所以施加到选中的存储器单元的垂直和水平电场增加。因此，选中的存储器单元的浮栅会容易损耗许多电荷。随着更多的电荷被捕获在选中的存储器单元的浮栅中，且随着循环增加地更多，电荷的损耗变得更严重。
总之，在读取操作期间限制阈值电压分布宽度和防止电荷损耗是权衡关系，且很难达到两者都满足的条件。
发明内容
本发明的实施例涉及非易失性存储器件的读取方法，所述方法不管擦除/编程操作循环的次数如何增加，仍可改善选中的存储器单元的阈值电压分布宽度，并防止电荷损耗。
根据本发明的一个实施例，一种非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；和施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增加的方向处于第一至第T编程状态中的单个编程状态，其中T是大于2的自然数，且第一通过电压随着选中的存储器单元接近第T编程状态而降低。
根据本发明的另一个实施例，一种非易失性存储器件的读取方法包括以下步骤：施加读取电压到选中的存储器单元的栅极；施加第一通过电压到与选中的存储器单元相邻的存储器单元的栅极；以及施加第二通过电压到其它的存储器单元的栅极，其中，选中的存储器单元沿着阈值电压增加的方向处于第一至第T编程状态之中的一种编程状态，其中，T是大于2的自然数，且第一通过电压随着执行擦除/编程操作的循环次数的增加而增大，以及第一通过电压的增量程度随着选中的存储器单元接近第T编程状态而降低。
附图说明
图1是说明根据本发明的一个实施例的非易失性存储器件的电路图。
图2示出图1的一个存储串ST的截面。
图3示出根据本发明的一个实施例的存储器单元的阈值电压分布的曲线图。
图4是示出根据执行擦除/编程操作的循环次数，存储器单元的阈值电压分布的变化的曲线图。
图5是描述根据本发明的一个实施例的非易失性存储器件的读取方法的流程图。
图6A和图6B是例示性地描述第一通过电压的表。
图7是描述根据本发明的另一个实施例的第一通过电压的表。
图8是描述根据本发明的另一个实施例的第一通过电压的表。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限定为本文所提供的实施例。确切地说，提供这些实施例使得本公开清楚且完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图1是说明根据本发明的一个实施例的非易失性存储器件的电路图，以及图2示出图1的存储串ST的截面。
参见图1和图2，非易失性存储器件的单元阵列包括多个存储串ST、多个位线BLo和BLe以及公共源极线CSL，所述多个位线BLo和BLe分别与存储串ST的一侧耦接，所述公共源极线CSL与存储串ST的另一侧共同耦接。尽管本发明的实施例示出包括两个存储串ST和两个位线BLo和BLe的器件，但是本发明的范围不限定于此，且可以不同地改变存储串的数目和分别与存储串耦接的位线的数目。此外，位线BLo和BLe可以包括交替布置的多个奇数位线BLo和多个偶数位线BLe。与奇数位线BLo耦接的存储器单元中的奇数页编程/读取操作可以独立于与偶数位线BLe耦接的存储器单元中的偶数页编程/读取操作。
每个存储串ST包括串联耦接的源极选择晶体管SST、多个存储器单元MC以及漏极选择晶体管DST。
每个存储器单元MC包括浮栅FG和控制栅CG的层叠结构。一个存储串ST中的每个控制栅CG分别与另一个存储串ST中的每个控制栅CG耦接，以形成字线WL。共享一个字线WL的存储器单元MC由字线WL控制。
漏极选择晶体管DST控制相应的存储串ST与相应的位线BLo或BLe之间的耦接。存储串ST中的漏极选择晶体管DST的栅极彼此耦接，以形成一个漏极选择线DSL。
源极选择晶体管SST控制相应的存储串ST与公共源极线CSL之间的耦接。存储串ST中的源极选择晶体管SST的栅极彼此耦接，以形成一个源极选择线SSL。
为了容易地描述读取方法，假设偶数位线BLe是选中的位线，且将选中的字线表示为WLn，以及将与选中的字线WLn相邻的未选中的字线表示为WLn+1和WLn-1，以及将其它的未选中的字线表示为WLk。属于与选中的位线BLe耦接的存储串ST且与选中的字线WLn耦接的存储器单元MCn变成读取操作的目标。
在上述非易失性存储器件中，每个存储器单元MC可以随着执行擦除/编程操作而处于擦除状态或编程状态。具体地，多电平单元（multi-level cell）可以处于多个编程状态中的任何一种。这将在下文参照图3来描述。
图3是示出根据本发明的一个实施例的存储器单元的阈值电压分布的曲线图。
参见图3，每个存储器单元MC可以具有在擦除状态E和第一至第三编程状态P1、P2以及P3之中的任何状态。可以将具有擦除状态E的存储器单元MC设定为具有负的阈值电压分布并具有数据“11”。可以将具有第一编程状态P1的存储器单元MC设定成具有正的阈值电压分布并具有数据“01”。可以将具有第二编程状态P2的存储器单元MC设定成具有比第一编程状态P1的正的阈值电压分布大的另一正的阈值电压分布，并具有数据“00”。可以将具有第三编程状态P3的存储器单元MC设定成具有比第二编程状态P2的正的阈值电压分布大的另一正的阈值电压分布，并具有数据“10”。因此，可以储存诸如“00”、“01”、“10”以及“11”的2比特数据。随着被编程的存储器单元MC的阈值电压变得越高，即随着被编程的存储器单元从第一编程状态P1向第三编程状态P3接近，储存在存储器单元MC的浮栅FG中的电荷的数量变得越来越多。
为了在读取操作期间对读取目标存储器单元MCn的状态进行读取，在擦除状态E或第一至第三编程状态P1、P2以及P3之中的任何一种编程状态下施加不同的电压。施加处于擦除状态E的阈值电压与第一编程状态P1的阈值电压之间的第一读取电压到所述读取目标存储器单元MCn的控制栅CG。施加处于第一编程状态P1的阈值电压与第二编程状态P2的阈值电压之间的第二读取电压Vr2到所述读取目标存储器单元MCn的控制栅CG。施加处于第二编程状态P2的阈值电压与第三编程状态P3的阈值电压之间的第三读取电压Vr3到所述读取目标存储器单元MCn的控制栅CG。
尽管此实施例示例性地说明了每个存储器单元MC具有擦除状态E和三种编程状态P1、P2以及P3中的任何一种，但是本发明的范围不限定于此。在另一个实施例中，每个存储器单元MC可以具有擦除状态E和第一至第T编程状态中的任何一种，其中T是大于2的自然数。可以假设阈值电压从擦除状态E到第T编程状态是递增的。每个状态的阈值电压分布不彼此重叠。
此外，如现有技术中所描述的，随着执行擦除/编程操作的循环次数增加，编程进入多个编程状态中的任何一种编程状态的存储器单元MC的阈值电压分布宽度增大。然而，阈值电压分布宽度的增量程度根据存储器单元的编程状态而不同。这被实验证实，如图4所示。
图4是示出根据执行擦除/编程操作的循环次数，存储器单元的阈值电压分布的变化的曲线图。
从图4可以看出，在执行预定次数的擦除/编程操作的循环之后，被编程为第一至第三编程状态P1、P2和P3之中的任何一种编程状态的存储器单元MC的阈值电压分布的宽度相比于初始状态有所增加。
具体地，被编程进入第一编程状态P1的存储器单元MC的阈值电压分布宽度的增量程度最大（参见箭头①）。被编程进入第三编程状态P3的存储器单元MC的阈值电压分布宽度的增量程度最小（参见箭头③）。
因此，当每个存储器单元MC沿着阈值电压增加的方向被编程进入第一至第T编程状态之中的任何一种编程状态时，阈值电压分布的增量程度在向着第T编程状态的方向上可以是递减的，其中T是大于2的自然数。
本发明的申请人已经注意到图4所示的实验结果，并设计了可以解决改进阈值电压分布宽度与防止电荷损耗之间平衡关系的问题的读取方法。根据图4的实验结果，当每个存储体单元MC沿着阈值电压增加的方向被编程进入第一至第T编程状态之中的任何一种编程状态时，被编程进入第一编程状态的存储器单元MC随着擦除/编程操作循环的次数的增加，而具有最大的阈值电压分布宽度的增加，同时由于在浮栅中捕获的电荷的数量最小，所以在相邻的存储器单元具有最少的电荷损耗，其中T是大于2的自然数。相反地，被编程进入第T编程状态的存储器单元MC随着擦除/编程操作循环的次数的增加而具有最小的阈值电压分布宽度的增加，同时由于在浮栅中捕获的电荷的数量最多，所以具有最多的因相邻存储器单元引起的电荷损耗。考虑这些特性，本发明的一个实施例可以体现以下参照图5、6A以及6B描述的读取方法。
图5是描述根据本发明的一个实施例的非易失性存储器件的读取方法的流程图。通过再次一起参照图1至图4来描述此读取方法。
参见图5，在步骤S501中，通过施加预定的电压例如约1V到选中的位线BLe以及施加可以导通漏极选择晶体管DST的电压例如电源电压Vcc到漏极选择线DSL，来将选中的位线BLe和与选中的位线BLe耦接的存储串ST的沟道预充电。
随后，在步骤S503中，施加读取电压Vr到选中的字线WLn；施加第一通过电压VPASS1到与选中的字线WLn相邻的字线WLn±1；以及施加第二通过电压VPASS2到其它的字线WLk。
根据所述读取目标存储器单元MCn的状态而将施加到选中的字线WLn的读取电压Vr设定成不同的电平。例如，如图3所示，当将所述读取目标存储器单元MCn编程进入擦除状态E和第一至第三编程状态P1、P2以及P3中的任何一种时，将第一读取电压Vr1、第二读取电压Vr2以及第三读取电压Vr3中的任何一个施加到选中的字线WLn。第一读取电压Vr1、第二读取电压Vr2以及第三读取电压Vr3可以分别大约是0V、1.5V以及3V，但是这些值可以不同地改变。当所述读取目标存储器单元MCn的阈值电压比施加的读取电压Vr高时，所述读取目标存储器单元MCn处于关断状态。另一方面，当所述读取目标存储器单元MCn的阈值电压比施加的读取电压Vr低时，所述读取目标存储器单元MCn处于导通状态。
第一通过电压VPASS1和第二通过电压VPASS2是导通与未选中的字线WLn±1和WLk耦接的存储器单元MCn±1和MCk的电压。根据现有的技术，鉴于通常的导通电压用作第二通过电压VPASS2，通过利用比第二通过电压VPASS2高的电压作为第一通过电压VPASS1来减小所述读取目标存储器单元MCn的阈值电压分布宽度的增加。然而，随着第一通过电压VPASS1增加，所述读取目标存储器单元MCn的阈值电压分布宽度改善，而在所述读取目标存储器单元MCn处的电荷损耗由于相邻的存储器单元MCn±1的影响而增大。
因此，在本发明的实施例中，考虑所述读取目标存储器单元MCn的编程状态来调整第一通过电压VPASS1的电平。例如，当所述读取目标存储器单元MCn被编程进入具有最低阈值电压的第一编程状态P1时，考虑到根据擦除/编程操作循环的次数增加，阈值电压分布宽度的增加最大，且在相邻的存储器单元MCn±1处的电荷损耗量小，于是使用第一通过电压VPASS1的最高电平。另一方面，当所述读取目标存储器单元MCn被编程进入具有最高阈值电压的第三编程状态P3时，考虑到根据擦除/编程操作循环的次数增加，阈值电压分布宽度的增加最小，且在相邻的存储器单元MCn±1处的电荷损耗量大，于是使用第一通过电压VPASS1的最低电平。随着所述读取目标存储器单元MCn被编程进入阈值电压越高的编程状态，减小第一通过电压VPASS1。尽管第一通过电压VPASS1变化，但是第二通过电压VPASS2可以维持相同的电平。为了帮助理解，以下参照图6A和6B来示例性地描述第一通过电压VPASS1。
图6A和图6B是示例性地描述第一通过电压的表。
参见图6A，根据现有技术，不管所述读取目标存储器单元MCn的编程状态如何，施加相同电平的第一通过电压VPASS1，例如8.5V到相邻的存储器单元MCn±1。施加比第一通过电压VPASS1低的第二通过电压VPASS2，例如大约7.5V到其它的存储器单元MCk。
然而，在本发明的此实施例中，考虑所述读取目标存储器单元MCn的编程状态来控制施加到相邻的存储器单元MCn±1的第一通过电压VPASS1的电平。例如，当将所述读取目标存储器单元MCn编程进入第一编程状态P1时，第一通过电压VPASS1大约是7.5V+A1，以及当将所述读取目标存储器单元MCn编程进入第二编程状态P2时，第一通过电压VPASS1大约是7.5V+A2，以及当将所述读取目标存储器单元MCn编程进入第三编程状态P3时，第一通过电压VPASS1大约是7.5V+A3，其中A1>A2>A3（A1、A2以及A3是正电压）。
参见图6B，在达到A1>A2>A3的关系的前提下可以不同地改变A1、A2以及A3的具体值。这在附图中被呈现为实例1至11，但是可以存在除了附图中所示的实例1至11之外的不同实例。具体地，A1可以比现有技术中的高，以及A3可以比现有技术中的低，且A3可以具有负值。A3是负值意味着第一通过电压VPASS1可以比第二通过电压VPASS2低。当将所述读取目标存储器单元MCn编程进入具有最低阈值电压的第一编程状态P1时，电荷的损耗不是重要的问题。相反地，当将所述读取目标存储器单元MCn编程进入具有最高阈值电压的第三编程状态P3时，阈值电压分布宽度的增加不是重要的问题。
再次参见图5，在步骤S503中基于上述条件施加读取电压Vr、第一通过电压VPASS1和第二通过电压VPASS2之后，在步骤S505中识别选中的位线BLe的电平是否改变以读取储存在所述读取目标存储器单元MCn中的数据。
此外，在上述读取方法中，考虑所述读取目标存储器单元MCn的编程状态来控制第一通过电压VPASS1，但是本发明的范围不限定于此。根据本发明的另一个实施例，可以不仅考虑所述读取目标存储器单元MCn的编程状态，也可以考虑擦除/编程操作循环的次数来控制第一通过电压VPASS1的电平。这里，随着擦除/编程操作循环的次数增加，阈值电压分布宽度的变化和电荷的损耗量恶化。这将在下文参照图7和图8来描述。
图7是描述根据本发明的另一个实施例的第一通过电压的表。
参见图7，当擦除/编程操作循环的次数是0K时，存在少量的阈值电压分布宽度的增加和少量的电荷损耗。因此，不管所述读取目标存储器单元MCn的编程状态如何（参见组1），可以利用相同电平的第一通过电压VPASS1，例如大约8.5V。
然而，阈值电压分布宽度的增加随着擦除/编程操作循环的次数增加而变大。为了防止阈值电压分布宽度增大，第一通过电压VPASS1的电平从组1到组7是递增的。简言之，将循环次数分成若干个区段，例如0至0.5K、0.5至1.0K、1.0至1.5K、1.5至2.0K、2.0至2.5K、2.5至3.0K、以及3.0K以上，且第一通过电压VPASS1的电平随着其进行到下一区段而增加预定的程度。将第一通过电压VPASS1的增量程度表示为Δ。对于本领域的技术人员显然的是可以将区段数不同地修改成大于2。
如上所述，当所述读取目标存储器单元MCn被编程进入第一编程状态P1时，阈值电压分布宽度的增加大，而电荷的损耗小。因此，第一通过电压VPASS1的增量程度Δ可以最大，例如大约0.1V。另一方面，当所述读取目标存储器单元MCn被编程进入第三编程状态P3时，阈值电压分布宽度的增加小，而电荷损耗大。因此，第一通过电压VPASS1的增量程度Δ可以最小，例如大约0.03V。对于本领域的技术人员显然的是，在每个编程状态中第一通过电压VPASS1的增量程度Δ的具体值可以不同。
第一通过电压VPASS1的电平根据擦除/编程操作的循环次数而增大，但是第一通过电压VPASS1的增量程度Δ随着所述读取目标存储器单元MCn被编程进入阈值电压越高的编程状态而变小。
图8是描述根据本发明的另一个实施例的第一通过电压的表。
在图7所示的情况下，第一通过电压VPASS1的增量程度Δ根据编程状态而改变，但是第一通过电压VPASS1的增量程度Δ在任何一种编程状态下都维持相同的电平。然而，当擦除/编程操作循环的次数较小，如在组1和组2的情况下时，阈值电压分布宽度的增加和电荷损耗并不较大。另一方面，当擦除/编程操作循环的次数较大，如在组6和组7的情况下时，阈值电压分布宽度的增加和电荷损耗大。简言之，当擦除/编程操作的循环的次数较大时，控制第一通过电压VPASS1更加重要。
因此，参见图8，当擦除/编程操作循环的次数较小，如在组1和组2的情况下时，将低的权重赋予第一通过电压VPASS1的增量程度Δ，例如大约0.97。换言之，针对组1和组2的情况，将第一通过电压VPASS1的增量程度Δ乘以0.97。相反地，当擦除/编程操作循环的次数较大，如在组6和组7的情况下时，将高的权重赋予第一通过电压VPASS1的增量程度Δ，例如大约1.03。换言之，针对组6和组7的情况，将第一通过电压VPASS1的增量程度Δ乘以1.03。在本文中，可以不同地改变权重的具体值。
总之，尽管根据循环的次数，考虑编程状态而增大第一通过电压VPASS1的电平，但并非将第一通过电压VPASS1的电平增大相同的增量程度，而是根据执行擦除/编程操作循环的次数，对第一通过电压VPASS1的增量程度Δ赋予权重来增大第一通过电压VPASS1的电平，以这种方式，使得当循环的次数小时，第一通过电压VPASS1的增量程度Δ变小，而当循环的次数大时，第一通过电压VPASS1的增量程度Δ变大。
根据本发明的实施例，非易失性存储器件的读取方法不管擦除/编程操作循环次数如何增加，都可以改善选中的存储器单元的阈值电压分布宽度，并防止电荷损耗。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (14)

1.一种非易失性存储器件的读取方法，包括以下步骤：
施加读取电压到选中的存储器单元的栅极；
施加第一通过电压到与所述选中的存储器单元相邻的存储器单元的栅极；以及
施加第二通过电压到其它的存储器单元的栅极，
其中，所述选中的存储器单元沿阈值电压增加的方向而处于第一至第T编程状态中的单个编程状态，其中，T是大于2的自然数，且
所述第一通过电压随着所述选中的存储器单元接近第T编程状态而减小。
2.如权利要求1所述的读取方法，其中，所述第一通过电压等于或高于所述第二通过电压。
3.如权利要求1所述的读取方法，其中：当所述选中的存储器单元处于第一至第T-1编程状态中的一种编程状态时，所述第一通过电压比所述第二通过电压高；以及
当所述选中的存储器单元处于第T编程状态时，所述第一通过电压等于或低于所述第二通过电压。
4.如权利要求1所述的读取方法，其中，所述第二通过电压是恒定的。
5.如权利要求1所述的读取方法，其中，随着擦除/编程操作循环的次数增加，所述第一通过电压增大。
6.如权利要求5所述的读取方法，其中，所述第一通过电压的增量程度随着所述选中的存储器单元接近第T编程状态而减小。
7.如权利要求6所述的读取方法，其中，当所述选中的存储器单元处于一种编程状态时，所述第一通过电压的增量程度是恒定的。
8.如权利要求6所述的读取方法，其中，当所述选中的存储器单元处于一种编程状态时，所述第一通过电压的增量程度随着所述擦除/编程操作循环的次数的增加而增大。
9.一种非易失性存储器件的读取方法，包括以下步骤：
施加读取电压到选中的存储器单元的栅极；
施加第一通过电压到与所述选中的存储器单元相邻的存储器单元的栅极；以及
施加第二通过电压到其它的存储器单元的栅极，
其中，所述选中的存储器单元沿着阈值电压增大的方向而处于第一至第T编程状态之中的一种编程状态，其中，T是大于2的自然数，且
所述第一通过电压随着执行擦除/编程操作的循环次数的增加而增大，且所述第一通过电压的增量程度随着所述选中的存储器单元接近所述第T编程状态而减小。
10.如权利要求9所述的读取方法，其中，当所述擦除/编程操作循环的次数为0时，所述第一通过电压等于或高于所述第二通过电压。
11.如权利要求9所述的读取方法，其中，当所述擦除/编程操作循环的次数为0时，所述第一通过电压是恒定的而与所述选中的存储器单元的编程状态无关。
12.如权利要求9所述的读取方法，其中，所述第二通过电压是恒定的。
13.如权利要求9所述的读取方法，其中，当所述选中的存储器单元处于一种编程状态时，所述第一通过电压的增量程度是恒定的。
14.如权利要求9所述的读取方法，其中，当所述选中的存储器单元处于一种编程状态时，所述第一通过电压的增量程度随着所述擦除/编程操作循环次数的增加而增大。
CN201210513053.4A 2011-12-21 2012-12-04 非易失性存储器件的读取方法 Active CN103177763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110139633A KR20130072084A (ko) 2011-12-21 2011-12-21 비휘발성 메모리 장치의 리드 방법
KR10-2011-0139633 2011-12-21

Publications (2)

Publication Number Publication Date
CN103177763A CN103177763A (zh) 2013-06-26
CN103177763B true CN103177763B (zh) 2017-06-27

Family

ID=48637562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210513053.4A Active CN103177763B (zh) 2011-12-21 2012-12-04 非易失性存储器件的读取方法

Country Status (3)

Country Link
US (1) US9159436B2 (zh)
KR (1) KR20130072084A (zh)
CN (1) CN103177763B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101556681B1 (ko) * 2014-07-02 2015-10-02 서울대학교산학협력단 셀 스트링에서의 읽기 방법
KR20160136675A (ko) 2015-05-20 2016-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
TWI615852B (zh) * 2017-01-19 2018-02-21 群聯電子股份有限公司 記憶體重讀方法、記憶體儲存裝置及記憶體控制電路單元
CN108538333B (zh) * 2017-03-06 2022-02-11 北京兆易创新科技股份有限公司 Nand闪存的读操作处理方法、装置和nand存储设备
CN108735265A (zh) * 2017-04-24 2018-11-02 北京兆易创新科技股份有限公司 一种读操作方法和装置
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
CN113823345B (zh) * 2020-03-27 2024-06-18 长江存储科技有限责任公司 存储器的读取方法、装置及存储系统
CN114203236A (zh) * 2021-12-10 2022-03-18 北京得瑞领新科技有限公司 Nand闪存的数据读操作电压施加方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315813A (zh) * 2007-06-01 2008-12-03 海力士半导体有限公司 用于降低读取干扰的读取闪速存储器件的方法
US7995388B1 (en) * 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007012157D1 (de) 2006-03-03 2011-03-03 Sandisk Corp Leseverfahren für nichtflüchtigen Speicher mit Kompensation der Floating-Gate Kopplung
KR100967004B1 (ko) * 2008-08-05 2010-06-30 주식회사 하이닉스반도체 플래시 메모리 장치의 동작 제어 방법
KR20100087806A (ko) 2009-01-29 2010-08-06 주식회사 하이닉스반도체 플래시 메모리 소자의 데이터 독출방법
US7898864B2 (en) * 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
KR101784973B1 (ko) * 2010-11-11 2017-10-13 삼성전자주식회사 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315813A (zh) * 2007-06-01 2008-12-03 海力士半导体有限公司 用于降低读取干扰的读取闪速存储器件的方法
US7995388B1 (en) * 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SD控制器的闪存测试系统设计与研究;麻伟建，胡建萍，付建云;《计算机测量与控制》;20090930;全文 *

Also Published As

Publication number Publication date
US20130163339A1 (en) 2013-06-27
US9159436B2 (en) 2015-10-13
CN103177763A (zh) 2013-06-26
KR20130072084A (ko) 2013-07-01

Similar Documents

Publication Publication Date Title
CN103177763B (zh) 非易失性存储器件的读取方法
JP5095102B2 (ja) フラッシュメモリ素子
CN105830165B (zh) 基于非易失性存储器的性能来优化通过电压和初始编程电压
US8711634B2 (en) Nonvolatile semiconductor memory device and method for controlling the same
US20140063965A1 (en) Nonvolatile semiconductor memory device
US20110026330A1 (en) Program method of flash memory device
CN109817266A (zh) 非易失性存储设备及其擦除方法
US8520438B2 (en) Program method of nonvolatile memory device
CN109817262A (zh) 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
US8385119B2 (en) Non-volatile semiconductor memory device
CN109817624A (zh) 存储器及其操作方法
CN110289034A (zh) 非易失性存储器及其操作方法
JP2008090997A (ja) フラッシュメモリ素子とそのプログラム方法
CN106504791A (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
CN109545260A (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
CN109559776A (zh) 非易失性存储器装置及其读出方法
CN109119115A (zh) 存储器件
JP2011150749A (ja) 不揮発性半導体記憶装置
CN106057239B (zh) 闪存阵列的编程操作方法
CN110189783A (zh) 非易失性三维半导体存储器件的多值编程方法及系统
US9208896B2 (en) Nonvolatile semiconductor memory device
US20090129170A1 (en) Method of programming non-volatile memory device
US8971127B2 (en) NAND flash memory programming
US20110239096A1 (en) Data memory device and method of programming to the same
US20080303077A1 (en) Flash memory with 4-bit memory cell and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant