CN103165431B - 栅介质层及mos晶体管的形成方法 - Google Patents

栅介质层及mos晶体管的形成方法 Download PDF

Info

Publication number
CN103165431B
CN103165431B CN201110428309.7A CN201110428309A CN103165431B CN 103165431 B CN103165431 B CN 103165431B CN 201110428309 A CN201110428309 A CN 201110428309A CN 103165431 B CN103165431 B CN 103165431B
Authority
CN
China
Prior art keywords
duty ratio
low
power
nitrogen ion
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110428309.7A
Other languages
English (en)
Other versions
CN103165431A (zh
Inventor
何永根
禹国宾
吴兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110428309.7A priority Critical patent/CN103165431B/zh
Publication of CN103165431A publication Critical patent/CN103165431A/zh
Application granted granted Critical
Publication of CN103165431B publication Critical patent/CN103165431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种栅介质层及MOS晶体管的形成方法。其中栅介质层的形成方法，包括：提供半导体衬底；于半导体衬底上形成二氧化硅层；在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。本发明保证了氮氧化硅层的氮元素分布更接近表面，在表面的比例更大，又避免了氮离子对半导体衬底的破坏，提高了半导体器件的性能。

Description

栅介质层及MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及栅介质层及MOS晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。
在美国专利US6664195中提供了一种形成金属栅极的方法，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺(CMP)；除去所述替代栅结构后形成沟槽；在沟槽底部依次形成栅介质层、高K介质层；再通过PVD方法在所述沟槽内的高K介质层上形成金属层，且将金属层填充满沟槽，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。
现有，制造高K/金属栅极(HKMG)器件时，为缩小产生高性能的电势，需要削减栅介质层的等效氧化层厚度(EOT)。然而，随着栅介质层的厚度不断减薄，需要在以二氧化硅为材料的栅介质层表面采用等离子体工艺注入氮离子以提高栅介质层的K(介电常数)值；然而在氮离子注入过程中，由于分布不均导致K值偏移，且氮离子对半导体衬底产生损害，影响后续形成于半导体衬底上的半导体器件的性能。
发明内容
本发明解决的问题是提供一种栅介质层及MOS晶体管的形成方法，防止栅介质层的K值偏移，影响半导体器件的性能。
为解决上述问题，本发明提供一种栅介质层的形成方法，包括：
提供半导体衬底；
于半导体衬底上形成二氧化硅层；
在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；
在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。
可选的，所述高功率为900W～2500W。
可选的，所述高占空比为10％～100％。
可选的，所述低功率为300W～900W。
可选的，所述低占空比为3％～10％。
可选的，注入氮离子的时间为10s～180s。
可选的，氮离子经过等离子体处理氮气或一氧化氮形成。
可选的，在高功率高占空比条件下注入氮离子之后，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之前还包括步骤：进行第一退火工艺。
可选的，在低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之后还包括步骤：进行第二退火工艺。
本发明实施例还提供一种MOS晶体管的形成方法，包括：
提供衬底，在所述衬底表面形成替代栅极结构；
以替代栅极结构为掩膜，在衬底内形成源/漏极；
在衬底上形成层间介质层，且所述层间介质层表面与替代栅极结构顶部齐平；
以层间介质层为掩膜，去除替代栅极结构，形成沟槽；
于沟槽内的半导体衬底上形成二氧化硅层；
在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；
在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子，形成氮氧化硅层，所述二氧化硅层和氮氧化硅层构成栅介质层；
在栅介质层上形成填充满沟槽的金属栅极。
与现有技术相比，本发明具有以下优点：进行高功率高占空比氮离子注入；在各次高功率高占空比条件下注入氮离子之前或之后，在低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。在高功率高占空比的条件下向二氧化硅层表面注入氮离子，可以使氮元素在二氧化硅层浓度较高，于二氧化硅层表面形成氮氧化硅层；然后在低功率低占空比或低功率高占空比或高功率低占空比条件下继续向二氧化硅层表面注入离子，由于等离子体能量较低能使氮离子集中在二氧化硅层表面，而不会深入二氧化硅层内部至半导体衬底内，不但保证了氮氧化硅层的均匀性，又避免了氮离子对半导体衬底的破坏，提高了半导体器件的性能。
附图说明
图1是现有技术形成高K栅介质层的流程示意图；
图2是本发明形成高K栅介质层的具体实施方式流程示意图；
图3至图5为本发明形成高K栅介质层的第一实施例结构示意图；
图6至图10为本发明形成高K栅介质层的第二实施例结构示意图；
图11至图16为本发明形成包含金属栅极的晶体管的第二实施例结构示意图；
图17为本发明与现有技术形成的高K栅介质层内氮离子分布比较图。
具体实施方式
发明人制作如图1所示的高K栅介质层，执行步骤S1，提供半导体衬底；执行步骤S2，在所述半导体衬底表面形成以二氧化硅层；执行步骤S3，在高功率高占空比(Duty Ratio)条件下，对二氧化硅层表面进行氮离子注入，于二氧化硅层表面形成氮氧化硅层，所述二氧化硅层和氮氧化硅层组成高K栅介质层。现有技术在向二氧化硅层表面注入氮离子时，会采用等离子体工艺对氮气或一氧化氮进行等离子体化形成氮离子；而目前等离子体工艺过程中只采用一个工艺条件，为使氮离子注入二氧化硅层形成氮氧化硅层，需要整个过程在高功率高占空比条件下进行。但是，由于高功率高占空比参数下等离子体工艺的能量较大的特点，会造成氮离子注入过程中，不能使氮元素主要分布在表面，且氮离子体会渗入至半导体衬底内，对半导体衬底产生损害，影响后续形成于半导体衬底上的半导体器件的性能。
为解决上述问题，本发明实施方式提供一种如图2所示的高K栅介质层的形成方法，执行步骤S11，提供半导体衬底；执行步骤S12，于半导体衬底上形成二氧化硅层；执行步骤S13，在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；执行步骤S14，在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子。
本发明实施方式还提供一种MOS晶体管的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构；以替代栅极结构为掩膜，在衬底内形成源/漏极；在衬底上形成层间介质层，且所述层间介质层表面与替代栅极结构顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；于沟槽内的半导体衬底上形成二氧化硅层；在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子；在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子，形成氮氧化硅层，所述二氧化硅层和氮氧化硅层构成栅介质层；在栅介质层上形成填充满沟槽的金属栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
实施例一
图3至图5为本发明形成高K栅介质层的第一实施例结构示意图。
如图3所示，提供半导体衬底100；所述半导体衬底100内形成有隔离区(未示出)及位于隔离区之间的有源区；在有源区的半导体衬底100上形成二氧化硅层102。
本实施例中，所述半导体衬底200可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料，例如砷化镓等III-V族化合物。
本实施例中，形成二氧化硅层102的方法为热氧化法或化学气相沉积法。
如图4所示，设置工艺参数，在高功率高占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，生成第一氮离子104；第一氮离子104与二氧化硅层102反应，在二氧化硅层102表面形成氮氧化硅层106。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的高功率为900W～2500W；高占空比为10％～100％。
形成氮氧化硅层106以后，进行第一退火工艺，使第一氮离子104与二氧化硅成键。
如图5所示，重新设置工艺参数，在低功率低占空比或低功率高占空比或高功率低占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，向氮氧化硅层106内注入第二氮离子108，使氮离子均匀分布于二氧化硅层102表面。所述二氧化硅层102和氮氧化硅层106构成高K栅介质层。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的低功率为300W～900W；低占空比为3％～10％。
在注入第二氮离子108后，进行第二退火工艺，使第二氮离子108与二氧化硅成键。
对于高功率高占空比条件下注入氮离子的时间、低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子的时间的选择可根据实际工艺进行选取。例如，现有工艺为形成厚度小于10nm的栅介质层时，如果采用的注入氮离子时间为40s；那么采用本实施例的工艺，在高功率高占空比条件下注入第一氮离子104时间为30s以形成氮氧化硅层，在低功率低占空比或低功率高占空比或高功率低占空比条件下注入第二氮离子108时间为15s使氮离子分布均匀且集中于二氧化硅层102表面。相应本发明实施注入氮离子时间的总和大于现有注入氮离子形成氮氧化硅层的时间。
本实施例中，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子的时间是总注入氮离子占空比时间的3％～10％。
本实施例中，氮离子总注入剂量为8×1014～8×1015/cm3。总注入时间为10s～180s。
实施例二
图6至图10为本发明形成高K栅介质层的第二实施例结构示意图。
如图6所示，提供半导体衬底200；所述半导体衬底200内形成有隔离区(未示出)及位于隔离区之间的有源区；在有源区的半导体衬底200上形成二氧化硅层202。
本实施例中，形成二氧化硅层202的方法为热氧化法或化学气相沉积法。
如图7所示，设置工艺参数，在第一次高功率高占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，生成第一氮离子204；第一氮离子204与二氧化硅层202反应，在二氧化硅层202表面形成氮氧化硅层206。
本实施例中，对向等离子体腔室内通入含氮气体进行第一次等离子体化的第一次高功率为900W～2500W；高占空比为10％～100％。
形成氮氧化硅层206以后，进行第一退火工艺，使第一氮离子204与二氧化硅成键。
如图8所示，重新设置工艺参数，在第一次低功率低占空比或低功率高占空比或高功率低占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，向氮氧化硅层206内注入第二氮离子208，使氮离子均匀分布于二氧化硅层202表面。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的第一次低功率为300W～900W；低占空比为3％～10％。
注入第二氮离子208以后，进行第二退火工艺，使第二氮离子208与二氧化硅成键。
如图9所示，再次设置工艺参数，在第二次高功率高占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，生成第三氮离子210；第三氮离子210与二氧化硅层202反应，使氮氧化硅层206的厚度达到预定厚度。
本实施例中，对向等离子体腔室内通入含氮气体进行第二次等离子体化的第二次高功率为900W～2500W；高占空比为10％～100％。
注入第三氮离子210以后，进行第三退火工艺，使第三氮离子210与二氧化硅成键。
如图10所示，重新设置工艺参数，在第二次低功率低占空比或低功率高占空比或高功率低占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，向氮氧化硅层206内注入第四氮离子212，使氮离子均匀分布于二氧化硅层202表面且集中于二氧化硅层202表面。所述二氧化硅层202和氮氧化硅层206构成高K栅介质层。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的第二次低功率为300W～900W；低占空比为3％～10％。
注入第四氮离子212以后，进行第四退火工艺，使第四氮离子212与二氧化硅成键。
对于高功率高占空比条件下注入氮离子的时间、低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子的时间的选择可根据实际工艺进行选取。例如，现有工艺为形成厚度小于10nm的栅介质层时，如果采用的注入氮离子时间为40s；那么采用本实施例的工艺，在第一次高功率高占空比条件下注入第一氮离子204时间为20s以形成氮氧化硅层，在第一次低功率低占空比或低功率高占空比或高功率低占空比条件下注入第二氮离子208时间为7s使氮离子分布均匀且集中于二氧化硅层202表面，在第二次高功率高占空比条件下注入第三氮离子210时间为15s使氮氧化硅层的厚度达到预定厚度，在第二次低功率低占空比或低功率高占空比或高功率低占空比条件下注入第四氮离子212时间为8s进一步巩固氮离子分布均匀且集中于二氧化硅层202表面。相应本发明实施注入氮离子时间的总和大于现有注入氮离子形成氮氧化硅层的时间。
本实施例中，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子的时间是总注入氮离子时间的3％～10％。
本实施例中，氮离子总注入剂量为8×1014～8×1015/cm3。总注入时间为10s～180s。
本发明不局限于上述两个实施例，还可以进行三次、四次……N次(N为自然数)高功率高占空比条件下的氮离子注入；在每次高功率高占空比条件下注入氮离子后，均需进行低功率低占空比或低功率高占空比或高功率低占空比条件下的氮离子注入。
图11至图16为本发明形成包含金属栅极的晶体管的第二实施例结构示意图。
如图11所示，提供半导体衬底300；半导体衬底300上依次形成替代栅介电层304和替代栅电极层306，所述替代栅介电层304和替代栅电极层306构成替代栅极结构。具体形成替代栅电极层202工艺如下：在替代栅介电层304上形成多晶硅层，在多晶硅层上形成光刻胶层；对光刻胶层进行曝光显影，形成栅极图形；以图案化光刻胶层为掩膜，刻蚀多晶硅层和替代栅介电层304至露出半导体衬底300。
继续参考图11，在半导体衬底300上形成侧墙308，所述侧墙308位于替代栅极结构两侧。具体形成工艺如下：用化学气相沉积法在半导体衬底300上及替代栅极结构周围形成侧墙层；用回刻蚀工艺刻蚀侧墙层至露出半导体衬底300和替代栅极结构顶部。
再参考图11，以替代栅极结构和替代栅极结构两侧的侧墙308为掩膜，向所述半导体衬底300进行离子注入，形成源/漏极302。在注入离子之后，对所述半导体衬底300进行热处理，使源极208和漏极208中的注入离子发生纵向与横向的均匀扩散。
然后，在半导体衬底300上沉积层间介质层310，所述层间介质层310覆盖替代栅极结构；采用化学机械研磨(CMP)方法研磨层间介质层310至露出替代栅极结构顶部。
本实施例中，所述层间介质层310的材料为氧化硅或氮氧化硅等。形成层间介质层310的方法是化学气相沉积法。
如图12所示，以层间介质层310为掩膜，用干法刻蚀法或湿法刻蚀法刻蚀去除替代栅极结构，形成沟槽。
如图13所示，在沟槽内的半导体衬底200上形成二氧化硅层312。
本实施例中，形成二氧化硅层102的方法为热氧化法或化学气相沉积法。
在形成二氧化硅层312之前，会对半导体衬底进行处理。例如，对半导体衬底300进行RCA清洗，所述RCA清洗包括：先用SPM清洗，即用H2SO4溶液和H2O2溶液按比例配成SPM溶液，SPM溶液具有很强的氧化能力，可将金属颗粒氧化后溶于清洗液。然后，用DHF清洗，即用一定浓度的氢氟酸去除硅片表面的自然氧化膜，而附着在自然氧化膜上的杂质也被溶解到清洗液中，同时DHF抑制了氧化膜的形成。接着，APM清洗：就是使用NH4OH溶液和H2O2溶液进行清洗，硅片表面由于H2O2氧化作用生成氧化膜，该氧化膜又被NH4OH腐蚀，腐蚀后立即又发生氧化，氧化和腐蚀反复进行，因此附着在衬底表面的颗粒和金属也随腐蚀层而落入清洗液内。
如图14所示，设置工艺参数，在高功率高占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，生成第一氮离子316；第一氮离子316与二氧化硅层312反应，在二氧化硅层312表面形成氮氧化硅层314。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的高功率为900W～2500W；高占空比为10％～100％。
形成氮氧化硅层314以后，进行第一退火工艺，使第一氮离子314与二氧化硅成键。
如图15所示，重新设置工艺参数，在低功率低占空比或低功率高占空比或高功率低占空比条件下对向等离子体腔室内通入的含氮气体进行等离子体化，向氮氧化硅层314内注入第二氮离子318，使氮离子均匀分布于二氧化硅层312表面。所述二氧化硅层312和氮氧化硅层314构成高K栅介质层。
本实施例中，对向等离子体腔室内通入含氮气体进行等离子体化的低功率为300W～900W；低占空比为3％～10％。
在注入第二氮离子318后，进行第二退火工艺，使第二氮离子318与二氧化硅成键。
本实施例中，所述高K栅介质层的厚度为2埃～10埃。
如图16所示，在沟槽内填充满金属层，形成金属栅极320。具体形成金属栅极320的工艺为：在层间介质层310上形成金属层，且将所述金属层填充满沟槽；用化学机械研磨法平坦化金属层至露出层间介质层310，形成金属栅极320。
其中，所述金属层214的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
图17为本发明与现有技术形成的高K栅介质层内氮离子分布比较图。如图17所示，现有技术在一个高功率高占空比条件下向二氧化硅层表面注入氮离子，氮离子在二氧化硅层表面并不是分布均匀，并且在二氧化硅层的各深度都分布相当数量；不但会导致栅介质层K值偏移，而且氮离子对半导体衬底产生损害。而采用本发明的方案，在采用高功率高占空比的等离子体工艺向二氧化硅层表面注入氮离子后，采用低功率低占空比或低功率高占空比或高功率低占空比等离子体工艺再向二氧化硅层表面注入氮离子；可以从图中看出在二氧化硅层表面氮离子浓度分布均匀，多数氮离子集中于二氧化硅层表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种栅介质层的形成方法，其特征在于，包括：
提供半导体衬底；
于半导体衬底上形成二氧化硅层；
在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子，形成预定厚度的氮氧化硅层，所述二氧化硅层与氮氧化硅层构成栅介质层；
在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子，提高栅介质层的K值，所述高功率为900W～2500W，所述低功率为300W，所述高占空比为10％～100％，所述低占空比为3％。
2.根据权利要求1所述栅介质层的形成方法，其特征在于，注入氮离子的时间为10s～180s。
3.根据权利要求1或2任一项栅介质层的形成方法，其特征在于，氮离子经过等离子体处理氮气或一氧化氮形成。
4.根据权利要求1所述栅介质层的形成方法，其特征在于，在高功率高占空比条件下注入氮离子之后，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之前还包括步骤：进行第一退火工艺。
5.根据权利要求1所述栅介质层的形成方法，其特征在于，在低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之后还包括步骤：进行第二退火工艺。
6.一种MOS晶体管的形成方法，其特征在于，包括：
提供衬底，在所述衬底表面形成替代栅极结构；
以替代栅极结构为掩膜，在衬底内形成源/漏极；
在衬底上形成层间介质层，且所述层间介质层表面与替代栅极结构顶部齐平；
以层间介质层为掩膜，去除替代栅极结构，形成沟槽；
于沟槽内的半导体衬底上形成二氧化硅层；
在至少一次高功率高占空比条件下，于二氧化硅层表面注入氮离子，形成预定厚度的氮氧化硅层，所述二氧化硅层与氮氧化硅层构成栅介质层；
在各次高功率高占空比条件下注入氮离子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比条件下，向二氧化硅层表面注入氮离子，提高栅介质层的K值，所述高功率为900W～2500W，所述低功率为300W，所述高占空比为10％～100％，所述低占空比为3％；
在栅介质层上形成填充满沟槽的金属栅极。
7.根据权利要求6所述MOS晶体管的形成方法，其特征在于，注入氮离子的时间为10s～180s。
8.根据权利要求6或7任一项MOS晶体管的形成方法，其特征在于，氮离子经过等离子体处理氮气或一氧化氮形成。
9.根据权利要求6所述MOS晶体管的形成方法，其特征在于，在高功率高占空比条件下注入氮离子之后，低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之前还包括步骤：进行第一退火工艺。
10.根据权利要求6所述MOS晶体管的形成方法，其特征在于，在低功率低占空比或低功率高占空比或高功率低占空比条件下注入氮离子之后还包括步骤：进行第二退火工艺。
CN201110428309.7A 2011-12-19 2011-12-19 栅介质层及mos晶体管的形成方法 Active CN103165431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110428309.7A CN103165431B (zh) 2011-12-19 2011-12-19 栅介质层及mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110428309.7A CN103165431B (zh) 2011-12-19 2011-12-19 栅介质层及mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103165431A CN103165431A (zh) 2013-06-19
CN103165431B true CN103165431B (zh) 2016-08-31

Family

ID=48588418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110428309.7A Active CN103165431B (zh) 2011-12-19 2011-12-19 栅介质层及mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103165431B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
CN1659680A (zh) * 2002-06-12 2005-08-24 应用材料有限公司 用于处理衬底的等离子体方法和装置
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
CN1659680A (zh) * 2002-06-12 2005-08-24 应用材料有限公司 用于处理衬底的等离子体方法和装置
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法

Also Published As

Publication number Publication date
CN103165431A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
TWI294665B (en) Forming integrated circuits with replacement metal gate electrodes
TW201913760A (zh) 半導體裝置與其製作方法
CN103854982A (zh) 半导体器件的制造方法
CN104733313B (zh) 鳍式场效应晶体管的形成方法
KR102184593B1 (ko) 반도체 디바이스를 위한 게이트 구조물
CN102769033A (zh) 具有高击穿电压的hemt及其制造方法
CN103855016A (zh) 半导体器件的制造方法
CN104752205B (zh) 半导体器件及其形成方法
CN103107073B (zh) 金属栅极的形成方法
CN103165431B (zh) 栅介质层及mos晶体管的形成方法
CN103855007A (zh) P型mosfet的制造方法
CN103855013A (zh) N型mosfet的制造方法
WO2004051728A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN105990235B (zh) 半导体器件的形成方法
US20080176384A1 (en) Methods of forming impurity regions in semiconductor devices
CN104576346B (zh) 沟槽型mos器件中沟槽栅的制备方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
CN103681332B (zh) 晶体管的形成方法、半导体器件的形成方法
US20100159680A1 (en) Method for Manufacturing Semiconductor Device
CN105097937B (zh) 一种横向导电结构 SiC MOSFET 功率器件
KR20100067870A (ko) 모스펫 및 그 제조방법
CN109285876A (zh) 半导体结构及其形成方法
CN101937848B (zh) Mos晶体管及其制作方法
CN104425265B (zh) Pmos晶体管的形成方法及cmos晶体管的形成方法
CN108630521A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant