CN103137706A - 基于应变硅技术的深耗尽沟道晶体管 - Google Patents
基于应变硅技术的深耗尽沟道晶体管 Download PDFInfo
- Publication number
- CN103137706A CN103137706A CN2013100638412A CN201310063841A CN103137706A CN 103137706 A CN103137706 A CN 103137706A CN 2013100638412 A CN2013100638412 A CN 2013100638412A CN 201310063841 A CN201310063841 A CN 201310063841A CN 103137706 A CN103137706 A CN 103137706A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- germanium
- strained
- germanium silicon
- strained silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体器件结构领域，具体涉及一种基于应变硅技术的深耗尽沟道晶体管及其制备方法。应变硅技术是通过利用硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。深耗尽沟道能够有效减小随机杂质波动（RDF），从而能够有效降低阈值电压波动、工作电压和功耗。本发明通过引入应变硅技术和深耗尽沟道，能够有效降低阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。
Description
技术领域
本发明属于半导体器件结构领域，涉及一种晶体管及其制造方法，具体涉及一种基于应变硅技术的深耗尽沟道晶体管及其制造方法。
背景技术
随着集成电路产业的不断发展，以CMOS（互补金属氧化物半导体）器件等比例缩小为动力的硅基集成电路技术已经迈入纳米尺寸，并将继续遵循摩尔定律进一步缩小器件尺寸，以满足芯片微型化、高密度化、高速化和系统集成化的要求。但是，进一步缩小晶体管的尺寸也面临着诸多难题。
难题之一是载流子迁移率的退化和速度饱和效应，会导致器件频率特性不理想，难以满足超高速电路的要求。尽管砷化镓(GaAs)基化合物器件频率特性优越，但其成本高、机械强度低、散热性能不好、大直径单晶制备困难等因素制约了它的广泛应用和发展。
难题之二是短沟道器件阈值电压对沟道长度的变化非常敏感。当沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅氧化层下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小，同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阈值电压增加变得十分显著，从而工作电压也要随之增大，会导致功耗大大增加。
发明内容
本发明的目的在于提出一种基于应变硅技术的深耗尽沟道晶体管，能大幅提高空穴和电子迁移率，增强跨导和驱动电流，并能够有效降低阈值电压波动、工作电压和功耗。
本发明提供的一种基于应变硅技术的深耗尽沟道晶体管，具体包括：
一个硅衬底；
在所述硅衬底上形成的锗硅层；
在所述锗硅层之上形成的未掺杂的应变硅层；
在所述应变硅层之上形成的栅氧化层；
在所述栅氧化层之上形成的多晶硅栅极；
在所述多晶硅栅极的两侧形成的栅极侧墙；
在所述锗硅层内形成的重掺杂的屏蔽区；
在所述锗硅层内、所述屏蔽区之上形成的轻掺杂的阈值电压设定区；
所述的未掺杂的应变硅层作为晶体管的沟道区；
在所述应变硅层和所述锗硅层内、所述多晶硅栅极的两侧分别形成有晶体管的源区和漏区；
在所述应变硅层、所述锗硅层和硅衬底内、所述源区和所述漏区的非栅极侧形成有浅槽隔离区。
如上所述的基于应变硅技术的深耗尽沟道晶体管，所述的锗硅层包括一层线性渐变的锗硅缓冲层和和一层锗组分固定的弛豫锗硅层。
进一步地，本发明还提出了上述基于应变硅技术的深耗尽沟道晶体管的制造方法，包括：
在提供的硅衬底上生长一层锗硅层；
在硅衬底及形成的锗硅层内进行阱注入；
通过离子注入在所述锗硅层内形成重掺杂的屏蔽区；
通过离子注入在所述锗硅层内所述重掺杂的屏蔽区之上形成轻掺杂的阈值电压设定区；
在所述锗硅层之上外延生长一层未掺杂的应变硅层作为器件的沟道区；
在所述未掺杂的应变硅层、所述锗硅层、所述硅衬底内形成浅槽隔离区；
在所述未掺杂的应变硅层之上形成栅氧化层；
在所述栅氧化层之上形成多晶硅栅极；
在所述多晶硅栅极的两侧形成栅极侧墙；
在所述未掺杂的应变硅层、所述锗硅层内、所述多晶硅栅极的两侧形成器件的源区和漏区。
如上所述的基于应变硅技术的深耗尽沟道晶体管的制造方法，所述的在硅衬底上生长一层锗硅层的过程具体包括先在硅衬底上生长一层线性渐变的锗硅缓冲层，再在所形成锗硅缓冲层之上外延生长一层锗组分固定的弛豫锗硅层。
应变硅技术是通过利用硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。深耗尽沟道能够有效减小随机杂质波动（RDF），从而能够有效降低阈值电压波动、工作电压和功耗。本发明通过引入应变硅技术和深耗尽沟道，能够有效降低阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。
附图说明
图1为应变硅技术的锗硅弛豫缓冲层结构。
图2为深耗尽沟道晶体管的截面图。
图3为本发明所公开的基于应变硅技术的深耗尽沟道晶体管的一个实施例的截面图。
图4至图10为本发明所公开的基于应变硅技术的深耗尽沟道晶体管的制造方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
应变硅技术的具体方法是通过在硅衬底上生长弛豫锗硅层，然后在弛豫锗硅层上面生长应变硅层。硅原子晶格常数与弛豫锗硅层的晶格常数达到匹配时，硅原子受到拉伸，形成双轴张应力。图1a为典型的应变锗硅弛豫缓冲层的基本结构，包括在硅衬底201之上形成的锗硅层200，锗硅层200包括一层线性渐变锗硅缓冲层（锗组分从0→x，0<x<1）221和一层锗组分固定的弛豫锗硅层（锗组分x）222，在锗硅层200之上形成有一层未掺杂的应变硅层204。图1b是应变锗硅弛豫缓冲层结构中由硅原子和锗原子的晶格失配产生双轴张应力的示意图。
应变硅技术是通过利用材料硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。
深耗尽沟道晶体管的基本结构如图2所示，包括在硅衬底200之上形成的栅氧化层209，在栅氧化层209之上形成的多晶硅栅极210，在多晶硅栅极210的两侧形成的栅极侧墙211，在硅衬底200内栅极210的两侧形成的源区212和漏区213，在硅衬底200内、源区212和漏区213的非栅极侧形成有浅槽隔离区域208，深耗尽沟道晶体管的沟道由下至上分别是重掺杂的屏蔽区202、轻掺杂的阈值电压设定区203和未掺杂区207。屏蔽区202起屏蔽电荷并设定耗尽区深度的作用，利用其基体效应能够通过偏压动态调节阈值电压。阈值电压设定区203用于设定晶体管的阈值电压而不影响载流子的迁移率，该区也能改善传统晶体管的阈值电压分布。未掺杂区207去除了沟道中的杂质，在栅极加偏压时形成深耗尽沟道，这能够减小随机杂质波动，从而降低工作电压、降低功耗，并能够通过提高载流子迁移率以增加有效电流。
本发明所提出的基于应变硅技术的深耗尽沟道晶体管结构如3所示，是将深耗尽沟道的重掺杂的屏蔽区202和轻掺杂的阈值电压设定区203形成于应变硅技术的锗硅层内，并将未掺杂应变硅层作为深耗尽沟道的未掺杂区。由于同时引入了应变硅技术和深耗尽沟道，因此能够有效降低晶体管的阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。
本发明所提出的基于应变硅技术的深耗尽沟道晶体管结构可以通过很多方法制造，以下所述叙述的是本发明所公开的如图3所示的基于应变硅技术的深耗尽沟道的制造方法的一个实施例。
首先，如图4所示，在提供的硅衬底201上生长一层锗硅层200，具体过程包括先在硅衬底201上生长一层线性渐变的锗硅缓冲层221，再在所形成锗硅缓冲层221之上外延生长一层锗组分固定的弛豫锗硅层222。
接下来，在硅衬底201及其所形成的锗硅层200内进行阱注入，然后通过离子注入工艺在所形成的锗硅层200内依次形成重掺杂的屏蔽区202和轻掺杂阈值电压设定区203，如图5所示。
接下来，在所形成的锗硅层200之上外延生长一层未掺杂的应变硅层204作为器件的沟道区207，如图6所示。
接下来，采用低温工艺在所形成的未掺杂的应变硅层204、锗硅层200、硅衬底200内形成浅槽隔离区208，如图7所示，该工艺是业界所熟知的。
接下来，采用低温氧化工艺在所形成的未掺杂的应变硅层204之上生长氧化层，并在所形成的氧化层之上淀积一层掺杂的多晶硅，其掺杂类型可以为n型也可以为p型。然后在所形成的多晶硅之上旋涂光刻胶并掩膜、曝光、显影定义出器件的栅极位置，然后刻蚀掉暴露出的多晶硅并继续刻蚀掉暴露出的氧化层形成器件的多晶硅栅极210和栅氧化层209，剥除光刻胶后如图8所示。
接下来，在所形成的结构之上淀积一层绝缘薄膜，绝缘薄膜可以为氧化硅或者为氮化硅，然后在所形成绝缘薄膜之上旋涂一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉暴露的所述绝缘薄膜以在多晶硅栅极210的两侧形成栅极侧墙211，剥除光刻胶后如图9所示。
最后，通过扩散工艺或者离子注入工艺在未掺杂的应变硅层204和锗硅层200内、多晶硅栅极210的两侧形成器件的源区212和漏区218。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
Claims (4)
1. 一种基于应变硅技术的深耗尽沟道晶体管，包括：
一个硅衬底；
在所述硅衬底上形成的锗硅层；
在所述锗硅层之上形成的未掺杂的应变硅层；
在所述应变硅层之上形成的栅氧化层；
在所述栅氧化层之上形成的多晶硅栅极；
在所述多晶硅栅极两侧形成的栅极侧墙；
其特征在于，
在所述锗硅层内形成有重掺杂的屏蔽区；
在所述锗硅层内、所述屏蔽区之上形成有轻掺杂的阈值电压设定区；
所述的未掺杂的应变硅层作为晶体管的沟道区；
在所述应变硅层和所述锗硅层内、所述多晶硅栅极的两侧分别形成有晶体管的源区和漏区；
在所述应变硅层、所述锗硅层和硅衬底内、所述源区和所述漏区的非栅极侧形成有浅槽隔离区。
2. 根据权利要求1所述的基于应变硅技术的深耗尽沟道晶体管，其特征在于，所述的锗硅层包括一层线性渐变的锗硅缓冲层和和一层锗组分固定的弛豫锗硅层。
3. 一种如权利要求1所述的基于应变硅技术的深耗尽沟道晶体管的制造方法，其特征在于，包括：
在提供的硅衬底上生长一层锗硅层；
在硅衬底及形成的锗硅层内进行阱注入；
通过离子注入在所述锗硅层内形成重掺杂的屏蔽区；
通过离子注入在所述锗硅层内所述重掺杂的屏蔽区之上形成轻掺杂的阈值电压设定区；
在所述锗硅层之上外延生长一层未掺杂的应变硅层作为器件的沟道区；
在所述未掺杂的应变硅层、所述锗硅层、所述硅衬底内形成浅槽隔离区；
在所述未掺杂的应变硅层之上形成栅氧化层；
在所述栅氧化层之上形成多晶硅栅极；
在所述多晶硅栅极的两侧形成栅极侧墙；
在所述未掺杂的应变硅层、所述锗硅层内、所述多晶硅栅极的两侧形成器件的源区和漏区。
4. 根据权利要求3所述的基于应变硅技术的深耗尽沟道晶体管的制造方法，其特征在于，所述的在硅衬底上生长一层锗硅层的过程具体包括先在硅衬底上生长一层线性渐变的锗硅缓冲层，再在所形成的锗硅缓冲层之上外延生长一层锗组分固定的弛豫锗硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100638412A CN103137706A (zh) | 2013-02-28 | 2013-02-28 | 基于应变硅技术的深耗尽沟道晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100638412A CN103137706A (zh) | 2013-02-28 | 2013-02-28 | 基于应变硅技术的深耗尽沟道晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103137706A true CN103137706A (zh) | 2013-06-05 |
Family
ID=48497284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013100638412A Pending CN103137706A (zh) | 2013-02-28 | 2013-02-28 | 基于应变硅技术的深耗尽沟道晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137706A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206583A (zh) * | 2015-08-28 | 2015-12-30 | 西安电子科技大学 | 基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法 |
| CN109920844A (zh) * | 2019-03-26 | 2019-06-21 | 电子科技大学 | 一种绝缘栅型压电场效应晶体管 |
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020079507A1 (en) * | 2000-12-27 | 2002-06-27 | Shim Kyu Hwan | SiGe MODFET with a metal-oxide film and method for fabricating the same |
| CN102640269A (zh) * | 2009-09-30 | 2012-08-15 | 苏沃塔公司 | 电子装置和系统及其制造和使用方法 |
-
2013
- 2013-02-28 CN CN2013100638412A patent/CN103137706A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020079507A1 (en) * | 2000-12-27 | 2002-06-27 | Shim Kyu Hwan | SiGe MODFET with a metal-oxide film and method for fabricating the same |
| CN102640269A (zh) * | 2009-09-30 | 2012-08-15 | 苏沃塔公司 | 电子装置和系统及其制造和使用方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206583A (zh) * | 2015-08-28 | 2015-12-30 | 西安电子科技大学 | 基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法 |
| CN109920844A (zh) * | 2019-03-26 | 2019-06-21 | 电子科技大学 | 一种绝缘栅型压电场效应晶体管 |
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5043314B2 (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔを製造する方法 | |
| US9711412B2 (en) | FinFETs with different fin heights | |
| JP5206668B2 (ja) | 半導体装置の製造方法 | |
| KR100392166B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US7091522B2 (en) | Strained silicon carbon alloy MOSFET structure and fabrication method thereof | |
| US20090001413A1 (en) | METHOD OF DOPING FIELD-EFFECT-TRANSISTORS (FETs) WITH REDUCED STRESS/STRAIN RELAXATION AND RESULTING FET DEVICES | |
| US8592270B2 (en) | Non-relaxed embedded stressors with solid source extension regions in CMOS devices | |
| US9525031B2 (en) | Epitaxial channel | |
| US7964921B2 (en) | MOSFET and production method of semiconductor device | |
| US20120235213A1 (en) | Semiconductor structure with a stressed layer in the channel and method for forming the same | |
| CN106537554A (zh) | 包括鳍松弛的半导体装置的制造方法及相关结构 | |
| CN103137706A (zh) | 基于应变硅技术的深耗尽沟道晶体管 | |
| CN102468165B (zh) | 晶体管及其制造方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| US20130277685A1 (en) | Soi transistors with improved source/drain structures with enhanced strain | |
| CN103985635B (zh) | 一种mos晶体管的制备方法 | |
| CN102290352B (zh) | 一种mos晶体管局部应力的引入技术 | |
| US9373639B2 (en) | Thin channel-on-insulator MOSFET device with n+ epitaxy substrate and embedded stressor | |
| US10797177B2 (en) | Method to improve FinFET device performance | |
| CN104392960A (zh) | 改善SiGe CMOS工艺中PMOS器件的电学性能的方法 | |
| JP3600174B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN106571338A (zh) | 半导体结构及其形成方法 | |
| Wenqiang et al. | Study on the Optimization of Finfet Ultra-Shallow Junction Ion Implantation Process | |
| CN104637815B (zh) | Mos晶体管及其制备方法 | |
| CN103811557A (zh) | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130605 |