CN103106872B - 像素电路、电光装置以及电子设备 - Google Patents

像素电路、电光装置以及电子设备 Download PDF

Info

Publication number
CN103106872B
CN103106872B CN201210453522.8A CN201210453522A CN103106872B CN 103106872 B CN103106872 B CN 103106872B CN 201210453522 A CN201210453522 A CN 201210453522A CN 103106872 B CN103106872 B CN 103106872B
Authority
CN
China
Prior art keywords
transistor
electro
optical device
image element
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210453522.8A
Other languages
English (en)
Other versions
CN103106872A (zh
Inventor
河西利幸
野村猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to CN201610390577.7A priority Critical patent/CN105895024B/zh
Publication of CN103106872A publication Critical patent/CN103106872A/zh
Application granted granted Critical
Publication of CN103106872B publication Critical patent/CN103106872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明涉及像素电路、电光装置以及电子设备。其中，电光装置是形成于半导体基板上的电光装置，具备：第1晶体管，其流过与栅极以及源极间的电压对应的电流；第2晶体管，其电连接在数据线与所述第1晶体管的栅极之间；第3晶体管，其电连接在所述第1晶体管的栅极与漏极之间；发光元件，其以与所述电流的大小对应的亮度发光，所述第2晶体管的源极和漏极中的一方与所述第3晶体管的源极和漏极中的一方利用共用的扩散层形成。

Description

像素电路、电光装置以及电子设备
技术领域
本发明涉及例如像素电路微细化时有效的电光装置、以及电子设备。
背景技术
近年来，提出了各种使用了有机发光二极管（OrganicLightEmittingDiode，以下称“OLED”）元件等发光元件的电光装置。在该电光装置中一般构成为，与应显示的图像的像素对应地设置与扫描线和数据线的交叉对应的包括上述发光元件、晶体管等的像素电路。在这样的构成中，若与像素的灰度等级对应的电位的数据信号被施加给该晶体管的栅极，则该晶体管向发光元件供给与栅极-源极间的电压对应的电流。由此，该发光元件以与灰度等级对应的亮度发光。
像这样的电光装置多要求显示尺寸的小型化、显示的高精细化。为了兼得显示尺寸的小型化与显示的高精细化，需要对像素电路进行微细化，所以还提出一种例如在硅集成电路上设置电光装置的技术（例如参照专利文献1）。
专利文献1：日本特开2009－288435号公报
然而，在对像素电路进行了微细化时，需要以微小区域来控制对发光元件的供给电流。向发光元件供给的电流被晶体管的栅极-源极间的电压控制，然而在微小区域中，相对于栅极-源极间的电压的微小变化，向发光元件供给的电流较大地变化。
另一方面，在对像素电路进行了微细化时，还存在以下问题，即用于保持栅极-源极间的电压的电容也变小，所以在从电容流出电荷的情况下，不能维持栅极-源极间的电压，发光元件不能以与灰度等级对应的亮度发光。
本发明是鉴于上述的情况而完成的，其目的之一在于提供一种在进行像素电路的微细化时，能够高精度地向发光元件供给电流的像素电路、电光装置、以及电子设备。
发明内容
为了实现上述目的，本发明所涉及的像素电路是在半导体基板上形成的像素电路，其特征在于，具有：驱动晶体管，其流过与栅极-源极间的电压对应的电流；写入晶体管，其电连接在数据线与上述驱动晶体管的栅极之间；阈值补偿晶体管，其电连接在上述驱动晶体管的栅极与漏极之间；第1保持电容，其一端与上述驱动晶体管的栅极电连接，并保持上述驱动晶体管的栅极-源极间的电压；发光元件，其以与由上述驱动晶体管供给的电流的大小对应的亮度发光，上述写入晶体管的源极和漏极中的一方与上述阈值补偿晶体管的源极和漏极中的一方利用共用的扩散层形成。
根据该发明，写入晶体管的源极和漏极中的一方与阈值补偿晶体管的源极和漏极中的一方利用共用的扩散层而形成，所以与利用不同的扩散层形成了写入晶体管以及阈值补偿晶体管的情况相比，能够减小从第1保持电容经由扩散层向形成在半导体基板上的N阱的电荷的移动（漏电流）。由此，减小起因于漏电流的驱动晶体管的栅极-源极间的电压的变化，驱动晶体管能够向发光元件供给与灰度等级对应的准确大小的电流。
另外，优选上述的像素电路还具备电连接在被供给规定电位的电位线和上述发光元件之间的初始化晶体管。
根据该发明，能够抑制寄生于发光元件的电容的保持电压的影响。
另外，优选上述像素电路还具备电连接在上述驱动晶体管和上述发光元件之间的发光控制晶体管。
根据该发明，能够控制发光元件发光的期间。
另外，本发明所涉及的电光装置的特征在于，在半导体基板上形成有：沿第1方向延伸的多个扫描线、沿第2方向延伸的多个数据线、与上述扫描线和上述数据线的交叉对应地设置的多个像素电路，上述多个像素电路分别是技术方案1~3中任意一项所述的像素电路。
根据该发明，能够减小起因于漏电流的驱动晶体管的栅极-源极间的电压的变化，驱动晶体管能够向发光元件供给与灰度等级对应的准确大小的电流。
另外，在上述电光装置中，优选还具备沿上述第1方向延伸的多个第1信号线，上述阈值补偿晶体管的栅极与上述第1信号线电连接，上述写入晶体管的栅极与上述扫描线电连接，上述多个扫描线以及上述多个第1信号线中，在将距与相同的像素电路电连接的上述扫描线以及上述第1信号线的距离相等的直线作为中心线时，使上述共用的扩散层和上述驱动晶体管的栅极电连接的连接配线被设置在与上述相同的像素电路电连接的上述扫描线与上述第1信号线之间，从垂直于上述半导体基板的方向看与上述中心线交叉。
根据该发明，能够使连接配线与第1信号线以及扫描线之间的间隔增大，能够防止在连接配线与第1信号线之间，或者连接配线与扫描线之间寄生电容。由此，防止产生于扫描线以及第1信号线上的电位变动的影响经由连接配线涉及到驱动晶体管的栅极。
由此，根据该发明，能够防止驱动晶体管的栅极的电位受到产生于扫描线以及第1信号线的电位变动的影响而变动，驱动晶体管能够向发光元件供给与灰度等级对应的准确大小的电流。
另外，在上述的电光装置中，优选上述共用的扩散层以及上述驱动晶体管的栅极分别被设置在与上述相同的像素电路电连接的上述扫描线与上述第1信号线之间，从垂直于上述半导体基板的方向上看与上述中心线交叉。
根据该发明，能够防止产生于扫描线以及第1信号线的电位变动的影响经由连接配线涉及到驱动晶体管的栅极，所以驱动晶体管能够向发光元件供给与灰度等级对应的准确大小的电流。
另外，在上述的电光装置中，优选在将上述连接配线、上述驱动晶体管的栅极以及上述共用的扩散层与上述第1信号线之间的间隔的最小值作为第1间隔，将上述连接配线、上述驱动晶体管的栅极以及上述共用的扩散层与上述扫描线之间的间隔的最小值作为第2间隔时，上述第1间隔和上述第2间隔相等。
根据该发明，能够防止产生于扫描线以及第1信号线的电位变动的影响经由连接配线涉及到驱动晶体管的栅极，所以驱动晶体管能够向发光元件供给与灰度等级对应的准确大小的电流。
另外，在上述发光元件中，优选还具备：一端与上述数据线电连接，保持上述数据线的电位的第2保持电容；一端与上述数据线连接，另一端被供给规定上述发光元件的亮度的电位的数据信号的第3保持电容。
根据该发明，向第3保持电容的一端供给规定发光元件的亮度的电位的数据信号。数据线与第3保持电容的另一端连接，并且与第2保持电容的一端连接。因此，数据线的电位变动的范围成为与第3保持电容相对于第2保持电容的容量比对应地压缩数据信号的电位变动的范围而成的值。第2保持电容具有较大的容量，所以数据线的电位变动的范围与数据信号的电位变动的范围相比，被充分小地压缩。由此，即使不以细致的精度刻画数据信号，也能够对发光元件高精度地供给电流。
此外，本发明除了能够用于电光装置外，还能够用于具有该电光装置的电子设备。作为电子设备，典型地能够列举出头戴式显示器（HMD）、电子取景器等显示装置。
附图说明
图1是表示本发明的第1实施方式所涉及的电光装置的构成的立体图。
图2是表示该电光装置的构成的图。
图3是表示该电光装置中的像素电路的图。
图4是表示该电光装置的构造的俯视图。
图5是表示该电光装置的构造的部分剖面图。
图6是表示该电光装置的动作的时序图。
图7是该电光装置的动作说明图。
图8是该电光装置的动作说明图。
图9是该电光装置的动作说明图。
图10是该电光装置的动作说明图。
图11是表示该电光装置中的数据信号的振幅压缩的图。
图12是表示对比例所涉及的电光装置的构造的俯视图。
图13是表示对比例所涉及的电光装置的构造的部分剖面图。
图14是表示本发明的第1实施方式所涉及的电光装置中的晶体管的特性的图。
图15是表示第2实施方式所涉及的电光装置的构成的图。
图16是表示该电光装置的动作的时序图。
图17是该电光装置的动作说明图。
图18是该电光装置的动作说明图。
图19是该电光装置的动作说明图。
图20是该电光装置的动作说明图。
图21是表示使用了实施方式等所涉及的电光装置的HMD的立体图。
图22是表示HMD的光学构成的图。
具体实施方式
以下，参照附图，对用于实施本发明的方式进行说明。
第1实施方式
图1是表示本发明的实施方式所涉及的电光装置10的构成的立体图。
电光装置10例如是在头戴式显示器中显示图像的微型显示器。后面叙述电光装置10的详细内容，是多个像素电路、驱动该像素电路的驱动电路等例如形成于硅基板的有机EL装置，在像素电路使用作为发光元件的一个例子的OLED。
电光装置10被收纳于在显示部开口或者透过的框状的壳体72，并且与FPC（FlexiblePrintedCircuits：挠性电路板）基板74的一端连接。在FPC基板74通过COF（ChipOnFilm：覆晶薄膜）技术安装半导体芯片的控制电路5，并且设置有多个端子76，与省略图示的上级电路连接。从该上级电路经由多个端子76与同步信号同步地供给图像数据。同步信号包括垂直同步信号、水平同步信号、和点时钟信号。另外，图像数据例如以8位（bit）规定应显示的图像的像素的灰度等级。
控制电路5兼具电光装置10的电源电路与数据信号输出电路的功能。即、控制电路5除了向电光装置10供给根据同步信号生成的各种控制信号和各种电位之外，还将数字图像数据转换为模拟数据信号，供给给电光装置10。
图2是表示第1实施方式所涉及的电光装置10的构成的图。如该图所示，电光装置10大致区分为扫描线驱动电路20、信号分离器（demultiplexer）30、电平移位电路40、和显示部100。
其中，在显示部100中呈矩阵状地排列有与应显示的图像的像素对应的像素电路110。详细而言，如图2所示，在显示部100中，以沿X方向（第1方向）延伸的方式设置有m行的扫描线12，另外，以沿Y方向（第2方向）延伸、并且与各扫描线12相互保持电绝缘的方式设置有按每3列分组的（3n）列的数据线14。而且，与m行的扫描线12和（3n）列的数据线14的交叉部对应地设置有像素电路110。因此，在本实施方式中，像素电路110以纵m行×横（3n）列排列成矩阵状。
此处，m、n都是自然数。在扫描线12以及像素电路110的矩阵中，为了区别行（row），存在在图中从上按顺序称为1、2、3、…、（m－1）、m行的情况。同样为了区别数据线14以及像素电路110的矩阵的列（Column），存在在图中从左按顺序称为1、2、3、…、（3n－1）、（3n）列的情况。另外，为了概括说明数据线14的组，若使用1以上n以下的整数j，则第（3j－2）列、第（3j－1）列以及第（3j）列的数据线14属于从左数第j个组。
此外，与同一行的扫描线12和属于同一组的3列数据线14的交叉对应的3个像素电路110分别对应于R（红）、G（绿）、B（蓝）的像素，这些3个像素表现应显示的彩色图像的1个点（dot）。即、在本实施方式中，构成为利用加色混合通过与RGB对应的OLED的发光来表现1个点的彩色。
在本实施方式中，按每一列沿着数据线14分别设置有电位线16。向各电位线16共同供给作为复位电位的电位Vorst。另外，按每一列设置有保持电容50。详细而言，保持电容的一端与数据线14连接，另一端与电位线16连接。因此，保持电容50作为对数据线14的电位进行保持的第2保持电容发挥作用。
此外，优选通过利用构成数据线14的配线、和构成电位线16的配线夹持绝缘体（电介质）来形成保持电容50的构成。
此外，保持电容50在图2中被设置在显示部100的外侧，但这只是等效电路，当然也可以设置在显示部100的内侧，或者从内侧跨到外侧。另外，虽在图2中省略，但将保持电容50的容量设为Cdt。
另外，通过控制电路5向电光装置10供给如下的控制信号。详细而言，向电光装置10供给如下的信号、即、用于控制扫描线驱动电路20的控制信号Ctr；用于控制在信号分离器30中的选择的控制信号Sel（1）、Sel（2）、Sel（3）；与这些信号处于逻辑反转的关系的控制信号／Sel（1）、／Sel（2）、／Sel（3）；用于控制电平移位电路40的负逻辑的控制信号／Gini；和正逻辑的控制信号Gref。其中，控制信号Ctr实际包括脉冲信号、时钟信号、使能信号等多种信号。
另外，配合在信号分离器30中的选择定时，通过控制电路5，与第1、第2、…、第n组对应地向电光装置10供给数据信号Vd（1）、Vd（2）、…、Vd（n）。此外，将数据信号Vd（1）～Vd（n）能取的电位的最高值设为Vmax，将最低值设为Vmin。
扫描线驱动电路20是根据控制信号Ctr生成用于在整个帧的期间逐行按顺序扫描扫描线12的扫描信号的电路。此处，将供给至第1、第2、第3、…、第（m－1）、第m行的扫描线12的扫描信号分别记载为Gwr（1）、Gwr（2）、Gwr（3）、…、Gwr（m－1）、Gwr（m）。
此外，除了扫描信号Gwr（1）～Gwr（m）之外，扫描线驱动电路20还按每行生成与该扫描信号同步的各种控制信号，供给给显示部100，但图2中省略图示。另外，所谓帧期间是指电光装置10显示1个镜头（画面）的图像所需的期间，例如若同步信号所包括的垂直同步信号的频率为120Hz，则是与其1个周期对应的8.3毫秒的期间。
信号分离器30是按每列设置的传输门34的集合体，按顺序向构成各组的3列供给数据信号。
此处，与属于第j组的（3j－2）、（3j－1）、（3j）列对应的传输门34的输入端相互共用连接，分别向该共用端子供给数据信号Vd（j）。
在控制信号Sel（1）是H电平时（控制信号／Sel（1）是L电平时），设置在第j组中作为左端列的（3j－2）列的传输门34导通（on）。同样地，在控制信号Sel（2）是H电平时（控制信号／Sel（2）是L电平时），设置在第j组中作为中央列的（3j－1）列的传输门34导通，在控制信号Sel（3）是H电平时（控制信号／Sel（3）是L电平时），设置在第j组中作为右端列的（3j）列的传输门34导通。
电平移位电路40按每列具有保持电容44、P沟道MOS型晶体管45、N沟道MOS型晶体管43的组，是对从各列的传输门34的输出端输出的数据信号的电位进行移位的电路。此处，保持电容44的一端与对应的列的数据线14和晶体管45的漏极节点连接，另一方面，保持电容44的另一端与传输门34的输出端和晶体管43的漏极节点连接。因此，保持电容44作为一端与数据线14连接，向另一端供给数据信号的第3保持电容发挥作用。在图2中省略，但将保持电容44的容量设为Crf1。
各列的晶体管45的源极节点遍及各列与作为初始电位供给电位Vini的供电线61共同连接，并遍及各列向栅极节点共同供给控制信号／Gini。因此，晶体管45构成为，在控制信号／Gini是L电平时，使数据线14与供电线61电连接，在控制信号／Gini是H电平时，使数据线14与供电线61非电连接。
另外，各列的晶体管43的源极节点遍及各列与作为规定电位供给电位Vref的供电线62共同连接，并遍及各列向栅极节点共同供给控制信号Gref。因此，晶体管43构成为，在控制信号Gref是H电平时，使作为保持电容44的另一端的节点h与供电线62电连接，在控制信号Gref是L电平时，使作为保持电容44的另一端的节点h与供电线62非电连接。
在本实施方式中，为了方便而分为扫描线驱动电路20、信号分离器30以及电平移位电路40，但能够将它们作为驱动像素电路110的驱动电路统一称呼。
参照图3，对像素电路110进行说明。如果从电方面来看，各像素电路110是相互相同的构成，所以在此处，以位于第i行、第j组中的左端列的第（3j－2）列的i行（3j－2）列的像素电路110为例进行说明。此外，i是一般表示像素电路110排列的行时的符号，是1以上m以下的整数。
如图3所示，像素电路110包括P沟道MOS型晶体管121～125、OLED130、和保持电容132。对该像素电路110供给扫描信号Gwr（i）、和控制信号Gel（i）、Gcmp（i）、Gorst（i）。此处，扫描信号Gwr（i）、控制信号Gel（i）、Gcmp（i）、Gorst（i）是分别与第i行对应而通过扫描线驱动电路20供给的信号。因此，如果是第i行，则也对关注的（3j－2）列以外的其他列的像素电路共同供给扫描信号Gwr（i）、控制信号Gel（i）、Gcmp（i）、Gorst（i）。
晶体管122的栅极节点与第i行的扫描线12连接，漏极和源极节点中的一方分别与晶体管121中的栅极节点g、保持电容132的一端、以及晶体管123的源极和漏极节点中的一方连接。另外，晶体管122的漏极和源极节点中的另一方与第（3j－2）列的数据线14连接。即、晶体管122电连接在晶体管121的栅极节点g和数据线14之间，作为控制晶体管121的栅极节点g和数据线14之间的电连接的写入晶体管发挥作用。此处，为了使晶体管121的栅极节点与其他的节点相区别，记载为g。
晶体管121的源极节点与供电线116连接，漏极节点分别与晶体管123的源极和漏极节点中的另一方、以及晶体管124的源极节点连接。此处，向供电线116供给在像素电路110中成为电源的高位侧的电位Vel。该晶体管121作为使与晶体管121的栅极节点以及源极节点间的电压对应的电流流动的驱动晶体管发挥作用。
向晶体管123的栅极节点供给控制信号Gcmp（i）。晶体管123作为控制晶体管121的源极节点以及栅极节点g之间的电连接的阈值补偿晶体管发挥作用。
向晶体管124的栅极节点供给控制信号Gel（i），漏极节点分别与晶体管125的源极节点和OLED130的阳极连接。即、晶体管124作为控制晶体管121的漏极节点和OLED130的阳极之间的电连接的发光控制晶体管发挥作用。
向晶体管125的栅极节点供给与第i行对应的控制信号Gorst（i），漏极节点与第（3j－2）列的电位线16连接而保持电位Vorst。该晶体管125作为控制电位线16和OLED130的阳极之间的电连接的初始化晶体管发挥作用。
保持电容132的另一端与供电线116连接。因此，保持电容132作为对晶体管121的栅极-源极间的电压进行保持的第1保持电容发挥作用。以下，将保持电容132的容量记载为Cpix。
保持电容50的容量Cdt、保持电容44的容量Crf1、和保持电容132的容量Cpix被设定为Cdt＞Crf1＞＞Cpix。即、设定为Cdt比Crf1大，Cpix与Cdt以及Crf1相比充分小。
此外，后面详述，在实施方式中保持电容132通过利用相互不同的配线层夹持绝缘层而形成，但作为保持电容132，可以使用寄生于晶体管121的栅极节点g的电容。
在本实施方式中，电光装置10形成于硅基板，所以使晶体管121～125的基板电位为电位Vel。
OLED130的阳极是按每个像素电路110独立设置的像素电极。与此相对，OLED130的阴极是遍及全部像素电路110共用的共用电极118，在像素电路110中被保持为成为电源的低位侧的电位Vct。
OLED130是在上述硅基板中利用阳极与具有透光性的阴极来夹持白色有机EL层而成的元件。而且，在OLED130的射出侧（阴极侧）重叠与RGB的任一对应的彩色滤光片。
在这样的OLED130中，若电流从阳极流向阴极，则从阳极注入的空穴与从阴极注入的电子在有机EL层再次复合而生成激子，产生白色光。此时成为产生的白色光透过与硅基板（阳极）相反侧的阴极，经过彩色滤光片的着色，在观察者侧被观察到的构成。
参照图4以及图5对像素电路110的构造进行说明。由于各像素电路110同样构成，所以在图4以及图5中，以i行（3j－2）列的像素电路110为例进行说明。图4是表示i行（3j－2）列的像素电路110的构成的俯视图。另外，图5（A）是以图4中的E-e线截断的部分剖面图，图5（B）是以图4中的E＇-e＇线截断的部分剖面图。
此外，图4表示从观察者侧俯视顶部发光构造的像素电路110时的配线构造，但为了简单化，省略后述的第2配线层以后形成的构造体。同样，为了简单化，图5省略后述的第3层间绝缘层L3以后形成的构造体。
此外，为了使各层、各部件、各区域等为能够识别的大小，在以上的各图中存在使比例尺不同的情况。
如图5所示，构成像素电路110的各元件形成于硅基板150上。在本实施方式中，作为硅基板150使用P型半导体基板。
在硅基板150上几乎遍及整个面形成有N阱160。此外，在图4中，俯视时，为了能够容易掌握设置晶体管121~125的区域，标注阴影线来表示N阱160中，设置晶体管121~125的区域以及其附近区域。
经由N型扩散层（未图示）向N阱160供给电位Vel。因此，晶体管121~125的基板电位成为电位Vel。
如图4以及图5所示，通过在N阱160的表面掺杂离子，形成多个P型扩散层。具体而言，按照每个像素电路110，在N阱160的表面形成8个P型扩散层P1~P8。
这些P型扩散层P1~P8作为晶体管121~125的源极或者漏极发挥作用。
如图5所示，通过图案化在N阱160以及P型扩散层P1~P8的表面形成栅极绝缘层L0以及栅极电极G1~G5。
这些栅极电极G1~G5分别作为晶体管121~125的栅极发挥作用。
如图4以及图5所示，晶体管121是具有栅极电极G1、P型扩散层P7、以及P型扩散层P8的构成。其中，P型扩散层P8作为晶体管121的源极发挥作用，P型扩散层P7作为晶体管121的漏极发挥作用。
另外，晶体管122是具有栅极电极G2、P型扩散层P1、以及P型扩散层P2的构成。其中，P型扩散层P2作为晶体管122的源极和漏极中的一方发挥作用，P型扩散层P1作为晶体管122的源极和漏极中的另一方发挥作用。
晶体管123是具有栅极电极G3、P型扩散层P2、以及P型扩散层P3的构成。其中，P型扩散层P3作为晶体管123的源极和漏极中的另一方发挥作用，P型扩散层P2作为晶体管123的源极和漏极中的一方发挥作用。
即、P型扩散层P2是作为晶体管122的源极和漏极中的一方发挥作用，并且作为晶体管123的源极和漏极中的一方发挥作用的共用扩散层。
晶体管124是具有栅极电极G4、P型扩散层P3、以及P型扩散层P4的构成。其中，P型扩散层P3作为晶体管124的源极发挥作用，P型扩散层P4作为晶体管124的漏极发挥作用。
晶体管125是具有栅极电极G5、P型扩散层P5、以及P型扩散层P6的构成。其中，P型扩散层P5作为晶体管125的源极发挥作用，P型扩散层P6作为晶体管125的漏极发挥作用。
如图5所示，以覆盖栅极电极G1~G5以及栅极绝缘层L0的方式形成第1层间绝缘层L1。
通过在第1层间绝缘层L1的表面图案化铝等导电性的配线层，分别形成扫描线12、供电线116、以及信号线141~143，并且按照每个像素电路110分别形成中继节点N1～N5。此外，有时将这些形成在第1层间绝缘层L1的表面的配线层统称为第1配线层。
如图4以及图5所示，中继节点N1经由贯通第1层间绝缘层L1的接触孔Ha1与P型扩散层P1连接。即、中继节点N1相当于晶体管122的源极节点和漏极节点中的另一方。此外，在图4中，接触孔表示为，在不同种类的配线层之间重叠的部分中，在“□”标记上标注了“×”标记的部分。
中继节点N2经由接触孔Ha2与P型扩散层P2连接，并且经由接触孔Ha11与栅极电极G1连接。即、中继节点N2既相当于晶体管121的栅极节点g，且相当于晶体管122的源极节点和漏极节点中的一方，以及晶体管123的源极和漏极节点中的一方。此外，由接触孔Ha2、中继节点N2、以及接触孔Ha11构成的配线作为使P型扩散层P2和栅极节点G1电连接的连接配线发挥作用。
中继节点N3经由接触孔Ha3与P型扩散层P3连接，并且，经由接触孔Ha7与P型扩散层P7连接。即、中继节点N3既相当于晶体管121的漏极节点，且相当于晶体管123的源极和漏极中的另一方，以及晶体管124的源极节点。
中继节点N4经由接触孔Ha4与P型扩散层P4连接，并且经由接触孔Ha5与P型扩散层P5连接。即、中继节点N4既相当于晶体管124的漏极节点，且相当于晶体管125的源极节点。
中继节点N5经由接触孔Ha6与P型扩散层P6连接。即、中继节点N5相当于晶体管125的漏极节点。
信号线143经由接触孔Ha13与栅极电极G3连接。向该信号线143供给与像素电路110对应的控制信号Gcmp（i）。即、信号线143作为与晶体管123的栅极电连接的第1信号线发挥作用。
另外，信号线141经由接触孔Ha14与栅极电极G4连接。向信号线141供给与像素电路110对应的控制信号Gel（i）。
信号线142经由接触孔Ha15与栅极电极G5连接。向信号线142供给与像素电路110对应的控制信号Gorst（i）。
扫描线12经由接触孔Ha12与栅极电极G2连接。供电线16经由接触孔Ha8与P型扩散层P8连接。
此处，接触孔Ha2~Ha8以及接触孔Ha11~Ha15是贯通第1层间绝缘层L1的接触孔。
如图4所示，P型扩散层P2、栅极节点G1、以及连接配线被设置在俯视时在信号线143和扫描线12之间，且不与信号线143以及扫描线12重叠的位置。
此处，在图4中，将离信号线143以及扫描线12的距离相等的直线称为中心线Mid。P型扩散层P2、栅极节点G1、以及连接配线被设置在俯视时与中心线Mid交叉的位置。更为详细而言，构成连接配线的接触孔Ha2、中继节点N2、以及接触孔Ha11的全部被设置在俯视时与中心线Mid交叉的位置。
像这样，通过将P型扩散层P2、栅极节点G1、以及连接配线设置在与中心线Mid交叉的位置，从而使P型扩散层P2、栅极节点G1、以及连接配线与扫描线12以及信号线143的间隔增大，能够防止在它们之间（特别是由同层形成的、中继节点N2和扫描线12之间，以及中继节点N2和信号线143之间）寄生电容。
由此，能够使在扫描线12以及信号线143上产生的电位变动对栅极节点g的电位带来的影响减小，晶体管121能够向OLED130准确地供给与灰度等级对应的电流。
此外，在本实施方式中，如图4所示，以P型扩散层P2的上下方向的中央部、栅极节点G1的上下方向的中央部、以及连接配线的上下方向的中央部与中心线Mid重叠的方式配置。即、将P型扩散层P2、栅极节点G1、以及连接配线与信号线143之间的间隔的最小值设为第1间隔Δy1，将P型扩散层P2、栅极节点G1、以及连接配线与扫描线12之间的间隔的最小值设为第2间隔Δy2时，以使第1间隔Δy1和第2间隔Δy2成为相等的方式配置P型扩散层P2、栅极节点G1、以及连接配线。
如图5所示，以覆盖第1配线层以及第1层间绝缘层L1的方式形成第2层间绝缘层L2。
通过在第2层间绝缘层L2的表面图案化铝等导电性的配线层，分别形成数据线14、以及电位线16，并且，按照每个像素电路110分别形成中继节点N11以及电极132a。虽省略图示，但电极132a与供电线116电连接，向电极132a供给电位Vel。并且，通过电极132a和栅极电极G1夹持第2层间绝缘层L2来形成保持电容132。
此外，有时将在第2层间绝缘层L2的表面形成的配线层统称为第2配线层。
然而，在P型扩散层和N阱160之间的PN结中，将P型扩散层的电位设定为低于N阱160的电位的状态（反偏状态）。
虽然保持电容132蓄积的电荷很少，但经由连接配线和P型扩散层P2向N阱160漏泄。在该电荷的移动大，即漏电流大的情况下，保持电容132不能维持晶体管121的栅极-源极间的电压。因此，为了使晶体管121向OLED130供给与灰度等级对应的准确的电流，需要尽量减小漏电流。
漏电流的大小对应P型扩散层和N阱160的接触面积而增大。于是，在本实施方式所涉及的像素电路110中，利用共用的扩散层（P型扩散层P2）形成了晶体管122的源极和漏极中的一方，和晶体管123的源极和漏极中的一方。由此，本实施方式所涉及的像素电路110与晶体管122和晶体管123分别以各自的扩散层形成的像素电路相比，能够减小漏电流。即、本实施方式所涉及的像素电路110能够将由漏电流引起的显示品质的劣化限制在最小限度。
如图4所示，中继节点N11经由接触孔Hb2与中继节点N4连接。
数据线14经由接触孔Hb1与中继节点N1连接。由此，数据线14经由中继节点N1与P型扩散层P1（即、晶体管122的源极和漏极中的另一方）连接。
电位线16经由接触孔Hb3与中继节点N5连接。由此，电位线16经由中继节点N5与P型扩散层P6（即、晶体管125的漏极）连接。
此外，接触孔Hb1~Hb3是贯通第2层间绝缘层L2的接触孔。
如图5所示，以覆盖第2配线层以及第2层间绝缘层L2的方式形成第3层间绝缘层L3。
虽图示省略电光装置10中第3层间绝缘层L3以后的构造，但通过在第3层间绝缘层L3上图案化铝和ITO（IndiumTinOxide：氧化铟锡）等具有导电性的配线层，来形成OLED130的阳极。OLED130的阳极是按照每个像素电路110独立的像素电极，经由贯通第3层间绝缘层L3的接触孔与中继节点N11连接。即、OLED130的阳极经由中继节点N11以及中继节点N4与P型扩散层P4（也就是晶体管124的漏极）以及P型扩散层P5（也就是晶体管125的源极）连接。
另外，虽省略图示，但在OLED130的阳极上层叠按照每个像素电路110区分，且由有机EL材料构成的发光层。并且，在发光层上遍及多个像素电路110的全部设置作为共用的透明电极的阴极（共用电极118）。
即、OLED130利用相互对置的阳极和阴极夹持发光层，以与从阳极流向共用电极118的电流对应的亮度发光。在OLED130发出的光中，朝着与硅基板150相反方向（即在图5中为上方向）的光作为影像被观察者观察到（顶部发光构造）。
除此而外，虽设置用于将发光层与大气隔离的密封材料，但省略说明。
第1实施方式的动作
参照图6，对电光装置10的动作进行说明。图6是用于说明电光装置10中的各部的动作的时序图。
如该图所示，扫描信号Gwr（1）～Gwr（m）依次被切换为L电平，在1个帧的期间中按每1个水平扫描期间（H）依次扫描第1～第m行的扫描线12。
在1个水平扫描期间（H）中的动作在各行的像素电路110中相同。因此以下在水平扫描第i行的扫描期间，特别关注i行（3j－2）列的像素电路110，说明动作。
在本实施方式中，若大致区分第i行的扫描期间，则分为图6中（b）所示的初始化期间、（c）所示的补偿期间、（d）所示的写入期间。而且，在（d）的写入期间之后，隔了一段时间，成为（a）所示的发光期间，在经过1个帧的期间后，再次到达第i行的扫描期间。因此，如果以时间的顺序来说，反复（发光期间）→初始化期间→补偿期间→写入期间→（发光期间）这样的循环。
此外，在图6中，与相对于第i行前1行的第（i－1）行对应的扫描信号Gwr（i－1）、和控制信号Gel（i－1）、Gcmp（i－1）、Gorst（i－1）各个成为在时间上分别比与第i行对应的扫描信号Gwr（i）、控制信号Gel（i）、Gcmp（i）、Gorst（i）领先1个水平扫描期间（H）的波形。
发光期间
为了便于说明，从成为初始化期间的前提的发光期间进行说明。如图6所示，在第i行的发光期间，扫描信号Gwr（i）是H电平，控制信号Gel（i）是L电平。另外，作为逻辑信号的控制信号Gel（i）、Gcmp（i）、Gorst（i）中的、控制信号Gel（i）是L电平，控制信号Gcmp（i）、和Gorst（i）是H电平。
因此，如图7所示，在i行（3j－2）列的像素电路110中，晶体管124导通，另一方面晶体管122、123、125截止。因此，晶体管121向OLED130供给与栅极-源极间的电压Vgs对应的电流Ids。如后述，在本实施方式中，在发光期间的电压Vgs是根据数据信号的电位从晶体管121的阈值电压电平移位后的值。因此，在补偿了晶体管121的阈值电压的状态下向OLED130供给与灰度等级对应的电流。
此外，第i行的发光期间是水平扫描第i行以外的期间，所以数据线14的电位适当地变动。但在第i行的像素电路110中，因为晶体管122截止，所以此处不考虑数据线14的电位变动。
另外，在图7中，利用粗线表示动作说明中重要的路径（以下的图8～图10、图17～图20也相同）。
初始化期间
接下来，若到达第i行的扫描期间，则首先作为第1期间，（b）的初始化期间开始。在初始化期间，与发光期间相比较，控制信号Gel（i）变化为H电平，控制信号Gorst（i）变化为L电平。
因此，如图8所示，在i行（3j－2）列的像素电路110中，晶体管124截止，晶体管125导通。由此，向OLED130供给电流的路径被切断，并且OLED130的阳极被复位为电位Vorst。
如上所述，OLED130是利用阳极和阴极夹持有机EL层而成的构成，所以如图中虚线所示，在阳极-阴极之间并联寄生电容Coled。在发光期间，在电流流过OLED130时，该OLED130的阳极-阴极间的两端电压被该电容Coled保持，但该保持电压因晶体管125的导通而被复位。因此，在本实施方式中，在之后的发光期间电流再次流过OLED130时，不易受到由该电容Coled保持的电压的影响。
详细而言，例如若是从高亮度的显示状态转为低亮度的显示状态时不复位的构成，则保持亮度高（流过大电流）时的高电压，所以接下来，即使想要使小电流流过，也会流过过电流，不能够成为低亮度的显示状态。与此相对，在本实施方式中，因晶体管125的导通，OLED130的阳极的电位被复位，所以提高了低亮度侧的再现性。
此外，在本实施方式中，将电位Vorst设定成该电位Vorst与共用电极118的电位Vct的差低于OLED130的发光阈值电压。因此，在初始化期间（接下来说明的补偿期间以及写入期间），OLED130是截止（非发光）状态。
另一方面，在初始化期间，控制信号／Gini变为L电平，控制信号Gref变为H电平，所以如图8所示，在电平移位电路40中，晶体管45、43分别导通。因此，作为保持电容44的一端的数据线14被初始化为电位Vini，作为保持电容44的另一端的节点h被初始化为电位Vref。
在本实施方式中，将电位Vini设定为（Vel－Vini）与晶体管121的阈值电压｜Vth｜相比较大。此外，晶体管121是P沟道型，所以以源极节点的电位为基准的阈值电压Vth为负。因此，为了防止在高低关系的说明中产生混乱，关于阈值电压，以绝对值｜Vth｜表示，并以大小关系规定阈值电压。
另外，在本实施方式中，将电位Vref设定为在之后的写入期间节点h的电位相对于数据信号Vd（1）～Vd（n）能取的电位上升变化这样的值，例如设定为比最低值Vmin低。
补偿期间
在第i行的扫描期间，接下来作为第2期间成为（c）的补偿期间。在补偿期间中，与初始化期间相比较，扫描信号Gwr（i）以及控制信号Gcmp（i）成为L电平。另一方面，在补偿期间，在控制信号Gref维持为H电平的状态下，控制信号／Gini变为H电平。
因此，如图9所示，在电平移位电路40中，在晶体管43导通的状态下晶体管45截止，从而节点h被固定为电位Vref。另一方面，在i行（3j－2）列的像素电路110中晶体管122导通，从而栅极节点g与数据线14电连接，所以在补偿期间的开始最初，栅极节点g成为电位Vini。
在补偿期间，晶体管123导通，所以晶体管121成为二极管连接。因此，在晶体管121流动漏极电流，对栅极节点g以及数据线14进行充电。详细而言，电流在供电线116→晶体管121→晶体管123→晶体管122→第（3j－2）列的数据线14这样的路径中流动。因此，因晶体管121的导通而处于相互连接状态的数据线14以及栅极节点g从电位Vini上升。
但在上述路径流动的电流伴随栅极节点g接近电位（Vel－｜Vth｜）而难以流动，所以在至补偿期间的结束之前，数据线14以及栅极节点g以电位（Vel－｜Vth｜）饱和。因此，在至补偿期间的结束之前，保持电容132保持晶体管121的阈值电压｜Vth｜。
写入期间
初始化期间后，作为第3期间，到达（d）的写入期间。在写入期间，控制信号Gcmp（i）变为H电平，所以晶体管121的二极管连接被解除，另一方面控制信号Gref变为L电平，所以晶体管43截止。因此，虽然从第（3j－2）列的数据线14至i行（3j－2）列的像素电路110中的栅极节点g的路径成为浮置状态，但该路径中的电位被保持电容50、132维持在（Vel－｜Vth｜）。
在第i行的写入期间，如果以第j组来说，控制电路5按顺序将数据信号Vd（j）切换为与i行（3j－2）列、i行（3j－1）列、i行（3j）列的像素的灰度等级对应的电位。另一方面，控制电路5配合数据信号的电位的切换而按顺序排他地使控制信号Sel（1）、Sel（2）、Sel（3）成为H电平。此外，虽在图6中省略，但控制电路5也输出与控制信号Sel（1）、Sel（2）、Sel（3）成逻辑反转的关系的控制信号／Sel（1）、／Sel（2）、／Sel（3）。由此，在信号分离器30中，在各组中传输门34分别以左端列、中央列、右端列的顺序导通。
此处，在左端列的传输门34通过控制信号Sel（1）、／Sel（1）导通时，如图10所示，作为保持电容44的另一端的节点h从在初始化期间以及补偿期间被固定的电位Vref变化为数据信号Vd（j）的电位，即变化为与i行（3j－2）列的像素的灰度等级对应的电位。将此时的节点h的电位变化量表示为ΔV，将变化后的电位表示为（Vref＋ΔV）。
另一方面，栅极节点g经由数据线14与保持电容44的一端连接，所以成为从补偿期间的电位（Vel－｜Vth｜）向上升方向移位了节点h的电位变化量ΔV乘以容量比k1而得到的值的值（Vel－｜Vth｜＋k1·ΔV）。此时，晶体管121的电压Vgs成为从阈值电压｜Vth｜减去栅极节点g的电位上升的移位量而得到的值（｜Vth｜－k1·ΔV）。
此外，容量比k1是Crf1/（Cdt＋Crf1）。严格来说，也必须考虑保持电容132的容量Cpix，但将容量Cpix设定为与容量Crf1、Cdt相比充分小，所以忽略。
图11是表示写入期间的数据信号的电位与栅极节点g的电位的关系的图。如上所述，从控制电路5供给的数据信号根据像素的灰度等级能取最小值Vmin至最大值Vmax的电位范围。在本实施方式中，不是该数据信号直接写入栅极节点g，而是如图所示，被电平移位后再写入栅极节点g。
此时，栅极节点g的电位范围ΔVgate被压缩为数据信号的电位范围ΔVdata（＝Vmax－Vmin）乘以容量比k1而得到的值。例如，在以Crf1：Cdt＝1：9的方式设定了保持电容44、50的容量时，能够将栅极节点g的电位范围ΔVgate压缩为数据信号的电位范围ΔVdata的1／10。
另外，能够以电位Vp（＝Vel－｜Vth｜）、Vref来决定使栅极节点g的电位范围ΔVgate相对于数据信号的电位范围ΔVdata向哪个方向移位多少。这是因为以电位Vref为基准按容量比k1压缩数据信号的电位范围ΔVdata，并且该压缩范围以电位Vp为基准进行移位后的值成为栅极节点g的电位范围ΔVgate。
这样，在第i行的写入期间，向第i行的像素电路110的栅极节点g写入从补偿期间中的电位（Vel－｜Vth｜）移位了节点h的电位变化量ΔV乘以容量比k1而得到的量的电位（Vel－｜Vth｜＋k1·ΔV）。
不久，扫描信号Gwr（i）成为H电平，晶体管122截止。由此，写入期间结束，栅极节点g的电位确定为移位后的值。
发光期间
第i行的写入期间结束之后，隔了1个水平扫描期间的时间，到达发光期间。在该发光期间，如上所述，控制信号Gel（i）变为L电平，所以在i行（3j－2）列的像素电路110中，晶体管124导通。栅极-源极间的电压Vgs是（｜Vth｜－k1·ΔV），所以如前面的图7所示，在补偿了晶体管121的阈值电压的状态下向OLED130供给与灰度等级对应的电流。
在第i行的扫描期间，在第（3j－2）列的像素电路110以外的第i行的其他像素电路110中在时间上并行执行这样的动作。并且，实际上，这样的第i行的动作在1个帧的期间中按第1、第2、第3、…、第（m－1）、第m行的顺序执行，并且按每个帧重复。
第1实施方式的效果
在将电光装置设置在硅集成电路上，微细化像素电路的情况下，不会增大设置在像素电路110内的保持电容132的容量Cpix。特别是，本实施方式在写入期间基于保持电容50的容量Cdt以及保持电容44的容量Crf1来决定栅极节点g的电位。并且，在接下来的发光期间，通过保持电容132来维持栅极节点g的电位。换句话说，保持电容132不过是用于维持栅极节点g的电位的电容，所以保持电容132的容量Cpix设定为较小。
但在从保持电容132向N阱160流动的漏电流较大的情况下，保持电容132不能维持栅极节点g的电位，不能向OLED130供给与灰度等级相对应的准确大小的电流。特别是如本实施方式，在保持电容132的容量Cpix较小的情况下，对漏电流、栅极节点g的电位影响较大。并且，该漏电流的大小成为与P型扩散层P2和N阱160的接触面积相对应的值。
在本实施方式中，具备作为共用扩散层的P型扩散层P2，所以能够防止漏电流增大，晶体管121能够对OLED130供给与灰度等级对应的准确大小的电流。
此处，为了说明本实施方式所涉及的像素电路110的构成具有降低漏电流的大小的效果，对对比例所涉及的像素电路110a的构成进行说明。
图12是表示对比例所涉及的像素电路110a的构成的俯视图，图13是以图12中的F-f线截断的部分剖面图。如图12所示，像素电路110a通过P型扩散层P2a形成晶体管122的源极和漏极中的一方，通过P型扩散层P2b形成晶体管123的源极和漏极中的一方。该情况下，保持电容132保持的电荷经由中继节点N2a从P型扩散层P2a以及P型扩散层P2b的两方漏泄。
与此相对，在本实施方式中，通过作为共用的扩散层的P型扩散层P2形成晶体管122的源极和漏极中的一方、以及晶体管123的源极和漏极中的一方。即、本实施方式所涉及的P型扩散层P2和N阱160的接触面积与对比例中的P型扩散层P2a以及N阱160的接触面积和P型扩散层P2b以及N阱160的接触面积的和相比，约为一半。因此，能够将在本实施方式所涉及的像素电路110中产生的漏电流抑制成在对比例所涉及的像素电路110a中产生的漏电流的大约一半的大小。
像这样，本实施方式所涉及的像素电路110能够减小从保持电容132流向N阱160的漏电流，所以能够将起因于漏电流的显示品质的降低限制于最小限度。
此外，本实施方式中，通过共用的P型扩散层P2形成晶体管122的源极和漏极中的一方、以及晶体管123的源极和漏极中的一方，所以能够进行像素电路110的微细化。
另外，在本实施方式中，P型扩散层P2、栅极节点G1、以及连接配线被设置于与中心线Mid交叉的位置。由此，增大P型扩散层P2、栅极节点G1、以及连接配线与扫描线12以及信号线143的间隔，能够防止在它们之间寄生电容。
即、本实施方式能够使在扫描线12以及信号线143上产生的电位变动对栅极节点g的电位的影响最小化，能够高精度地控制向OLED130供给的电流。
另外，根据本实施方式，栅极节点g的电位范围ΔVgate相对于数据信号的电位范围ΔVdata缩小，所以即使不以较高的精度刻画数据信号，也能够向晶体管121的栅极-源极间施加反映灰度等级的电压。因此，在微小的像素电路110中，即使在OLED130流动的微小电流相对于晶体管121的栅极-源极间的电压Vgs的变化相对较大变化的情况下，也能够高精度地控制供给给OLED130的电流。
另外，如图3中虚线所示，实际上在数据线14与像素电路110中的栅极节点g之间寄生电容Cprs。因此，若数据线14的电位变化幅度较大，则经由该电容Cprs向栅极节点g传播，发生所谓的串扰、不均等而使显示品质降低。该电容Cprs的影响在像素电路110被微细化时显著出现。
与此相对，在本实施方式中，数据线14的电位变化范围相对于数据信号的电位范围ΔVdata也缩小，所以能够抑制经由电容Cprs带来的影响。
根据本实施方式，能够确保比扫描期间长的期间，例如2个水平扫描期间，作为使晶体管125导通的期间，即OLED130的复位期间，所以在发光期间，能够对被OLED130的寄生电容保持的电压进行充分初始化。
另外，根据本实施方式，通过晶体管121向OLED130供给的电流Ids被抵消阈值电压的影响。因此，根据本实施方式，即使晶体管121的阈值电压在每个像素电路110有偏差，该偏差也被补偿，向OLED130供给与灰度等级对应的电流，所以抑制损害显示画面的一致性的显示不均的产生，其结果是能够进行高品质的显示。
参照图14，对该抵消进行说明。如该图所示，为了控制向OLED130供给的微小电流，晶体管121在弱反转区域（亚阈值区域）动作。
图中，A表示阈值电压｜Vth｜较大的晶体管，B表示阈值电压｜Vth｜较小的晶体管。此外，在图14中，栅极-源极间的电压Vgs是实线所表示的特性与电位Vel之差。另外，在图14中，以从源极朝向漏极的方向为正（上）的对数表示纵刻度的电流。
在补偿期间，栅极节点g从电位Vini变为电位（Vel－｜Vth｜）。因此，阈值电压｜Vth｜较大的晶体管A的动作点从S向Aa移动，另一方面阈值电压｜Vth｜较小的晶体管B的动作点从S向Ba移动。
接下来，在向2个晶体管所属的像素电路110输入的数据信号的电位相同的情况下，换句话说在指定了相同的灰度等级的情况下，在写入期间，从动作点Aa、Ba的电位移位量都是相同的k1·ΔV。因此，晶体管A的动作点从Aa向Ab移动，晶体管B的动作点从Ba向Bb移动，但对于电位移位后的动作点的电流而言，晶体管A、B都几乎以相同的Ids成为一致。
第2实施方式
在第1实施方式中，构成为通过信号分离器30直接向各列的保持电容44的另一端，即节点h供给数据信号。因此，在各行的扫描期间，从控制电路5供给数据信号的期间等于写入期间，所以时间上的制约较大。
于是，接下来，对能够缓和这样的时间上的制约的第2实施方式进行说明。此外，以下，为了避免说明的重复，以与第1实施方式不同的部分为中心进行说明。
图15是表示第2实施方式所涉及的电光装置10的构成的图。
该图所示的第2实施方式与图2所示的第1实施方式不同的点主要为在电平移位电路40的各列设置有保持电容41以及传输门42这一点。
详细而言，在各列，在传输门34的输出端与保持电容44的另一端之间电夹设传输门42。即、传输门42的输入端与传输门34的输出端连接，传输门42的输出端与保持电容44的另一端连接。因此，传输门42作为第1开关发挥作用。
此外，在从控制电路5供给的控制信号Gcpl是H电平时（控制信号／Gcpl是L电平时），各列的传输门42一齐导通。
另一方面，信号分离器30中的传输门34作为第2开关发挥作用。
另外，各列的保持电容41的一端与传输门34的输出端（传输门42的输入端）连接，保持电容41的另一端共同连接到固定电位，例如共同接地到电位Vss。虽在图15中省略，但将保持电容41的容量设为Crf2。此外，电位Vss相当于作为逻辑信号的扫描信号、控制信号的L电平。
第2实施方式的动作
参照图16，对第2实施方式所涉及的电光装置10的动作进行说明。图16是用于说明第2实施方式中的动作的时序图。
如该图所示，扫描信号Gwr（1）～Gwr（m）依次被切换为L电平，在1个帧的期间，按每1个水平扫描期间（H）依次扫描第1～第m行的扫描线12这一点与第1实施方式相同。另外，在第2实施方式中，第i行的扫描期间成为（b）所示的初始化期间、（c）所示的补偿期间、和（d）所示的写入期间的顺序这一点也与第1实施方式相同。此外，在第2实施方式中，（d）的写入期间是从控制信号Gcpl从L变为H电平时（控制信号／Gcpl变成L电平时）至扫描信号从L变为H电平时的期间。
在第2实施方式中，也与第1实施方式相同，如果以时间的顺序来说，反复（发光期间）→初始化期间→补偿期间→写入期间→（发光期间）这样的循环。但在第2实施方式中，与第1实施方式相比较，数据信号的供给期间不等于写入期间，数据信号的供给比写入期间领先这一点不同。详细而言，在第2实施方式中，能够遍及（a）的初始化期间与（b）的补偿期间来供给数据信号这一点与第1实施方式不同。
发光期间
在第2实施方式中，如图16所示，在第i行的发光期间，扫描信号Gwr（i）是H电平，另外，控制信号Gel（i）是L电平，控制信号Gcmp（i）、Gorst（i）是H电平。
因此，如图17所示，在i行（3j－2）列的像素电路110中，晶体管124导通，另一方面晶体管122、123、125截止，所以该像素电路110中的动作基本与第1实施方式相同。即、晶体管121向OLED130供给与栅极-源极间的电压Vgs对应的电流Ids。
初始化期间
到达第i行的扫描期间，首先，开始（b）的初始化期间。
在第2实施方式中，在初始化期间，与发光期间相比较，控制信号Gel（i）变化为H电平，控制信号Gorst（i）变化为L电平。
因此，如图18所示，在i行（3j－2）列的像素电路110中，晶体管124截止，晶体管125导通。由此，向OLED130供给电流的路径被切断，并且因晶体管124的导通而使OLED130的阳极被复位为电位Vorst，所以该像素电路110中的动作基本与第1实施方式相同。
另一方面，在第2实施方式中，在初始化期间，控制信号／Gini变为L电平，控制信号Gref变为H电平，并且控制信号Gcpl变为L电平。因此，如图18所示，在电平移位电路40中，晶体管45、43分别导通，并且传输门42截止。因此，作为保持电容44的一端的数据线14被初始化为电位Vini，作为保持电容44的另一端的节点h被初始化为电位Vref。
在第2实施方式中，与第1实施方式相同，将电位Vref设定为在之后的写入期间节点h的电位相对于数据信号Vd（1）～Vd（n）能取的电位上升变化的值。
如上所述，在第2实施方式中，控制电路5遍及初始化期间以及补偿期间来供给数据信号。即、如果以第j组来说，控制电路5按顺序将数据信号Vd（j）切换为与i行（3j－2）列、i行（3j－1）列、i行（3j）列的像素的灰度等级对应的电位，另一方面配合数据信号的电位的切换而依次排他地使控制信号Sel（1）、Sel（2）、Sel（3）成为H电平。由此，在信号分离器30中，在各组中传输门34分别以左端列、中央列、右端列的顺序导通。
此处，在初始化期间，在属于第j组的左端列的传输门34通过控制信号Sel（1）而导通的情况下，如图18所示，数据信号Vd（j）被供给至保持电容41的一端，所以该数据信号被保持电容41保持。
补偿期间
在第i行的扫描期间，接下来成为（c）的补偿期间。在第2实施方式中，在补偿期间，与初始化期间相比较，扫描信号Gwr（i）变化为L电平，控制信号Gcmp（i）变化为L电平。
因此，如图19所示，在i行（3j－2）列的像素电路110中，晶体管122导通，栅极节点g与数据线14电连接，另一方面因晶体管123的导通，晶体管121成为二极管连接。
因此，电流在供电线116→晶体管121→晶体管123→晶体管122→第（3j－2）列的数据线14这样的路径中流动，所以栅极节点g从电位Vini开始上升，不久在（Vel－｜Vth｜）饱和。因此，在第2实施方式中，补偿期间的结束之前，保持电容132对晶体管121的阈值电压｜Vth｜进行保持。
在第2实施方式中，在补偿期间，在控制信号Gref维持H电平的状态下控制信号／Gini变为H电平，所以在电平移位电路40中，将节点h固定为电位Vref。
另外，在补偿期间，在属于第j组的左端列的传输门34通过控制信号Sel（1）导通的情况下，如图19所示，数据信号Vd（j）被保持电容41保持。
此外，在初始化期间，属于第j组的左端列的传输门34通过控制信号Sel（1）导通的情况下，在补偿期间，该传输门34不导通，但在保持电容41保持数据信号Vd（j）这一点上没有改变。
另外，若补偿期间结束，则控制信号Gcmp（i）成为H电平，所以解除晶体管121的二极管连接。
在第2实施方式中，在补偿期间结束之后至下一个写入期间开始的期间，控制信号Gref变为L电平，所以晶体管43截止。因此，虽然从第（3j－2）列的数据线14至i行（3j－2）列的像素电路110中的栅极节点g的路径成为浮置状态，但该路径的电位被保持电容50、132维持为（Vel－｜Vth｜）。
写入期间
在第2实施方式中，在写入期间，控制信号Gcpl成为H电平（控制信号／Gcpl成为L电平）。因此，如图20所示，在电平移位电路40中，传输门42导通，所以被保持电容41保持的数据信号被供给至作为保持电容44的另一端的节点h。因此，节点h从补偿期间的电位Vref移位。即、节点h变化为电位（Vref＋ΔV）。
另一方面，栅极节点g经由数据线14与保持电容44的一端连接，所以成为从补偿期间的电位（Vel－｜Vth｜）向上升的方向移位了节点h的电位变化量ΔV乘以容量比k2而得到的值的值。即、栅极节点g的电位成为从补偿期间的电位（Vel－｜Vth｜）向上升方向移位了节点h的电位变化量ΔV乘以容量比k2而得到的值的值（Vel－｜Vth｜＋k2·ΔV）。
此外，在第2实施方式中，容量比k2是Cdt、Crf1、Crf2的容量比。如上所述，忽略保持电容132的容量Cpix。
另外，此时，晶体管121的电压Vgs成为从阈值电压｜Vth｜减去栅极节点g的电位上升的移位量而得到的值（｜Vth｜－k2·ΔV）。
发光期间
在第2实施方式中，第i行的写入期间结束之后，隔了1个水平扫描期间的时间，到达发光期间。在该发光期间，如上所述，控制信号Gel（i）变为L电平，所以在i行（3j－2）列的像素电路110中，晶体管124导通。
栅极-源极间的电压Vgs是（｜Vth｜－k2·ΔV），是根据数据信号的电位从晶体管121的阈值电压电平移位后的值。因此，如前面的图17所示，在补偿了晶体管121的阈值电压的状态下，向OLED130供给与灰度等级对应的电流。
在第i行的扫描期间，也在第（3j－2）列的像素电路110以外的第i行的其他像素电路110中时间上并行执行这样的动作。并且，实际上，在1个帧的期间，按第1、第2、第3、…、第（m－1）、第m行的顺序执行这样的第i行的动作，并且按每个帧重复。
第2实施方式的效果
根据第2实施方式，与第1实施方式相同，在微小的像素电路110中，即使在OLED130流动的微小电流相对于晶体管121的栅极-源极间的电压Vgs的变化相对较大地变化的情况下，也能够高精度地控制选向OLED130供给的电流。
根据第2实施方式，除了与第1实施方式相同，能够充分地对在发光期间被OLED130的寄生电容保持的电压进行初始化之外，即使晶体管121的阈值电压在每个像素电路110有偏差，抑制损害显示画面的一致性的显示不均的发生，其结果能够进行高品质的显示。
根据第2实施方式，从初始化期间至补偿期间执行使保持电容41对从控制电路5经由信号分离器30供给的数据信号进行保持的动作。因此，对于在1个水平扫描期间应执行的动作，能够缓和时间上的制约。
例如，在补偿期间，伴随栅极-源极间电压Vgs接近阈值电压，在晶体管121流动的电流降低，所以将栅极节点g收敛至电位（Vel－｜Vth｜）花费时间，但在第2实施方式中，与第1实施方式相比较，如图16所示，能够确保补偿期间较长。因此，根据第2实施方式，与第1实施方式相比较，能够高精度地补偿晶体管121的阈值电压的偏差。
另外，也能够使数据信号的供给动作低速化。
应用·变形例
本发明并不局限于上述的实施方式、应用例等实施方式等，例如能够进行如下所述的各种变形。另外，也能够适当地组合任意选择出的一个或者多个如下所述的变形的方式。
控制电路
在上述的实施方式中，供给数据信号的控制电路5与电光装置10独立设置，但控制电路5也可以与扫描线驱动电路20、信号分离器30、和电平移位电路40一起集成化于硅基板。
信号分离器
在上述的实施方式以及变形例中，成为使数据线14按每3列为一组，并且在各组按顺序选择数据线14，供给数据信号的构成，但构成组的数据线数目可以是“2”个，也可以是“4”个以上。
另外，也可以是不分组，即不使用信号分离器30而按线顺序一齐向各列的数据线14供给数据信号的构成。
晶体管的沟道型
在上述的实施方式以及变形例中，使像素电路110中的晶体管121～125统一为P沟道型，但也可以统一为N沟道型。另外，也可以适当地组合P沟道型以及N沟道型。
保持电容
在上述的实施方式以及变形例中，通过向保持电容44的另一端供给数据信号Vd（j），经由保持电容44设定数据线14以及栅极节点g的电位，但本发明并不局限于这样的方式，也可以通过向数据线14的端部直接供给数据信号Vd（j）来设定栅极节点g的电位。该情况下，电光装置10也可以不具备保持电容44（以及保持电容41）。
像素电路
在上述的实施方式以及变形例中，以使第1间隔Δy1和第2间隔Δy2相等的方式配置P型扩散层P2、栅极节点G1、以及连接配线，但本发明并不局限于像这样的方式，也可以以第1间隔Δy1和第2间隔Δy2的差分值｜Δy1－Δy2｜比规定的误差小的方式来配置P型扩散层P2、栅极节点G1、以及连接配线。
即使在第1间隔Δy1和第2间隔Δy2成为不同的值的情况下，在差分值｜Δy1－Δy2｜比规定的误差小的情况下，距扫描线12以及信号线143几乎等距离地配置P型扩散层P2、栅极节点G1、以及连接配线。即、该情况下，能够增大P型扩散层P2、栅极节点G1、以及连接配线与扫面线12以及信号线143的间隔，所以能够减小在扫面线12以及信号线143上产生的电位变动对栅极节点g的电位带来的影响。
其他
在实施方式等中，作为电光元件例示了作为发光元件的OLED，但只要是例如无机发光二极管、LED（LightEmittingDiode：发光二极管）等以与电流对应的亮度发光的元件即可。
电子设备
接下来，对应用了实施方式等和应用例所涉及的电光装置10的电子设备进行说明。电光装置10适用于小尺寸的像素、高精细的显示的用途。因此，作为电子设备，以头戴式显示器为例进行说明。
图21是表示头戴式显示器的外观的图，图22是表示其光学构成的图。
首先，如图21所示，头戴式显示器300在外观上与一般眼镜相同，具有眼镜腿310、鼻架320、镜片301L、301R。另外，如图22所示，头戴式显示器300在鼻架320附近，且在镜片301L、301R的内侧（图中下侧）设置左眼用的电光装置10L与右眼用的电光装置10R。
以在图22中位于左侧的方式配置电光装置10L的图像显示面。由此，电光装置10L的显示图像经由光学透镜302L在图中向9点钟方向射出。半透半反镜303L使电光装置10L的显示图像向6点钟方向反射，并使从12点钟方向入射的光透过。
以位于与电光装置10L相反的右侧的方式配置电光装置10R的图像显示面。由此，电光装置10R的显示图像经由光学透镜302R在图中向3点钟方向射出。半透半反镜303R使电光装置10R的显示图像向6点钟方向反射，使从12点钟方向入射的光透过。
在该构成中，头戴式显示器300的佩戴者能够以与外面的样子重叠的透过（see-through）状态观察电光装置10L、10R的显示图像。
另外，在该头戴式显示器300中，伴有视差的两眼图像中，使电光装置10L显示左眼用图像，使电光装置10R显示右眼用图像，则能够使佩戴者感觉显示的图像犹如具有纵深感和立体感（3D显示）。
此外，除了头戴式显示器300外，电光装置10也能够适用于摄像机、透镜交换式的数码相机等中的电子式取景器。
符号说明
10…电光装置，12…扫描线，14…数据线，16…电位线，20…扫描线驱动电路，30…信号分离器，40…电平移位电路，41、44、50…保持电容，100…显示部，110…像素电路，116…供电线，118…共用电极，121～125…晶体管，130…OLED，132…保持电容，160…N阱，300…头戴式显示器，P2…P型扩散层，N2…中继节点。

Claims (17)

1.一种电光装置，其特征在于，
是在半导体基板上形成的电光装置，具备：
第1晶体管，其流过与栅极-源极间的电压对应的电流；
数据线；
第2晶体管，其电连接在所述数据线与所述第1晶体管的栅极之间；
第3晶体管，其电连接在所述第1晶体管的栅极与漏极之间；
发光元件，其以与所述电流的大小对应的亮度发光，
其中，所述第2晶体管的源极和漏极中的一方与所述第3晶体管的源极和漏极中的一方利用共用的扩散层形成。
2.根据权利要求1所述的电光装置，其特征在于，
所述电光装置还具备：
沿第1方向延伸的扫描线；
沿所述第1方向延伸的第1信号线，
所述第3晶体管的栅极与所述第1信号线电连接，
所述第2晶体管的栅极与所述扫描线电连接，
使所述共用的扩散层和所述第1晶体管的栅极电连接的连接配线被设置在所述扫描线与所述第1信号线之间。
3.根据权利要求2所述的电光装置，其特征在于，
在将距所述扫描线以及所述第1信号线的距离相等的直线作为中心线时，
从垂直于所述半导体基板的方向来看，所述连接配线被配置在所述中心线上。
4.根据权利要求3所述的电光装置，其特征在于，
所述连接配线距所述扫描线的距离与所述连接配线距所述第1信号线的距离相等。
5.根据权利要求3或4所述的电光装置，其特征在于，
所述共用的扩散层被设置在所述扫描线与所述第1信号线之间，从垂直于所述半导体基板的方向上看，被配置在所述中心线上。
6.根据权利要求3或4所述的电光装置，其特征在于，
所述第1晶体管的栅极被设置在所述扫描线与所述第1信号线之间，从垂直于所述半导体基板的方向上看，被配置在所述中心线上。
7.根据权利要求3或4所述的电光装置，其特征在于，
在将所述连接配线、所述第1晶体管的栅极以及所述共用的扩散层与所述第1信号线之间的间隔的最小值设为第1间隔，将所述连接配线、所述第1晶体管的栅极以及所述共用的扩散层与所述扫描线之间的间隔的最小值设为第2间隔时，
所述第1间隔和所述第2间隔相等。
8.一种像素电路，其特征在于，
是在半导体基板上形成的像素电路，具备：
驱动晶体管，其流过与栅极-源极间的电压对应的电流；
数据线；
写入晶体管，其电连接在所述数据线与所述驱动晶体管的栅极之间；
阈值补偿晶体管，其电连接在所述驱动晶体管的栅极与漏极之间；
发光元件，其以与所述电流的大小对应的亮度发光，
其中，所述写入晶体管的源极和漏极中的一方与所述阈值补偿晶体管的源极和漏极中的一方利用共用的扩散层而形成。
9.根据权利要求8所述的像素电路，其特征在于，
还具备一端与所述驱动晶体管的栅极电连接，保持所述驱动晶体管的栅极-源极间的电压的第1保持电容。
10.根据权利要求8或9所述的像素电路，其特征在于，
还具备电连接在被供给规定电位的电位线和所述发光元件之间的初始化晶体管。
11.根据权利要求8或9所述的像素电路，其特征在于，
还具备电连接在所述驱动晶体管和所述发光元件之间的发光控制晶体管。
12.一种电光装置，其特征在于，
在半导体基板上形成有：
沿第1方向延伸的多个扫描线；
沿第2方向延伸的多个数据线；
与所述多个扫描线和所述多个数据线的交叉对应地设置的多个像素电路，
所述多个像素电路分别是权利要求8～11中任意一项所述的像素电路。
13.根据权利要求12所述的电光装置，其特征在于，
所述电光装置还具备沿所述第1方向延伸的多个信号线，
所述阈值补偿晶体管的栅极与所述多个信号线的第1信号线电连接，
所述写入晶体管的栅极与所述多个扫描线的第1扫描线电连接，
在将距所述第1扫描线以及所述第1信号线的距离相等的直线作为中心线时，
使所述共用的扩散层和所述驱动晶体管的栅极电连接的连接配线被设置在所述第1扫描线与所述第1信号线之间，从垂直于所述半导体基板的方向上看被配置在所述中心线上。
14.根据权利要求13所述的电光装置，其特征在于，
所述共用的扩散层以及所述驱动晶体管的栅极分别被设置在所述第1扫描线与所述第1信号线之间，从垂直于所述半导体基板的方向上看被设置在所述中心线上。
15.根据权利要求14所述的电光装置，其特征在于，
在将所述连接配线、所述驱动晶体管的栅极以及所述共用的扩散层与所述第1信号线之间的间隔的最小值设为第1间隔，将所述连接配线、所述驱动晶体管的栅极以及所述共用的扩散层与所述扫描线之间的间隔的最小值设为第2间隔时，
所述第1间隔与所述第2间隔相等。
16.根据权利要求12～15中的任意一项所述的电光装置，其特征在于，
还具备：
一端与所述数据线电连接，并保持所述数据线的电位的第2保持电容；
一端与所述数据线连接，另一端被供给规定所述发光元件的亮度的电位的数据信号的第3保持电容。
17.一种电子设备，其特征在于，
具备权利要求12～16中的任意一项所述的电光装置。
CN201210453522.8A 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备 Active CN103106872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610390577.7A CN105895024B (zh) 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-249815 2011-11-15
JP2011249815A JP5998458B2 (ja) 2011-11-15 2011-11-15 画素回路、電気光学装置、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610390577.7A Division CN105895024B (zh) 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备

Publications (2)

Publication Number Publication Date
CN103106872A CN103106872A (zh) 2013-05-15
CN103106872B true CN103106872B (zh) 2016-06-22

Family

ID=48279751

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610390577.7A Active CN105895024B (zh) 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备
CN201210453522.8A Active CN103106872B (zh) 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610390577.7A Active CN105895024B (zh) 2011-11-15 2012-11-13 像素电路、电光装置以及电子设备

Country Status (3)

Country Link
US (3) US9251734B2 (zh)
JP (1) JP5998458B2 (zh)
CN (2) CN105895024B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929121B2 (ja) * 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
US9311867B2 (en) * 2012-11-13 2016-04-12 Apple Inc. Devices and methods for reducing power consumption of a demultiplexer
KR20140127048A (ko) * 2013-04-24 2014-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102156781B1 (ko) * 2014-06-10 2020-09-17 엘지디스플레이 주식회사 유기전계발광표시장치
JP6459317B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR20220157523A (ko) * 2014-09-05 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 드라이버 ic, 표시 장치, 및 전자 장치
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2018047504A1 (ja) 2016-09-09 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
WO2018163021A1 (en) 2017-03-07 2018-09-13 Semiconductor Energy Laboratory Co., Ltd. Ic, driver ic, display system, and electronic device
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN108878488B (zh) * 2018-06-26 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板和显示装置及显示面板的制作方法
CN112771603B (zh) * 2018-09-28 2023-07-11 夏普株式会社 显示装置及其驱动方法
KR102530811B1 (ko) * 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
JP6597869B2 (ja) * 2018-11-09 2019-10-30 セイコーエプソン株式会社 表示装置及び電子機器
CN109979395B (zh) * 2019-04-22 2021-09-24 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
JP7396038B2 (ja) * 2019-12-26 2023-12-12 セイコーエプソン株式会社 表示装置および電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
JP3608808B2 (ja) * 1992-10-08 2005-01-12 株式会社日立製作所 液晶ライトバルブ及び液晶表示パネル
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
US6979849B2 (en) * 2003-12-31 2005-12-27 Micron Technology, Inc. Memory cell having improved interconnect
JP4182919B2 (ja) * 2004-05-28 2008-11-19 ソニー株式会社 画素回路および表示装置
JP4149969B2 (ja) * 2004-07-14 2008-09-17 株式会社東芝 半導体装置
JP5025242B2 (ja) * 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
JP2008083680A (ja) * 2006-08-17 2008-04-10 Seiko Epson Corp 電気光学装置および電子機器
JP4259556B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP4415983B2 (ja) * 2006-11-13 2010-02-17 ソニー株式会社 表示装置及びその駆動方法
JP2009122196A (ja) * 2007-11-12 2009-06-04 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
JP5514406B2 (ja) 2008-05-28 2014-06-04 ローム株式会社 有機ｅｌディスプレイ装置
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP4801794B2 (ja) * 2009-11-27 2011-10-26 パナソニック株式会社 発光表示装置

Also Published As

Publication number Publication date
JP2013105086A (ja) 2013-05-30
US9570663B2 (en) 2017-02-14
CN103106872A (zh) 2013-05-15
US9251734B2 (en) 2016-02-02
CN105895024A (zh) 2016-08-24
US9935128B2 (en) 2018-04-03
US20160064635A1 (en) 2016-03-03
US20170117301A1 (en) 2017-04-27
JP5998458B2 (ja) 2016-09-28
US20130119412A1 (en) 2013-05-16
CN105895024B (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN103106872B (zh) 像素电路、电光装置以及电子设备
TWI629677B (zh) 光電裝置及包含光電裝置之電子機器
US10002563B2 (en) Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus
CN103065581B (zh) 电光学装置、电光学装置的驱动方法以及电子设备
TWI621115B (zh) 光電裝置及包括其之電子機器
CN103137068B (zh) 电光装置以及电子设备
TWI578515B (zh) 光電裝置及具備其之電子機器
JP5879944B2 (ja) 電気光学装置、および電子機器
CN103247257B (zh) 电光学装置、电光学装置的驱动方法以及电子设备
JP6152902B2 (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant