CN103077969A - 一种mos器件及其制造方法 - Google Patents

一种mos器件及其制造方法 Download PDF

Info

Publication number
CN103077969A
CN103077969A CN201110329077XA CN201110329077A CN103077969A CN 103077969 A CN103077969 A CN 103077969A CN 201110329077X A CN201110329077X A CN 201110329077XA CN 201110329077 A CN201110329077 A CN 201110329077A CN 103077969 A CN103077969 A CN 103077969A
Authority
CN
China
Prior art keywords
work function
compound
mos device
metal
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110329077XA
Other languages
English (en)
Other versions
CN103077969B (zh
Inventor
殷华湘
徐秋霞
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110329077.XA priority Critical patent/CN103077969B/zh
Priority to US13/513,198 priority patent/US20130105907A1/en
Priority to PCT/CN2011/001982 priority patent/WO2013059973A1/zh
Publication of CN103077969A publication Critical patent/CN103077969A/zh
Application granted granted Critical
Publication of CN103077969B publication Critical patent/CN103077969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种MOS器件及其制造方法。所述器件包括半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。多层金属栅结构克服了常规的应变金属栅材料不能同时满足功函数调节和施加的应变效果最优化的缺陷。

Description

一种MOS器件及其制造方法
技术领域
本发明涉及半导体领域，特别涉及一种MOS器件及其制造方法。
背景技术
从90nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的应变沟道工程（Strain Channel Engineering）起到了越来越重要的作用。多种应变技术被集成到器件工艺中去以提高器件驱动能力。其中一种方法是产生“全局应力”，全局应力是通常利用如下结构产生的，例如应变SiGe衬底，SiGe驰豫缓冲层上生长的应变硅衬底，或绝缘体上的应变硅等结构。另一种方法是产生“局部应力”，局部应力通常通过单轴工艺诱导产生，例如如下结构所产生的：产生应力的浅槽隔离结构、（双）应力衬里、嵌入在PMOS的源/漏极（S/D）区中的SiGe（e-SiGe）结构、嵌入在NMOS的源/漏极（S/D）区中的SiC（e-SiC）结构等。然而，这些常规应力技术效果会随着器件特征尺寸的缩小而不断削弱，使得器件驱动能力的增加幅度无法达到预定目标。
应变金属栅工程提供了一种新的对沟道产生应力的来源，可以改善源/漏异质外延层、应变衬里绝缘层等常规应力源效果随器件尺寸缩减而不断减弱的不利影响。如图1中所示，在MOS器件10中，常规的应变金属栅材料105（如TiN、TaN等）与栅绝缘材料110（如氧化硅、高K电介质等）直接接触。其首要目标是调节金属栅的功函数，再兼顾栅材料的本征应变对栅绝缘材料下面沟道的应变效果。然而，同一材料在面对多个不同功能要求时在作用最优效果上受到限制。
考虑到上述原因,仍然存在对MOS器件的沟道产生应变的方法和半导体结构的需求。该方法和器件能够克服上述限制。
发明内容
为了实现上述目的，本发明第一方面提供一种MOS器件，包括
半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。
本发明第二方面提供一种制造MOS器件的方法，包括步骤：提供初始结构，所述初始结构包括半导体衬底，在该半导体衬底中形成的沟道,在沟道上方形成的包括栅绝缘层、栅绝缘层上的牺牲栅的栅堆叠，围绕栅堆叠的侧墙,以及形成在侧墙两侧的衬底中的源/漏极；去除牺牲栅；在去除牺牲栅后所形成的开口中形成用于调节待形成的多层金属栅的功函数的功函数调节层；以及形成用于向所述沟道引入应力的应变金属层，所述功函数调节层从侧面和底部围绕所述应变金属层，所述应变金属层和功函数调节层构成所述多层金属栅。
本发明第三方面提供一种MOS器件，包括半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由栅绝缘层和其上的多层金属栅构成，所述多层金属栅由用于调节金属栅的功函数的功函数调节层以及形成在其顶部上的、用于向所述沟道引入应力的应变金属层构成。
本发明第四方面提供一种制造MOS器件的方法，包括步骤：提供半导体衬底；在所述半导体衬底中形成沟道；在该半导体衬底上依次形成栅绝缘层、用于调节功函数的功函数调节层和用于向所述沟道引入应力的应变金属层；图案化部分栅绝缘层、功函数调节层和应变金属层以形成栅叠层，其中所述栅叠层由保留的栅绝缘层、功函数调节层以及应变金属层构成；在栅叠层两侧形成侧墙；以及在侧墙两侧的衬底中形成源/漏极。
多层金属栅结构中的功函数调节层通过优化材料、成分、工艺与处理方法使之对应功函数达到最优（更接近价带顶或导带底），由此可以调节器件阈值到最优；应变金属层通过优化材料、成分、工艺与处理方法使之对应材料本征应力达到最优（压应力与张应力），由此可以施加更高效的应变效果到器件沟道。这样的结构克服了常规的应变金属栅材料不能同时满足功函数调节和施加的应变效果最优化的缺陷。
附图说明
通过参考以下描述和用于示出各个实施例的附图可以最好地理解实施例。在附图中：
图1是具有常规应变金属栅的MOS器件的横截面图；
图2-6是第一实施例中各步骤对应的器件结构的横截面图；以及
图7-12是第二实施例中各步骤对应的器件结构的横截面图。
具体实施方式
下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。
第一实施例
本实施例针对通过后栅工艺制造的MOS器件。以提供如图2所示的初始结构20开始。初始结构20包括半导体衬底200，在该半导体衬底中形成的沟道205,在沟道205上方形成的栅堆叠（包括栅绝缘层210和牺牲栅215），围绕栅堆叠的侧墙220,形成在侧墙两侧的衬底中的源/漏极225以及在侧墙下方的源漏极延伸区230，随后在源/漏极225上形成的金属接触区（包括硅化物接触(未示出)）和覆盖以隔离器件的层间介电层235。另外，各MOS器件还可以用隔离区彼此隔开，隔离区例如是沟槽隔离（STI）或场隔离区，另外隔离区材料可以是具有应力的材料或无应力的材料。
形成所述栅绝缘层210的材料例如为各种绝缘介质材料及其复合多层结构。所述介质材料包括但不限于HfO2，HfSiOx, HfSiON，HfAlOx，HfTaOx，HfLaOx，HfAlSiOx，HfLaSiOx等；稀土基高K介质材料ZrO2，La2O3，LaAlO3，TiO2，Y2O3等；以及SiO2，SiON，Si3N4，Al2O3等。所述栅绝缘层可以通过沉积工艺形成，例如化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，所述栅绝缘层还可以利用任何上述工艺的组合而形成。
牺牲栅215例如由多晶硅或本领域公知的其他材料制成。
可选地，可以在栅堆叠两侧的S/D区中嵌入常规的应力结构(图中未示出)。对于NMOS器件，例如为嵌入S/D区中的SiC（e-SiC）结构或可由任何未来技术形成的向沟道提供张应力的结构。对于PMOS器件，例如为嵌入S/D区中的SiGe（e-SiGe）结构或可由任何未来技术形成的向沟道提供压应力的结构。
可选地，还可以在形成层间介电层235之前在已形成器件结构的顶部上形成应力衬里（未示出），并在形成层间介电层235之后随同层间介电层235一起被平坦化直到露出牺牲栅215表面。取决于MOS器件的类型，该衬里可对栅堆叠下方的沟道区域施加相应的应力。应力衬里可以为氮化物或氧化物衬里。然而，本领域技术人员应理解，应力衬里不限于氮化物或氧化物衬里，也可使用其它的应力衬里材料。形成应力衬里的方法包括但不限于等离子体增强化学气相沉积(PECVD)工艺。
之后，去除牺牲栅215，如图3所示。在牺牲栅下方的栅绝缘层210可以保持完整或基本完整。在优选实施例中，由于上述去除工艺可能对下面的栅绝缘层210造成损伤，优选地，同时去除栅绝缘层210并重新制作新的栅绝缘层210。新的栅绝缘层的材料例如为各种绝缘介质材料及其复合多层结构，所述介质材料包括但不限于HfO2，HfSiOx, HfSiON，HfAlOx，HfTaOx，HfLaOx，HfAlSiOx，HfLaSiOx等；稀土基高K介质材料ZrO2，La2O3，LaAlO3，TiO2，Y2O3等；以及SiO2，SiON，Si3N4，Al2O3等。
之后，在去除牺牲栅后所形成的开口中形成功函数调节层240。所述功函数调节层240形成在开口的侧壁和底部上，如图4所示。功函数调节层用于调节金属栅的功函数。功函数调节层的材料从如下组中选择：(1) 通过化学气相沉积（CVD）、等离子辅助CVD（PECVD）、原子层沉积（ALD）、溅射（Sputter）等沉积工艺或其他类似沉积工艺沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；(2) 通过上述方法依次沉积的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La，即由化合物和金属组成的复合层；或（3）通过上述方法沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中还掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或 W；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。这里需要注意的是，对于NMOS，需要选择合适的M元素、合适的掺入金属元素、并且调节a，x1-x3，y1-y3和z1-z2的数值以及沉积的工艺方法使之材料的功函数接近导带底；对于PMOS，需要选择合适的M元素、合适的掺入金属元素、并且调节a，x1-x3，y1-y3和z1-z2的数值以及沉积的工艺方法使之材料的功函数接近价带顶。如何针对于NMOS或PMOS选择相应工艺参数以及材料使得材料的功函数接近导带底或价带顶是本领域技术人员公知的，这里不再赘述。
之后，在功函数调节层240侧壁和底部上形成应变金属层250，即功函数调节层240从底部以及侧面围绕应变金属层250，如图5所示。应变金属层将向沟道引入应力。应变金属层250的材料从如下组中选择：(1) 利用CVD，PECVD，ALD或溅射沉积的高应力(张应力>3Gpa或压应力<-3Gpa)的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2； （2）利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的纯金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；(3) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中还掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；(4) Si或Ge的金属化反应物，例如CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi等；(5) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)金属氧化物，例如In2O3, SnO2, ITO,或IZO等 (6) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的多晶硅、非晶硅、多晶锗或多晶硅锗；或(7) 经过表面高温快速退火（例如激光退火或尖峰（spike）退火）的上述（1）-（6）中的材料，在其中还可以离子注入有C,F,N,O,B,P或As。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或W之一；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。这里需要注意的是，对于NMOS，需要选择合适的金属材料与成分比、沉积的工艺方法与后期处理方法使之材料的本征应力为压应力，且大于3GPa；对应PMOS需要选择合适的金属材料与成分比、沉积的工艺方法与后期处理方法使之材料的本征应力为张应力，且大于3GPa。如何针对于NMOS或PMOS选择相应工艺参数以及材料来使得其本征应力大于3Gpa是本领域技术人员通过有限次实验容易达到的，这里不再赘述。
优选地，在功函数调节层240和应变金属层250之间还可以形成阻挡层245，如图5所示。阻挡层可以抑制功函数调节层和应变金属层之间不同元素的相互扩散，提高表面金属材料的功函数稳定性；同时提高应变金属层与栅结构的粘附性。所述阻挡层的材料可以从以下组中选择：利用CVD，PECVD，ALD或溅射沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或W；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。
上述功函数调节层240、应变金属层250并且优选地还包括阻挡层245构成了多层金属栅结构。所述多层金属栅以及所述栅绝缘层构成新的栅堆叠。多层金属栅结构中的功函数调节层240通过优化材料、成分、工艺与处理方法使之对应功函数达到最优（更接近价带顶或导带底），由此可以调节器件阈值到最优；应变金属层250通过优化材料、成分、工艺与处理方法使之对应材料本征应力达到最优（压应力与张应力），由此可以施加更高效的应变效果到器件沟道；阻挡层245提高稳定性与材料兼容性。这样的结构克服了常规的应变金属栅材料105不能同时满足功函数调节和施加的应变效果最优化的缺陷。
之后经过其他公知的步骤，例如在源/漏极以及栅堆叠顶面形成另一层间介电层255以用于接触，形成金属接触260从而形成如图6所示的MOS器件。在任何情况下，为了不模糊本发明的本质，本领域技术人员可参照其他公开文献和专利来了解这些步骤的细节。
第二实施例
本实施例针对通过前栅工艺制造的MOS器件。以提供如图7所示的初始结构30开始。初始结构30包括半导体衬底300，在该半导体衬底中形成的沟道305。各MOS器件还可以用隔离区彼此隔开，隔离区例如是沟槽隔离（STI）或场隔离区，另外隔离区材料可以是具有应力的材料或无应力的材料。
在半导体衬底300上形成栅绝缘层310，如图8所示。所述栅绝缘层的材料例如为各种绝缘介质材料及其复合多层结构，所述介质材料包括但不限于HfO2，HfSiOx, HfSiON，HfAlOx，HfTaOx，HfLaOx，HfAlSiOx，HfLaSiOx等；稀土基高K介质材料ZrO2，La2O3，LaAlO3，TiO2，Y2O3等；以及SiO2，SiON，Si3N4，Al2O3等。所述栅绝缘材料可以通过沉积工艺形成，例如化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，所述栅绝缘层还可以利用任何上述工艺的组合而形成。
在所述栅绝缘层310上沉积功函数调节层340，如图8所示。功函数调节层用于调节金属栅的功函数。功函数调节层的材料从如下组中选择：(1) 通过化学气相沉积（CVD）、等离子辅助CVD（PECVD）、原子层沉积（ALD）、溅射（Sputter）等沉积工艺或其他类似沉积工艺沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；(2) 通过上述方法依次沉积的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La，即由化合物和金属组成的复合层；或（3）通过上述方法沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中还掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或 W；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。这里需要注意的是，对于NMOS，需要选择合适的M元素、合适的掺入金属元素、并且调节a，x1-x3，y1-y3和z1-z2的数值以及沉积的工艺方法使之材料的功函数接近导带底；对于PMOS，需要选择合适的M元素、合适的掺入金属元素、并且调节a，x1-x3，y1-y3和z1-z2的数值以及沉积的工艺方法使之材料的功函数接近价带顶。如何针对于NMOS或PMOS选择相应工艺参数以及材料使得材料的功函数接近导带底或价带顶是本领域技术人员公知的，这里不再赘述。
之后，在功函数调节层340顶部上形成应变金属层350，如图8所示。应变金属层将向沟道引入应力。应变金属层350的材料从如下组中选择：(1) 利用CVD，PECVD，ALD或溅射沉积的高应力(张应力>3Gpa或压应力<-3Gpa)的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2； （2）利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的纯金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；(3) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中还掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；(4) Si或Ge的金属化反应物，例如CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi等；(5) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)金属氧化物，例如In2O3, SnO2, ITO,或IZO等 (6) 利用上述类似方法沉积的高应力(张应力>3GPa或压应力<-3GPa)的多晶硅、非晶硅、多晶锗或多晶硅锗；或(7) 经过表面高温快速退火（例如激光退火或尖峰（spike）退火）的上述（1）-（6）中的材料，在其中还可以离子注入有C,F,N,O,B,P或As。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或W之一；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。这里需要注意的是，对于NMOS，需要选择合适的金属材料与成分比、沉积的工艺方法与后期处理方法使之材料的本征应力为压应力，且大于3GPa；对应PMOS需要选择合适的金属材料与成分比、沉积的工艺方法与后期处理方法使之材料的本征应力为张应力，且大于3GPa。如何针对于NMOS或PMOS选择相应工艺参数以及材料来使得其本征应力大于3Gpa是本领域技术人员通过有限次实验容易达到的，这里不再赘述。
优选地，在功函数调节层340和应变金属层350之间还可以形成阻挡层345，如图8所示。阻挡层可以抑制不同元素的相互扩散，提高表面金属材料的功函数稳定性；同时提高应变金属层与栅结构的粘附性。所述阻挡层的材料可以从以下组中选择：利用CVD，PECVD，ALD或溅射沉积的Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2。其中，字母“M”代表Ta、Ti、Hf、Zr、Mo 或W；a，x1-x3，y1-y3和z1-z2是该元素在化合物中的原子个数，一旦M特定，则a，x1-x3，y1-y3和z1-z2也确定。
接着利用例如选择刻蚀方法形成栅叠层。具体地，借助图案化的掩膜进行刻蚀，刻蚀后保留的功函数调节层340、应变金属层350并且优选地还包括阻挡层345构成了多层金属栅结构，所述多层金属结构和刻蚀后留下的栅绝缘层构成所述栅堆叠，如图9所示。多层金属栅结构中的功函数调节层340通过优化材料、成分、工艺与处理方法使之对应功函数达到最优（更接近价带顶或导带底），由此可以调节器件阈值到最优；应变金属层350通过优化材料、成分、工艺与处理方法使之对应材料本征应力达到最优（压应力与张应力），由此可以施加更高效的应变效果到器件沟道；阻挡层345提高稳定性与材料兼容性。这样的结构克服了常规的应变金属栅材料105不能同时满足功函数调节和施加的应变效果最优化的缺陷。
接着，在栅叠层两侧形成侧墙320，如图10所示。侧墙320的材料包括但不限于氮化物。
可选地，可在栅堆叠两侧的S/D区中嵌入常规的应力结构(图中未示出)。对于NMOS器件，例如为嵌入S/D区中的SiC（e-SiC）结构或可由任何未来技术形成的向沟道提供张应力的结构。对于PMOS器件，例如为嵌入S/D区中的SiGe（e-SiGe）结构或可由任何未来技术形成的向沟道提供压应力的结构。
接着，去除原有侧墙320形成源漏延伸区330，再随后重新形成侧墙并通过常规的注入和退火工艺形成源/漏极325，接着形成硅化物接触(未示出)以及栅堆叠两侧的层间介电层335，并将之平坦化用于后道互连工艺，如图11所示。
可选地，还可以在形成层间介电层335之前在已形成器件结构的顶部上形成应力衬里（未示出）。取决于MOS器件的类型，该衬里可对栅堆叠下方的沟道区域施加相应的应力，从而提高沟道中载流子的迁移率。应力衬里可以为氮化物或氧化物衬里。然而，本领域技术人员应理解，应力衬里不限于氮化物或氧化物衬里，也可使用其它的应力衬里材料。形成应力衬里的方法包括但不限于等离子体增强化学气相沉积(PECVD)工艺。
之后经过其他公知的步骤，在335中开孔形成金属接触360从而形成如图12所示的MOS器件。在任何情况下，为了不模糊本发明的本质，本领域技术人员可参照其他公开文献和专利来了解这些步骤的细节。
本发明不仅适用于PMOS器件以及NMOS器件，而且通过本发明的教导，本领域技术人员可以容易地认识到本发明所述的方法和结构同样适用于CMOS器件。
本发明的范围包括可以使用上面的结构和方法的任何其它实施例和应用。因此，本发明的范围应该参考所附权利要求连同被给予这样的权利要求的同等物的范围来一起确定。

Claims (32)

1. 一种MOS器件，包括
半导体衬底；
形成在半导体衬底中的沟道；
形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及
形成在侧墙两侧的衬底中的源/漏极；
其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。
2. 如权利要求1所述的MOS器件，还包括在所述功函数调节层和所述应变金属层之间形成的阻挡层。
3. 如权利要求1或2所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述功函数调节层的材料的功函数接近导带底；在所述MOS器件为PMOS的情况下，所述功函数调节层的材料的功函数接近价带顶。
4. 如权利要求3所述的MOS器件，其中所述功函数调节层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的复合层；或者
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
5. 如权利要求1或2所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力为压应力，且大于3Gpa；在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力为张应力，且大于3Gpa。
6. 如权利要求5所述的MOS器件，其中所述应变金属层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（4） CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi；
（5） In2O3, SnO2, ITO,或IZO；
（6） 多晶硅、非晶硅、多晶锗或多晶硅锗；或者
（7） 经过表面高温快速退火的上述（1）-（6）中的材料，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
7. 如权利要求6所述的MOS器件，其中在（7）所述的材料中还注入有C,F,N,O,B,P或As。
8. 如权利要求2所述的MOS器件，其中所述阻挡层的材料为化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
9. 一种制造MOS器件的方法，包括步骤：
提供初始结构，所述初始结构包括半导体衬底，在该半导体衬底中形成的沟道,在沟道上方形成的包括栅绝缘层和其上的牺牲栅的栅堆叠，围绕栅堆叠的侧墙,以及形成在侧墙两侧的衬底中的源/漏极；
去除牺牲栅；
在去除牺牲栅后所形成的开口中形成用于调节待形成的多层金属栅的功函数的功函数调节层；以及
形成用于向所述沟道引入应力的应变金属层，所述功函数调节层从侧面和底部围绕所述应变金属层，所述应变金属层和功函数调节层构成所述多层金属栅。
10. 如权利要求9所述的方法，还包括在所述功函数调节层和所述应变金属层之间形成阻挡层。
11. 如权利要求9或10所述的方法，其中在所述MOS器件为NMOS的情况下，调节所述功函数调节层的材料的功函数使其接近导带底；在所述MOS器件为PMOS的情况下，调节所述功函数调节层的材料的功函数使其接近价带顶。
12. 如权利要求11所述的方法，其中所述功函数调节层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的复合层；或者
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
13. 如权利要求9或10所述的方法，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力被设计为压应力，且大于3Gpa；在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力被设计为张应力，且大于3Gpa。
14. 如权利要求13所述的方法，其中所述应变金属层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（4） CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi；
（5） In2O3, SnO2, ITO,或IZO；
（6） 多晶硅、非晶硅、多晶锗或多晶硅锗；或者
（7） 经过表面高温快速退火的上述（1）-（6）中的材料，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
15. 如权利要求14所述的方法，其中在（7）所述的材料中还注入C,F,N,O,B,P或As。
16. 如权利要求10所述的方法，其中所述阻挡层的材料为化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
17. 一种MOS器件，包括
半导体衬底；
形成在半导体衬底中的沟道；
形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及
形成在侧墙两侧的衬底中的源/漏极；
其中所述栅堆叠由栅绝缘层和其上的多层金属栅构成，所述多层金属栅由用于调节金属栅的功函数的功函数调节层以及形成在其顶部上的、用于向所述沟道引入应力的应变金属层构成。
18. 如权利要求17所述的MOS器件，还包括在所述功函数调节层和所述应变金属层之间形成的阻挡层。
19. 如权利要求17或18所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述功函数调节层的材料的功函数接近导带底；在所述MOS器件为PMOS的情况下，所述功函数调节层的材料的功函数接近价带顶。
20. 如权利要求19所述的MOS器件，其中所述功函数调节层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的复合层；或者
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
21. 如权利要求17或18所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力为压应力，且大于3Gpa；在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力为张应力，且大于3Gpa。
22. 如权利要求21所述的MOS器件，其中所述应变金属层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（4） CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi；
（5） In2O3, SnO2, ITO,或IZO；
（6） 多晶硅、非晶硅、多晶锗或多晶硅锗；或者
（7） 经过表面高温快速退火的上述（1）-（6）中的材料，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
23. 如权利要求22所述的MOS器件，其中在（7）所述的材料中还注入有C,F,N,O,B,P或As。
24. 如权利要求18所述的MOS器件，其中所述阻挡层的材料为化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
25. 一种制造MOS器件的方法，包括步骤：
提供半导体衬底；
在所述半导体衬底中形成沟道；
在该半导体衬底上依次形成栅绝缘层、用于调节功函数的功函数调节层和用于向所述沟道引入应力的应变金属层；
图案化部分栅绝缘层、功函数调节层和应变金属层以形成栅叠层，其中所述栅叠层由保留的栅绝缘层、功函数调节层以及应变金属层构成；
在栅叠层两侧形成侧墙；以及
在侧墙两侧的衬底中形成源/漏极。
26. 如权利要求25所述的方法，还包括在所述功函数调节层和所述应变金属层之间形成阻挡层。
27. 如权利要求25或26所述的方法，其中在所述MOS器件为NMOS的情况下，调节所述功函数调节层的材料的功函数使其接近导带底；在所述MOS器件为PMOS的情况下，调节所述功函数调节层的材料的功函数使其接近价带顶。
28. 如权利要求27所述的方法，其中所述功函数调节层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2和金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的复合层；或者
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
29. 如权利要求25或26所述的方法，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力被设计为压应力，且大于3Gpa；在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力被设计为张应力，且大于3Gpa。
30. 如权利要求29所述的方法，其中所述应变金属层的材料从如下组中选择：
（1）化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（2）金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La；
（3）掺杂有金属Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La的化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2；
（4） CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi或NiGeSi；
（5） In2O3, SnO2, ITO,或IZO；
（6） 多晶硅、非晶硅、多晶锗或多晶硅锗；或者
（7） 经过表面高温快速退火的上述（1）-（6）中的材料，
其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
31. 如权利要求30所述的方法，其中在（7）所述的材料中还注入C,F,N,O,B,P或As。
32. 如权利要求26所述的方法，其中所述阻挡层的材料为化合物Mx1Ny1、Mx2Siy2Nz1、Mx3Aly3Nz2或MaAlx3Siy3Nz2，其中，“M”代表Ta、Ti、Hf、Zr、Mo 或 W，a、x1-x3、y1-y3和z1-z2是对应元素在化合物中的原子个数。
CN201110329077.XA 2011-10-26 2011-10-26 一种mos器件及其制造方法 Active CN103077969B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110329077.XA CN103077969B (zh) 2011-10-26 2011-10-26 一种mos器件及其制造方法
US13/513,198 US20130105907A1 (en) 2011-10-26 2011-11-28 Mos device and method of manufacturing the same
PCT/CN2011/001982 WO2013059973A1 (zh) 2011-10-26 2011-11-28 一种mos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110329077.XA CN103077969B (zh) 2011-10-26 2011-10-26 一种mos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103077969A true CN103077969A (zh) 2013-05-01
CN103077969B CN103077969B (zh) 2016-03-30

Family

ID=48154448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110329077.XA Active CN103077969B (zh) 2011-10-26 2011-10-26 一种mos器件及其制造方法

Country Status (3)

Country Link
US (1) US20130105907A1 (zh)
CN (1) CN103077969B (zh)
WO (1) WO2013059973A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
CN104681597A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438856B2 (en) 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
DE102013210624B4 (de) * 2013-06-07 2016-09-29 Globalfoundries Inc. Verfahren zur Herstellung einer Halbleiterstruktur mit einer Implantation von Ionen in ein Kanalgebiet
GB201403875D0 (en) 2014-03-05 2014-04-16 Cantargia Ab Novel antibodies and uses thereof
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
US9887939B2 (en) 2015-03-11 2018-02-06 International Business Machines Corporation Transmitting multi-destination packets in overlay networks
KR102188538B1 (ko) 2014-04-21 2020-12-09 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
GB201413913D0 (en) 2014-08-06 2014-09-17 Cantargia Ab Novel antibodies and uses thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064390B2 (en) * 2001-06-22 2006-06-20 Micron Technology, Inc. Metal gate engineering for surface p-channel devices
US20070138559A1 (en) * 2005-12-16 2007-06-21 Intel Corporation Replacement gates to enhance transistor strain
CN101421839A (zh) * 2005-04-21 2009-04-29 国际商业机器公司 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
CN101685780A (zh) * 2008-09-26 2010-03-31 台湾积体电路制造股份有限公司 半导体装置及制造具有金属栅极堆叠的半导体装置的方法
US7981740B2 (en) * 2009-06-30 2011-07-19 Globalfoundries Inc. Enhanced cap layer integrity in a high-K metal gate stack by using a hard mask for offset spacer patterning

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
US7034460B2 (en) * 2003-04-16 2006-04-25 Matsushita Electric Industrial Co., Ltd. High pressure discharge lamp
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
US7029966B2 (en) * 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
JP3790242B2 (ja) * 2003-09-26 2006-06-28 株式会社東芝 半導体装置及びその製造方法
US7223679B2 (en) * 2003-12-24 2007-05-29 Intel Corporation Transistor gate electrode having conductor material layer
US8105908B2 (en) * 2005-06-23 2012-01-31 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
JP4309911B2 (ja) * 2006-06-08 2009-08-05 株式会社東芝 半導体装置およびその製造方法
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
EP2061076A1 (en) * 2007-11-13 2009-05-20 Interuniversitair Micro-Elektronica Centrum Vzw Dual work function device with stressor layer and method for manufacturing the same
US8159038B2 (en) * 2008-02-29 2012-04-17 Infineon Technologies Ag Self aligned silicided contacts
US8405143B2 (en) * 2009-07-27 2013-03-26 United Microelectronics Corp. Semiconductor device
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
CN102074469B (zh) * 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
US8334197B2 (en) * 2009-12-16 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k/metal gate device
DE102009055392B4 (de) * 2009-12-30 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US8093117B2 (en) * 2010-01-14 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a metal gate
US8952462B2 (en) * 2010-02-05 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
US8298927B2 (en) * 2010-05-19 2012-10-30 Institute of Microelectronics, Chinese Academy of Sciences Method of adjusting metal gate work function of NMOS device
JP2013026332A (ja) * 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
US8802579B2 (en) * 2011-10-12 2014-08-12 United Microelectronics Corp. Semiconductor structure and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064390B2 (en) * 2001-06-22 2006-06-20 Micron Technology, Inc. Metal gate engineering for surface p-channel devices
CN101421839A (zh) * 2005-04-21 2009-04-29 国际商业机器公司 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
US20070138559A1 (en) * 2005-12-16 2007-06-21 Intel Corporation Replacement gates to enhance transistor strain
CN101685780A (zh) * 2008-09-26 2010-03-31 台湾积体电路制造股份有限公司 半导体装置及制造具有金属栅极堆叠的半导体装置的方法
US7981740B2 (en) * 2009-06-30 2011-07-19 Globalfoundries Inc. Enhanced cap layer integrity in a high-K metal gate stack by using a hard mask for offset spacer patterning

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
CN104167359B (zh) * 2013-05-17 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
CN104681597A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20130105907A1 (en) 2013-05-02
WO2013059973A1 (zh) 2013-05-02
CN103077969B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103077969B (zh) 一种mos器件及其制造方法
US20200126985A1 (en) Techniques Providing Metal Gate Devices with Multiple Barrier Layers
US7279756B2 (en) Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
US9419099B2 (en) Method of fabricating spacers in a strained semiconductor device
CN104701310B (zh) 具有轮廓化功函金属栅电极的半导体器件及其制造方法
CN103022126B (zh) 具有由高k保护金属层诱导的应变沟道的半导体器件
CN103311281B (zh) 半导体器件及其制造方法
US9627507B2 (en) Strained asymmetric source/drain
US7566609B2 (en) Method of manufacturing a semiconductor structure
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
CN102738221B (zh) 制造栅极介电层的方法
US20080096338A1 (en) Methods and devices employing metal layers in gates to introduce channel strain
CN103378008A (zh) 双金属栅极cmos器件及其制造方法
CN103077947A (zh) 具有双金属栅的cmos器件及其制造方法
CN103367363B (zh) 半导体器件及其制造方法
CN103545211A (zh) 半导体器件制造方法
CN101471303A (zh) 双工函数半导体元件及其制法
CN103066122B (zh) Mosfet及其制造方法
CN103531540A (zh) 半导体器件制造方法
CN102842506B (zh) 一种应变半导体沟道的形成方法
CN103377933A (zh) Mos晶体管的制造方法
CN104253049A (zh) 半导体器件制造方法
CN108493157A (zh) Cmos器件及调节cmos器件阈值的方法
CN103377935A (zh) Mos晶体管的制造方法
CN103855092A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant