CN103050469B - 无外引脚半导体封装构造的导线架条 - Google Patents

无外引脚半导体封装构造的导线架条 Download PDF

Info

Publication number
CN103050469B
CN103050469B CN201210552247.5A CN201210552247A CN103050469B CN 103050469 B CN103050469 B CN 103050469B CN 201210552247 A CN201210552247 A CN 201210552247A CN 103050469 B CN103050469 B CN 103050469B
Authority
CN
China
Prior art keywords
conductive wire
lead frame
strip
steam vent
wire frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210552247.5A
Other languages
English (en)
Other versions
CN103050469A (zh
Inventor
郭桂冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
苏州日月新半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 苏州日月新半导体有限公司 filed Critical 苏州日月新半导体有限公司
Priority to CN201210552247.5A priority Critical patent/CN103050469B/zh
Publication of CN103050469A publication Critical patent/CN103050469A/zh
Application granted granted Critical
Publication of CN103050469B publication Critical patent/CN103050469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种无外引脚半导体封装构造的导线架条，包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体，避免溢胶现象的发生。

Description

无外引脚半导体封装构造的导线架条
技术领域
本发明是有关于一种无外引脚半导体封装构造的导线架条，特别是有关于一种可避免封装半成品在设置封胶的制造过程中因为排气不顺而导致溢胶情形发生的无外引脚半导体封装构造的导线架条。
背景技术
现今，半导体封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、方型扁平封装构造(quadflat package，QFP)或四方扁平无外引脚封装构造(quad flat no-lead package，QFN)等。
请参照图1A、1B及1C所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。如图1A所示，首先准备一导线架条11，其是由一金属板体经过蚀刻作业而形成。所述导线架条11贴附于一承载用的胶膜100上，并包含芯片承座111及数个接点112，所述芯片承座111及所述接点112构成一四方扁平无外引脚型的导线架110架构，其中所述数个接点¨2是以单组或多组方式环绕排列在所述芯片承座111的周围。接着，如图1B所示，将一芯片12固定在所述芯片承座111上，且利用数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1C所示，进行封胶作业，进而形成包埋保护所述芯片12、导线13及所述导线架条11顶面侧的封装胶材14，最后再去除胶膜100，裸露出所述导线架条11的一底面。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端子。
所述导线架条11通常会一次规划多个以矩阵规则排列的导线架区块，再一起通过半蚀刻、设置芯片、打线及封胶等作业，最后再通过切割作业使各个导线架区块分离，如此一来即可大量制造上述的无外引脚半导体封装构造。
上述无外引脚半导体封装构造的制造流程在执行封胶作业时，必须先将导线架条固定于一下模具的表面上，再将一对应的上模具与该下模具结合，接着再将未固化的封装胶材注入上模具的模穴内，使封装胶材包埋芯片、导线及导线架条的顶面侧，待封装胶材固化后，导线架条便可脱离上、下模具，进行下一作业。然而，此制造流程在上述的封胶作业进行期間，经常在导线架条的底面发生封装胶材溢入的情形，又称溢胶现象，导致导线架条的底面的部分接点表面也受到封装胶材的溢胶包埋，形成产品缺陷。
上述的溢胶现象主要是因为气体存在于膜穴内无法顺利排出，局部的气体压力使得上述导线架条11底面贴附的胶膜100剥离，产生空隙，让封装胶材得以流到原本被胶膜100包覆住的接点表面处。若溢胶现象无法有效避免，将会大大影响产品良率。
故，有必要提供一种无外引脚半导体封装构造的导线架条，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种无外引脚半导体封装构造的导线架条，其边框位置设置有排气导槽，可改善气体存在于膜穴内无法顺利排出的情况，有效避免在导线架条上设置封装胶材时的溢胶现象发生。
为达成本发明的前述目的，本发明提供一种无外引脚半导体封装构造的导线架条，其包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体。
本发明是通过在导线架条的边框位置设置排气孔，使封胶作业时尚存于膜穴内的气体可通过排气孔疏导出去，而不会在膜穴空间内造成局部的气体压力而导致背胶脱离，从而避免了溢胶现象的发生。
附图说明
图1A、1B及1C是一现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。
图2是本发明一实施例无外引脚半导体封装构造的导线架条的局部平面示意图。
图3是图2的局部放大示意图。
图4是本发明一实施例无外引脚半导体封装构造的导线架条的背面的局部放大图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图2所示，其揭示本发明一实施例无外引脚半导体封装构造的导线架条的局部平面示意图。本发明主要应用在进行制做无外引脚半导体封装构造(QFN)的导线架条的结构改善，本发明的导线架条主要包含一导线架区块3、至少一边框区域5以及多个排气孔4。
所述导线架区块3包含多个以矩阵规则排列的导线架单元30，每一所述导线架单元30可包含一芯片承座及数个接点，所述接点通常是围绕排列在所述芯片承座的四周。所述边框区域5位于所述导线架区块3的外围，以矩形的导线架区块3来说，所述导线架条的四周可包含四个所述边框区域5。本发明的导线架条一般是通过在其背面设置背胶(或称胶膜)，以背胶作为承载件(如图2所示)，所述背胶的设置边界B例如是位于所述边框区域5内。本发明的导线架条可由一金属板(例如铜、铁、铝、镍、锌或其合金等)制成，例如先对所述金属板的第一表面进行第一次半蚀刻作业(可选择使用湿式化学蚀刻或干式物理蚀刻来进行)，以定义出所述导线架区块3与所述边框区域5，在所述导线架区块3中包含每一导线架单元30的芯片承座及数个接点的构形；接着对所述金属板的第二表面进行第二次半蚀刻作业，以分离所述芯片承座及接点，因而构成所述导线架单元30；之后可对应每一导线架单元30将一芯片固定在所述芯片承座上；再利用数个导线来电性连接所述芯片与所述接点；以及，利用一封装胶材来包覆保护所述芯片、所述导线以及所述导线架单元30在芯片侧的表面；最后再进行切割作业，以构成多个独立的无外引脚半导体封装构造。
所述多个排气孔4设于所述至少一边框区域5内，其可在所述导线架条的半蚀刻作业中与导线架单元30一并成形或者是另外通过激光钻孔来成形。所述多个排气孔4的主要功能是用以在所述导线架条进行封胶作业时排出位于所述导线架区块3处的多余气体。
更详细来说，请参考图3所示，其为图2的局部放大示意图。所述排气孔4皆呈长条状，并包含横向排气孔40与纵向排气孔41，其中横向排气孔40的长度方向与其所在边框区域5的边缘平行，所述纵向排气孔41的长度方向与其所在边框区域5的边缘垂直。在本实施例中，如图3所示，所述边框区域5还涵盖封装胶材成形区域的边界A；所述纵向排气孔41延伸超出所述背胶的设置边界B与所述封装胶材成形区域的边界A。如图3所示，所述纵向排气孔41包含一长条部410及一头部411，所述头部411连接于所述长条部410的一端并且超出所述背胶的设置边界A而裸露出。所述纵向排气孔41的头部411例如呈半圆状，其中所述头部411的宽度为R；所述长条部410的宽度为b，在本实施例中，R例如等于2.8b。
在本实施例中，所述纵向排气孔41分布于相邻的横向排气孔40之间；其中相邻两个纵向排气孔41之间包含至少两个以上的横向排气孔40；所述横向排气孔40的宽度L可例如由以下公式得出：L＝[D-(N+1)×d]/N，其中D为所述导线架单元30的宽度、d为蚀刻需要保留的最小距离、N为排列于一直线上的横向排气孔40的所需数量，例如2个或3个。
再者，如图4所示，所述导线架区块30之间还具有一切割道300，所述切割道300的底部具有一排气槽301，所述排气槽301是使用蚀刻液或激光来形成的长条形浅凹槽，所述切割道300及其排气槽301有利后续的切割作业。为了更有效将气体排出，至少一所述排气孔4可连通所述切割道300的排气槽301，例如，在本实施例中，是由所述纵向排气孔41对应连通所述切割道300底部的排气槽，此时所述纵向排气孔41的所述长条部410的周围也会进行半蚀刻而形成一凹陷排气区域(未标示)，所述凹陷排气区域与所述排气槽配合更能有效地排出多余气体。较佳地，所有所述纵向排气孔41均连通所述切割道300的排气槽301，这样所述导线架区块30的各个方向均有利于排出多余气体。
本发明无外引脚半导体封装构造的导线架条在经过芯片设置与打线作业之后，接着会在设置一封装胶材来包覆保护所述芯片、导线以及所述导线架条靠近所述芯片侧的表面，以构成无外引脚半导体封装构造。在设置封装胶材的过程中，所述导线架条会放置于具有上、下模的模具内，接着再对模具抽真空，随后再将封装胶材注入模具的模穴空间内，所述封装胶材充满整个模穴空间，进而包覆芯片、导线以及所述导线架条靠近所述芯片侧的表面，而尚存于模穴空间内的残存气体受到推挤往所述导线架条的底部及边缘移动，所述残存气体可沿着所述导线架条背面的切割道往所述排气孔4前进，进而进入所述排气孔4的空间内或是从纵向排气孔41的头部411排出到外界，而不致于使导线架条受到局部的气体压力，造成背胶的剥离。
如上所述，相较于现有无外引脚半导体封装构造的导线架条容易在封胶作业过程中，因为残存气体所造成的局部压力导致部分背胶从导线架条剥离，进而让封装胶材溢入到导线架条背面，影响产品良率的缺点，图2的本发明的导线架条通过在边框区域的位置上设置具有排气功能的排气孔，使封胶作业时尚存于模穴内的气体可通过所述排气孔疏导出去，而不会在模穴空间内造成局部的气体压力而导致背胶脱离，从而避免了溢胶现象的发生，提升产品的良率。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (9)

1.一种无外引脚半导体封装构造的导线架条，其特征在于，所述导线架条包含：
一导线架区块，包含多个以矩阵规则排列的导线架单元；
至少一边框区域，位于所述导线架区块的外围；以及
多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体，所述排气孔呈长条状，并包含横向排气孔与纵向排气孔；
所述导线架条的背面设有一背胶，所述背胶的设置边界位于所述边框区域内；
所述边框区域还涵盖封装胶材成形区域的边界；以及
所述纵向排气孔延伸超出所述背胶的设置边界与所述封装胶材成形区域的边界；
每一所述导线架单元可包含一芯片承座及数个接点，所述接点是围绕排列在所述芯片承座的四周，所述边框区域位于所述导线架区块的外围。
2.如权利要求1所述的无外引脚半导体封装构造的导线架条，其特征在于:所述横向排气孔的长度方向与其所在边框区域的边缘平行，所述纵向排气孔的长度方向与其所在边框区域的边缘垂直。
3.如权利要求1所述的无外引脚半导体封装构造的导线架条，其特征在于:所述导线架区块在所述导线架单元之间具有一切割道，所述切割道的底部具有一排气槽;以及至少一所述排气孔连通所述切割道的排气槽。
4.如权利要求1或2所述的无外引脚半导体封装构造的导线架条，其特征在于:所述导线架区块在所述导线架单元之间具有一切割道，所述切割道的底部具有一排气槽;以及至少一所述纵向排气孔对应连通所述切割道的排气槽。
5.如权利要求4所述的无外引脚半导体封装构造的导线架条，其特征在于:所述纵向排气孔均对应连通所述切割道的排气槽。
6.如权利要求1所述的无外引脚半导体封装构造的导线架条，其特征在于:所述纵向排气孔包含一长条部及一头部，所述头部连接于所述长条部的一端并且超出所述背胶的设置边界而裸露出。
7.如权利要求6所述的无外引脚半导体封装构造的导线架条，其特征在于:所述纵向排气孔的头部呈半圆状。
8.如权利要求2所述的无外引脚半导体封装构造的导线架条，其特征在于:所述纵向排气孔分布于相邻的横向排气孔之间。
9.如权利要求8所述的无外引脚半导体封装构造的导线架条，其特征在于:相邻两个纵向排气孔之间包含至少两个以上的横向排气孔。
CN201210552247.5A 2012-12-18 2012-12-18 无外引脚半导体封装构造的导线架条 Active CN103050469B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210552247.5A CN103050469B (zh) 2012-12-18 2012-12-18 无外引脚半导体封装构造的导线架条

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210552247.5A CN103050469B (zh) 2012-12-18 2012-12-18 无外引脚半导体封装构造的导线架条

Publications (2)

Publication Number Publication Date
CN103050469A CN103050469A (zh) 2013-04-17
CN103050469B true CN103050469B (zh) 2014-05-14

Family

ID=48063064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210552247.5A Active CN103050469B (zh) 2012-12-18 2012-12-18 无外引脚半导体封装构造的导线架条

Country Status (1)

Country Link
CN (1) CN103050469B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106877049A (zh) * 2017-03-09 2017-06-20 维沃移动通信有限公司 一种usb接口的制作方法、usb接口及终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
KR20060099906A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 공기 배출 수단을 갖는 리드 프레임
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
CN102332441B (zh) * 2010-07-12 2014-05-14 无锡华润安盛科技有限公司 一种高线位封装形式的引线框及其封装结构
CN203242616U (zh) * 2012-12-18 2013-10-16 苏州日月新半导体有限公司 无外引脚半导体封装构造的导线架条

Also Published As

Publication number Publication date
CN103050469A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20120107974A1 (en) Manufacturing light emitting diode (led) packages
CN101241890B (zh) 芯片封装结构及其制作方法
US7095096B1 (en) Microarray lead frame
TWI265617B (en) Lead-frame-based semiconductor package with lead frame and lead frame thereof
CN101017785A (zh) 半导体堆栈结构及其制法
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN103050469B (zh) 无外引脚半导体封装构造的导线架条
CN111755350B (zh) 封装结构制作方法和封装结构
CN203242616U (zh) 无外引脚半导体封装构造的导线架条
CN103021879B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
US8535988B2 (en) Large panel leadframe
CN102214635A (zh) 半导体封装结构及其制作方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN100524722C (zh) 无外引脚导线架的封装结构
CN203826369U (zh) 一种半导体引线框架
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
CN206893609U (zh) 芯片封装
TW200830496A (en) Substrate structure for semiconductor package and package method thereof
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN104112811A (zh) 一种led的封装方法
CN104319267A (zh) 一种超高密度分立式薄型无引脚封装体及其封装方法
CN106158778A (zh) 具有侧面接触垫和底部接触垫的集成电路封装
CN206992100U (zh) 泛用型导线架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: 215021 No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.

CP03 Change of name, title or address