CN103050403A - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN103050403A
CN103050403A CN2011103068854A CN201110306885A CN103050403A CN 103050403 A CN103050403 A CN 103050403A CN 2011103068854 A CN2011103068854 A CN 2011103068854A CN 201110306885 A CN201110306885 A CN 201110306885A CN 103050403 A CN103050403 A CN 103050403A
Authority
CN
China
Prior art keywords
layer
oxygen absorbed
absorbed layer
oxygen
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103068854A
Other languages
English (en)
Other versions
CN103050403B (zh
Inventor
尹海洲
于伟泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110306885.4A priority Critical patent/CN103050403B/zh
Priority to PCT/CN2011/083324 priority patent/WO2013053175A1/zh
Priority to US13/816,228 priority patent/US20130277768A1/en
Publication of CN103050403A publication Critical patent/CN103050403A/zh
Application granted granted Critical
Publication of CN103050403B publication Critical patent/CN103050403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体结构及其制造方法，该方法包括以下步骤：提供衬底，在衬底上形成牺牲栅，位于牺牲栅两侧的侧墙和源/漏区；形成覆盖源/漏区、牺牲栅以及侧墙的层间介质层；去除牺牲栅从而在侧墙内形成一个空腔；在空腔内形成与侧墙内壁相接触的第一氧吸收层；在空腔的其余空间形成第二氧吸收层，第一氧吸收层的氧吸收能力小于第二氧吸收层；进行退火以使得所述衬底的表面形成界面层。相应地，本发明还提供一种半导体结构。本发明通过在沟道区形成对称的界面层，在有效控制短沟道效应并保证载流子迁移率不下降的情况下，降低了工艺复杂度。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体制造领域，具体地说涉及一种半导体结构及其制造方法。
背景技术
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小(目前已经达到纳米级)，因此半导体器件制造过程中对工艺控制的要求较高。
限制金属氧化物半导体(MOS)晶体管尺寸进一步缩小的主要问题是短沟道效应(SCE)，且该现象主要发生在沟道长度小于0.1微米时。器件失效包括但不仅限于DIBL(漏极感应载流子势垒降低，即低的源漏极击穿电压)，亚阈值泄露，和阈值不稳定等。这些问题统称为短沟道效应，主要与界面层的等效氧化层厚度(Equivalent Oxide Thickness，EOT)有关。
为提高器件电流传输能力，需要减小等效氧化层厚度，而这样会导致迁移率下降。现有技术中，采用非对称EOT设计，即源端EOT厚、漏端EOT薄的设计。这种结构可以有效避免迁移率下降，并且可以有效增大器件电流传输能力。但是，不均匀的EOT制作工艺复杂，电路版图设计也比较麻烦。
因此，目前需要一种能够简化半导体制造工艺的对称EOT结构及其制造方法。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，利于在保证器件性能的同时有效降低工艺难度。
根据本发明的一个方面，提供一种半导体结构的制造方法，该方法包括以下步骤：
(a)提供衬底，在所述衬底上形成牺牲栅，位于所述牺牲栅两侧的侧墙和源/漏区；
(b)形成覆盖所述源/漏区、所述牺牲栅以及所述侧墙的层间介质层；
(c)去除所述牺牲栅从而在所述侧墙内形成一个空腔；
(d)在所述空腔内形成与侧墙内壁相接触的第一氧吸收层；
(e)在所述空腔的其余空间形成第二氧吸收层，所述第一氧吸收层的氧吸收能力小于所述第二氧吸收层；
(f)进行退火以使得所述衬底的表面形成界面层。
相应地，根据本发明的另一个方面，提供一种半导体结构，该半导体结构包括衬底、源/漏区、栅堆叠、界面层，其中：
所述衬底具有沟道区；
所述源/漏区形成于所述衬底之中，位于所述沟道区两侧；
所述栅堆叠包括高k介质层和所述高k介质层上的栅极，所述高k栅介质层位于所述沟道区上，其中，所述栅极包括第一氧吸收层和第二氧吸收层，所述第一氧吸收层环绕所述第二氧吸收层的侧壁形成，所述第一氧吸收层(250)的氧吸收能力小于所述第二氧吸收层；；
所述界面层位于所述高k介质层的下方，分为第一界面层和第二界面层，所述第一界面层分别靠近所述源/漏区的源区和漏区，所述第二界面层位于所述第一界面层之间，所述第一界面层的厚度大于所述第二界面层。
与现有技术相比，本发明提供的半导体结构及其制造方法有以下优点：
形成不同的氧吸收层，并通过不同氧吸收层的吸收氧的能力差距在界面层紧邻源/漏区的部分形成较厚的EOT，而在界面层的中间部分形成较薄的EOT。经研究表明，本发明的对称结构EOT的器件可以达到不低于传统非对称结构的EOT器件的电流传输能力，同时保证迁移率不退化。不对称的EOT制作工艺复杂，电路版图设计也比较麻烦，而形成对称结构EOT在步骤、工艺上都可以得到大大简化。因此采用本发明的半导体结构及其制造方法可以在保证不降低器件电流传输能力，同时不致迁移率退化的同时，有效降低工艺、步骤的难度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图；
图2～图8为根据本发明的一个具体实施方式按照图1示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
由于本发明提供的半导体结构有几种优选结构，下面对一种优选结构进行概述。
实施例一：
参考图8，图8是本发明提供的一种半导体结构的剖视结构示意图。该半导体结构包括衬底100、源/漏区110、栅堆叠、界面层，其中：
所述衬底100具有沟道区；
所述源/漏区110形成于所述衬底100之中，位于所述沟道区两侧；
所述栅堆叠包括高k介质层210和位于高k介质层210上的栅极，所述高k栅介质层210位于所述沟道区上，其中，所述栅极包括第一氧吸收层250和第二氧吸收层260，所述第一氧吸收层250环绕所述第二氧吸收层260的侧壁形成，所述第一氧吸收层250的氧吸收能力小于所述第二氧吸收层260；
所述界面层位于所述高k介质层210的下方，分为第一界面层120和第二界面层130，所述第一界面层120分别靠近所述源/漏区110的源区和漏区，所述第二界面层130位于所述第一界面层120之间，所述第一界面层120的厚度大于所述第二界面层130。
所述第一界面层120的厚度大于所述第二界面层130，形成了两边厚中间薄的对称结构。其中，厚的部分，也就是第二界面层130的长度为整个界面层的80％以上，其余20％为所述第一界面层120，即为薄的部分，在靠近源区和靠近漏区上各占10％。
上述第一氧吸收层250和第二氧吸收层260可以吸收氧，因此能够通过吸收氧来降低下面界面层的等效氧化层厚度(EOT)。由于第一氧吸收层250和第二氧吸收层260的吸氧能力有差别，因此形成的会形成具有不同等效氧化层厚度的第一界面层120和第二界面层130。第二界面层130的厚度大于第一界面层120的厚度。不同厚度的界面层可以有效控制半导体器件的短沟道效应，同时保证载流子迁移率不降低。
所述高K介质层210的材料可以为，例如HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON中的一种或其组合。其厚度可以为1nm-10nm，例如1nm、5nm或10nm。
第一氧吸收层250和第二氧吸收层260均可为选自Ti、Hf、Ta、W和/或它们的氮化物，只要满足第一氧吸收层250的氧吸收能力小于所述第二氧吸收层260即可。
可选的，在形成第一氧吸收层250和第二氧吸收层260之前，在高k介质层210上形成功函数金属层，可调节器件的阈值电压。金属层可为纯金属Ti、Ta、Al和/或其他氮化物，如AlN、TaAlN等。
下文中将结合本发明提供的半导体器件的制造方法对上述优选实施例进行进一步的阐述。
参考图1，图1是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图，该方法包括：
步骤S101，提供衬底100，在所述衬底100上形成源/漏区110、牺牲栅以及牺牲栅两侧的侧墙和源/漏区。牺牲栅包括高k介质层210、多晶硅栅极220、覆盖所述多晶硅栅极的掩蔽层230(或者叫帽层)。在本发明的其他实施例中，该掩蔽层230为可选的；
步骤S102，形成覆盖所述源/漏区110、所述掩蔽层230以及所述侧墙的层间介质层240；
步骤S103，去除所述牺牲栅从而在所述侧墙内形成一个空腔；
步骤S104，在所述空腔内形成与侧墙内壁相接触的第一氧吸收层；
步骤S105，在所述空腔的其余空间形成第二氧吸收层260，所述第一氧吸收层250的氧吸收能力小于所述第二氧吸收层；
步骤S106，进行退火以使得所述衬底100的表面形成界面层。
下面结合图2至图8对步骤S101至步骤S106进行说明，图2至图8是根据本发明的多个具体实施方式按照图1示出的流程制造半导体结构过程中该半导体结构各个制造阶段各面的结构的剖面示意图。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
步骤S101，提供衬底100，参考图2，衬底100包括硅衬底(例如硅晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400um-800um的厚度范围内。
在衬底100上形成高k介质材料。高k介质材料例如可以为HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON中的一种或其任意组合，高k介质材料的厚度可以为2nm～10nm，如5nm或8nm。可以采用热氧化、化学气相沉积(CVD)、原子层沉积(ALD)等工艺来形成高k介质材料。在本发明的其他实施例中，这里也可以形成常规的介质层，并在后续工艺去除牺牲栅时将其一并去除。
在高k介质材料上沉积多晶硅材料。可选用化学气相沉积等方法形成多晶硅层。
形成覆盖多晶硅栅极的掩蔽层材料。在本发明的其他实施例中，该掩蔽层材料的形成为可选的。然后以栅极图案为掩膜，刻蚀所述掩蔽层材料、多晶硅材料以及栅介质材料，从而形成牺牲栅。该牺牲栅可以包括高k栅介质层210、多晶硅栅极220以及掩蔽层230。本发明并不局限于此，在本发明的其他实施例中，在这个步骤也可以不刻蚀所述栅介质材料。那么可以认为牺牲栅包括多晶硅栅极220以及掩蔽层230。
掩蔽层材料可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。
接着可以进行源漏延伸注入和晕环注入，从而形成源漏延伸区和晕环注入区。
然后环绕牺牲栅形成侧墙。
源/漏区110可以通过向衬底100中注入P型或N型掺杂物或杂质而形成，例如，对于PMOS来说，源/漏区110可以为P型掺杂，对于NMOS来说，源/漏区110可以为N型掺杂。源/漏区110可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。在本实施例中，源/漏区110在衬底100内部，在其他一些实施例中，源/漏区110可以是通过选择性外延生长所形成的提升的源漏极结构，其外延部分的顶部高于栅极堆叠底部(本说明书中所指的栅极堆叠底部意指栅极堆叠与半导体衬底100的交界线)。
步骤S102，形成覆盖所述源/漏区110和所述牺牲栅以及所述侧墙的层间介质层240。如图3所示，层间介质层240可以通过CVD、高密度等离子体CVD、旋涂或其他合适的方法形成在衬底100上。层间介质层240的材料可以采用包括SiO2、碳掺杂SiO2、BPSG、PSG、UGS、氮氧化硅、低k材料或其组合。层间介质层240的厚度范围可以是40nm-150nm，如80nm、100nm或120nm。
步骤S103，去除所述牺牲栅从而在所述侧墙内形成一个空腔。首先进行平坦化处理去除所述层间介质层240，停止于所述掩蔽层230的顶部，如图4所示。执行平坦化处理，使掩蔽层230的顶层暴露出来，并与层间介质层240齐平(本发明中的术语“齐平”指的是两者之间的高度差在工艺误差允许的范围内)。
接下来，去除所述掩蔽层230，停止于所述多晶硅栅极220的顶部，如图5所示。执行平坦化处理，使多晶硅栅极220的顶层暴露出来，并与层间介质层240齐平。
之后，去除所述多晶硅栅极220形成一个空腔。刻蚀去掉多晶硅栅极220，使高k介质层210暴露出来，如图6所示。对于本发明的其他实施例来说，也可以将高k介质层210一并去除，并后续形成新的高k栅介质层210。如果在前述步骤中形成的是常规栅介质层，这里也可以一并将栅介质层去除，并形成新的高k栅介质层。
步骤S104，在所述空腔内形成对称的分别与侧墙相接触的第一氧吸收层250，如图7所示。通过沉积，在高k介质层210上的空腔内形成吸氧材料，并通过各向异性刻蚀在与源/漏区110接触的两侧空腔内形成第一氧吸收层250，所述第一氧吸收层250的材料可为Ti、Hf、Ta、W和/或它们的氮化物。
步骤S105，在所述空腔的其余空间形成第二氧吸收层260。参考图8，在空腔内的其他部分沉积第二氧吸收层260的材料，并进行平坦化处理，使第二氧吸收层260与层间介质层240的上表面齐平。其中，该第二氧吸收层260的材料可为Ti、Hf、Ta、W和/或它们的氮化物。需要注意的是，第一氧吸收层250和第二氧吸收层260的选择要保证第一氧吸收层250的吸氧能力小于第二氧吸收层260。
第一氧吸收层250和第二氧吸收层260将吸收氧气从而通过吸收氧气来降低下方界面层的等效氧厚度(EOT)，第二氧吸收层260的材料的氧吸收率大于第一氧吸收层250。
步骤S106，退火，使得所述衬底100的表面形成界面层。该界面层具有不同等效氧厚度的第一界面层120和第二界面层130。其中，第二界面层130的厚度小于第一界面层120。厚度不同的界面层有益于控制器件的短沟道效应，并有效避免载流子迁移率的降低。
第二界面层130的长度为整个界面层的80％以上，其余20％为所述第一界面层120，即为薄的部分，且靠近源区和靠近漏区上各占10％。
采用本发明提供的半导体结构及其制造方法，能够通过简单的工艺形成对称结构的EOT。研究表明，采用对称结构EOT与传统半导体使用的非对称EOT结构相比，同样可以达到较好的器件性能，例如电流传输能力、迁移率等等，且工艺、步骤得到了大大简化。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (16)

1.一种形成半导体结构的方法，其中，包括以下步骤：
(a)提供衬底(100)，在所述衬底(100)上形成牺牲栅，位于所述牺牲栅两侧的侧墙和源/漏区(110)；
(b)形成覆盖所述源/漏区(110)、所述牺牲栅以及所述侧墙的层间介质层(240)；
(c)去除所述牺牲栅从而在所述侧墙内形成一个空腔；
(d)在所述空腔内形成与侧墙内壁相接触的第一氧吸收层(250)；
(e)在所述空腔的其余空间形成第二氧吸收层(260)，所述第一氧吸收层(250)的氧吸收能力小于所述第二氧吸收层(260)；
(f)进行退火以使得所述衬底(100)的表面形成界面层。
2.根据权利要求1所述的方法，其中，在所述牺牲栅的长度方向上，所述第二氧吸收层(260)的长度大于所述牺牲栅长度的80％。
3.根据权利要求1所述的方法，其中，所述第一氧吸收层(250)为Ti、Hf、Ta、W和/或它们的氮化物。
4.根据权利要求1所述的方法，其中，所述第二氧吸收层(260)为Ti、Hf、Ta、W和/或它们的氮化物。
5.根据权利要求1所述的方法，其中，所述牺牲栅包括栅介质和多晶硅栅极，形成空腔的步骤为去除多晶硅栅极。
6.根据权利要求1所述的方法，其中，所述界面层包括第一界面层和第二界面层，
所述第一界面层位于所述第一氧吸收层(250)下，所述第二界面层位于所述第二氧吸收层(260)下，且所述第二界面层的长度大于所述牺牲栅长度的80％。
7.根据权利要求1所述的方法，其中，在步骤(c)包括：
对所述层间介质层(240)进行平坦化处理至所述牺牲栅的顶部露出；
对所述牺牲栅进行刻蚀以形成一个空腔。
8.根据权利要求7所述的方法，其中，在形成空腔后，所述方法还包括：
在所述空腔的底部形成栅介质层。
9.一种半导体结构，包括：衬底(100)、源/漏区(110)、栅堆叠、界面层，其中：
所述衬底(100)具有沟道区；
所述源/漏区(110)形成于所述衬底(100)之中，位于所述沟道区两侧；
所述栅堆叠包括高k介质层(210)和所述高k介质层上的栅极，所述高k栅介质层(210)位于所述沟道区上，其中，所述栅极包括第一氧吸收层(250)和第二氧吸收层(260)，所述第一氧吸收层(250)环绕所述第二氧吸收层(260)的侧壁形成，所述第一氧吸收层(250)的氧吸收能力小于所述第二氧吸收层(260)；
所述界面层位于所述高k介质层(210)的下方，分为第一界面层(120)和第二界面层(130)，所述第一界面层(120)分别靠近所述源/漏区(110)的源区和漏区，所述第二界面层(130)位于所述第一界面层(120)之间，所述第一界面层(120)的厚度大于所述第二界面层(130)。
10.根据权利要求9所述的半导体结构，其中，在所述栅极的长度方向上，所述第二界面层(130)的长度大于所述栅极长度的80％。
11.根据权利要求9所述的半导体结构，其中，所述第二界面层(130)的长度为整个界面层的长度的80％以上，其余部分为所述第一界面层(120)。
12.根据权利要求9所述的半导体结构，其中，所述第一界面层(120)的厚度大于0.5nm，所述第二界面层(130)的厚度小于0.5nm。
13.根据权利要求9所述的半导体结构，其中，所述栅极由氧吸收材料形成。
14.根据权利要求9所述的半导体结构，其中，所述第一氧吸收层(250)为Ti、Hf、Ta、W和/或它们的氮化物。
15.根据权利要求9所述的半导体结构，其中，所述第二氧吸收层(26)为Ti、Hf、Ta、W和/或它们的氮化物。
16.根据权利要求9所述的半导体结构，其中，在所述栅极长度方向上，所述第二氧吸收层(260)的长度大于所述栅极长度的80％。
CN201110306885.4A 2011-10-11 2011-10-11 一种半导体结构及其制造方法 Active CN103050403B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110306885.4A CN103050403B (zh) 2011-10-11 2011-10-11 一种半导体结构及其制造方法
PCT/CN2011/083324 WO2013053175A1 (zh) 2011-10-11 2011-12-01 一种半导体结构及其制造方法
US13/816,228 US20130277768A1 (en) 2011-10-11 2011-12-01 Semiconductor Structure And Method For Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110306885.4A CN103050403B (zh) 2011-10-11 2011-10-11 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103050403A true CN103050403A (zh) 2013-04-17
CN103050403B CN103050403B (zh) 2015-09-30

Family

ID=48063003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110306885.4A Active CN103050403B (zh) 2011-10-11 2011-10-11 一种半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US20130277768A1 (zh)
CN (1) CN103050403B (zh)
WO (1) WO2013053175A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051854A1 (en) * 2003-09-09 2005-03-10 International Business Machines Corporation Structure and method for metal replacement gate of high performance
JP2009123944A (ja) * 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法
CN102117831A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 晶体管及其制造方法
CN102194870A (zh) * 2010-03-17 2011-09-21 中国科学院微电子研究所 一种半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US7226831B1 (en) * 2005-12-27 2007-06-05 Intel Corporation Device with scavenging spacer layer
US8697521B2 (en) * 2010-01-21 2014-04-15 International Business Machines Corporation Structure and method for making low leakage and low mismatch NMOSFET
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051854A1 (en) * 2003-09-09 2005-03-10 International Business Machines Corporation Structure and method for metal replacement gate of high performance
JP2009123944A (ja) * 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法
CN102117831A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 晶体管及其制造方法
CN102194870A (zh) * 2010-03-17 2011-09-21 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2013053175A1 (zh) 2013-04-18
CN103050403B (zh) 2015-09-30
US20130277768A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
US8298894B2 (en) Work function adjustment in high-k metal gate electrode structures by selectively removing a barrier layer
CN103137488B (zh) 半导体器件及其制造方法
US8193586B2 (en) Sealing structure for high-K metal gate
US20070178634A1 (en) Cmos semiconductor devices having dual work function metal gate stacks
US9685534B2 (en) Method for semiconductor device fabrication
US10269659B2 (en) Semiconductor structure and fabrication method thereof
US9018739B2 (en) Semiconductor device and method of fabricating the same
US20130043517A1 (en) Semiconductor Structure And Method For Manufacturing The Same
TWI488225B (zh) 用濕式化學方法形成受控底切而有優異完整性的高介電係數閘極堆疊
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN102956454A (zh) 一种半导体结构及其制造方法
CN103779226A (zh) 准纳米线晶体管及其制造方法
US20140287565A1 (en) Method for manufacturing semiconductor structure
JP5669752B2 (ja) チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減
WO2012071843A1 (zh) 一种半导体结构及其制造方法
US7820538B2 (en) Method of fabricating a MOS device with non-SiO2 gate dielectric
US8420489B2 (en) High-performance semiconductor device and method of manufacturing the same
KR20170128170A (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
WO2013105550A1 (ja) 半導体装置及びその製造方法
CN103050403B (zh) 一种半导体结构及其制造方法
TWI509702B (zh) 具有金屬閘極之電晶體及其製作方法
CN104465377A (zh) Pmos晶体管及其形成方法
CN103779227A (zh) 鳍型场效应晶体管的制造方法
CN105633151A (zh) 一种非对称FinFET结构及其制造方法
WO2012162963A1 (zh) 一种半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant