CN103035597A - 插入件、电路板模块以及用于制造插入件的方法 - Google Patents

插入件、电路板模块以及用于制造插入件的方法 Download PDF

Info

Publication number
CN103035597A
CN103035597A CN2012103760712A CN201210376071A CN103035597A CN 103035597 A CN103035597 A CN 103035597A CN 2012103760712 A CN2012103760712 A CN 2012103760712A CN 201210376071 A CN201210376071 A CN 201210376071A CN 103035597 A CN103035597 A CN 103035597A
Authority
CN
China
Prior art keywords
weld pad
substrate
insert
net
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103760712A
Other languages
English (en)
Inventor
森谷康雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035597A publication Critical patent/CN103035597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明涉及插入件、电路板模块以及用于制造插入件的方法。所述插入件包括：具有相反的第一表面和第二表面的衬底，所述衬底为片状；以及以特定的设置固定至衬底的多个弹簧电极，所述多个弹簧电极中的每一个包括：设置为与衬底的第一表面相对并且沿着第一方向延伸的第一焊垫；设置为与衬底的第二表面相对并且沿着第一方向延伸的第二焊垫；以及在第一与第二表面之间延伸通过衬底并且将第一焊垫的一端连接到第二焊垫的一端的柱。

Description

插入件、电路板模块以及用于制造插入件的方法
技术领域
本文讨论的实施方案涉及用于在电路板上安装电子部件的安装结构。
背景技术
电路板模块是通过在印刷电路板上安装电子部件如半导体器件来组装的。提出了安装结构来确保电路板模块具有足够的连接可靠性以抵抗在安装结构中出现的热应力和由于冲击而导致的应变。例如，一种普通的结构通过使用填充物如粘合剂来填充电子部件与印刷电路板之间(在电子部件下面)的间隔以增强电子部件与印刷电路板之间的钎焊接头。还可以使用的是使用密封树脂完全地覆盖钎焊至印刷电路板的电子部件的树脂密封结构。
填充物和密封树脂的使用使得电子部件能够刚性连接到印刷电路板。这减少了由于外部应力而导致的接头的位移和应变，从而维持钎焊连接的可靠性。
然而，刚性连接的电子部件，在受到由金属部分与树脂部分在温度变化的情况下的热膨胀系数的差异而导致的内部应力时，不能使应变得到释放。
这种内部应力可能损坏接头。另一个问题在于使用热和机械力的组合来移除电子部件以用于修理，这会造成损坏周围部件的高风险。
为了释放接头上的应力，最近已经提出在电子部件与印刷电路板之间使用插入件(中间衬底)。插入件包括将电子部件连接到印刷电路板的弹簧。这些弹簧吸收接头上的应变以减小应力。例如，提出一种插入件结构，其中在延伸穿过衬底的通孔的下端处形成有下接触焊垫，并且通孔周围的部分被切成细的U形。
细图案沿着切割的部分延伸到通孔的上端，上接触焊垫连接到图案的端部。还提出了使用网来保持多个电极的电极组件。
例如，这些结构公开在以下文献中：
[专利文献]日本公开特许公报No.2000-77479
[专利文献]日本公开特许公报No.2005-50782
衬底的在通孔周围的部分被切割成U形的插入件的结构使得下接触与上接触能够沿着衬底的平面方向(X-Y方向)对准。
然而，该结构不适合下接触与下接触沿着垂直方向(Z方向)的对准。Z方向的未对准会使通孔倾斜，从而导致上接触在X-Y方向上的未对准。
发明内容
本公开内容的一个目的是提供一种插入件结构，其使得上接触在X-Y方向上几乎没有未对准，并且保持能够释放由电子部件和印刷电路板施加的应力的大量的电极结构；以及一种用于制造这种插入件结构的方法。
根据本发明的一个方面，插入件包括：具有相反的第一表面和第二表面的衬底，衬底为片状；以及以特定布置固定至衬底的多个弹簧电极，所述多个弹簧电极中的每一个包括：设置为与衬底的第一表面相对并且沿着第一方向延伸的第一焊垫；设置为与衬底的第二表面相对并且沿着第一方向延伸的第二焊垫；以及在第一与第二表面之间延伸通过衬底并且将第一焊垫的一端连接到第二焊垫的一端的柱。
附图说明
图1是根据实施方案的插入件的电极结构的示意图；
图2A和图2B示出了弹簧电极的位移；
图3是根据第一实施方案的插入件的俯视图；
图4是插入件的立体图；
图5是图4的部分V的放大图；
图6A至图6I示出用于制造插入件的工艺；
图7A至图7G示出用于制造插入件的另一工艺；
图8A至图8F示出用于使用聚硅氧烷树脂填充插入件的弹簧电极中的间隔的工艺；
图9A至图9G示出用于制造根据第二实施方案的插入件的工艺；以及
图10是对插入件的影响因子的分析结果进行汇总的表格。
具体实施方案
现在将参考附图对实施方案进行描述。
图1是根据一个实施方案的插入件的电极结构的示意图。插入件10是设置在电路板20和半导体器件30之间的中间衬底，半导体器件30是具有多个电极的电子部件。插入件10包括多个弹簧电极12和保持弹簧电极12的衬底14。弹簧电极12钎焊至电路板20的电极焊垫22和半导体器件30的电极32。即，半导体器件30的电极32经由弹簧电极12连接到电路板20的电极焊垫22。从而，半导体30被安装并且固定到电路板20上。
弹簧电极12是U形电极，每个均包括上焊垫12a、下焊垫12b、以及延伸在它们之间的柱12c。上焊垫12a从柱12c的上端延伸，而下焊垫12b从柱12c的下端沿着与上焊垫12a相同的方向延伸，从而形成U形。半导体器件30的电极32钎焊到上焊垫12a，而电路板20的电极焊垫22钎焊到下焊垫12b。
弹簧电极12由与半导体器件30的电极32相同布置的衬底14保持。利用放置并且定位在半导体器件30和电路板20之间的插入件10，半导体器件30的电极32可以通过钎焊经由插入件10的弹簧电极12连接到电路板20的相应电极焊垫22。
弹簧电极12的上焊垫12a与衬底14间隔开。如图2A所示，上焊垫12a可以相对于柱12c的上端倾斜。类似地，弹簧电极12的下焊垫12b与衬底14间隔开。如图2A所示，下焊垫12b可以相对于柱12c的下端倾斜。从而，上焊垫12a和下焊垫12b可以沿着垂直方向(Z方向)移位，同时由柱12c支撑。从而，在半导体器件30的上焊垫12a和电极32之间的钎焊接头可以沿着Z方向进行移位。类似地，在电路板20的下焊垫12b和电极钎焊22之间的钎焊接头可以沿着Z方向移位。这使得弹簧电极12能够进行弹性变形以释放作用在钎焊接头上的外力或热应力，从而维持接头的可靠性。
如图2B所示，弹簧电极12的柱12c可以制造得较薄使得他们可以倾斜。这使得上焊垫12a和下焊垫12b能够相对于彼此沿着平面方向(X-Y方向)平行地移位。当沿着X-Y方向在半导体器件30与电路板20之间施加力时，弹簧电极12的上焊垫12a和下焊垫12b沿着平面方向相对彼此进行移位。这减少了施加在钎焊接头上的应力，从而维持接头的可靠性。
如上所述，弹簧电极12以预定的布置连接到衬底14。衬底14可以是可以保持弹簧电极12的柱12c的中心的任何片构件，例如，绝缘的树脂片。然而，如随后所描述的，使用由纤维织成的网作为衬底14以及使弹簧电极12形成为使得其延伸穿过衬底14，有利于具有连接到其上的弹簧电极12的衬底14的形成。
下面将描述根据第一实施方案的插入件。
图3是根据第一实施方案的插入件50的俯视图。图4是插入件50的立体图。图5是图4的V部分的放大图。
插入件50包括多个弹簧电极52和保持弹簧电极52的网54。弹簧电极52以预定的布置连接到网54并且由其保持。预定的布置与安装在电路板20上的半导体器件30的电极32的布置一致。在本实施方案中，半导体器件30具有布置在其整个表面之上的电极32，因此，插入件50具有布置在其整个表面之上的弹簧电极52。
作为插入件50的衬底的网54是由涂敷有耐热树脂如聚萘二甲酸乙二酯的液晶聚合物纤维织成的纤维片。网54是与半导体器件30的形状匹配的矩形。网54具有围绕其四个侧边的框56。框56用于保持网54平坦。框56可以由与弹簧电极52相同的材料形成，例如铜或镍，或者可以由其他刚性的材料形成。例如，框56可以由例如环氧树脂或双马来酰亚胺树脂等树脂形成。围绕柔性的网54的相对地刚性的框56使网54保持平坦。使用与弹簧电极52相同的材料使得在形成弹簧电极52的步骤中能够同时形成框56。
在框56的内部的四个拐角处设置有安装指示标志58。优选地，安装指示标志58由与弹簧电极52的材料相同的材料如铜或镍形成。使用与弹簧电极52的材料相同的材料使得安装指示标志58在形成弹簧电极52的步骤中同时形成。
例如，由金属如铜或镍形成的框56和安装指示标志58可以接合到形成在电路板20上的虚拟电极焊垫以增强插入件50和电路板20的连接。可或者，除了框56和安装指示标志58之外，可以在形成弹簧电极52的区域的外部形成金属图案并且该金属图案可以连接到形成在电路板20的虚拟电极焊垫。
弹簧电极52是U形电极，每个包括延伸通过网54的柱52c和形成在柱52c的任一端的上焊垫52a和下焊垫52b。弹簧电极52布置在安装指示标志58内的整个区域之上。图3至图5示出插入件50的顶表面，在该处看到上焊垫52a。下焊垫52b设置在插入件50的背侧上，在图3至图5中看不到。
弹簧电极52具有与图1中所示的弹簧电极12的U形相似的U形。上焊垫52a和下焊垫52b具有稍微伸长的椭圆形，每个具有连接到其一端(小直径部分)的柱52c和在其另一端(大直径部分)处形成的焊垫部分。焊垫部分连接到半导体器件30的电极32和电路板20的电极焊垫22。当外力施加到接头上时，柱可以容易地弯曲，并且上焊垫52a和下焊垫52b自身也可以容易弯曲，同时由柱52c支撑。
具有U形横截面的每个弹簧电极52的上焊垫52a和下焊垫52b，从柱52c沿着相同的方向延伸。上焊垫52a和下焊垫52b沿着向外的方向延伸远离网54的中心(内部)。在热膨胀期间，插入件50沿着朝外的方向延伸远离中心。插入件50的位移沿着其膨胀的方向变大。因此，插入件50上的热应力沿着其膨胀的方向变大。弹簧电极52的上焊垫52a和下焊垫52b易于沿着它们延伸的方向移位。从而，上焊垫52a和下焊垫52b延伸的方向与插入件50膨胀的方向匹配。这有效地释放了由于热膨胀而导致的热应力。
弹簧电极52的上焊垫52a和下焊垫52b的从连接到柱52c的部分延伸的部分形成为焊垫。实际待钎焊的部分的中心与连接到柱52c的部分以预定的距离分离开。例如，如果上焊垫的待钎焊的部分的中心与连接到柱52c的部分之间的距离小于将它们连接在一起的钎料球的直径，则整个上焊垫52a被钎焊，这使得它们柔性较小并且不太容易变形。如果实际待钎焊的部分的中心与连接到柱52c的部分间隔预定的距离(即，等于将它们连接在一起的钎料球的半径的距离)，则钎料不覆盖上焊垫52a的整个表面，即，从钎焊部分到柱52c，这使上焊垫52a保持柔性并且可容易移位。
现将描述一种用于制造插入件50的方法。图6A至图6I示出用于制造插入件50的工艺。
现在参考图6A，提供网布作为网54。如上所述，网布是由覆盖有耐热树脂如聚萘二甲酸乙二酯的液晶聚合物纤维织成的织物片。图6A示出了网布的横截面，其中波状线代表纬线并且椭圆形的横截面代表经线。优选地，网布在例如235℃下退火来移除来自纤维的任何内部应力以提高平整度。
参考图6B，使用例如镍对整个网布进行化学镀覆。参考图6C，形成光刻胶，以便于覆盖待形成柱52c的位置。参考图6D，对网布进行铜电镀，以在待形成光刻胶的区域中形成铜层。参考图6E，移除光刻胶，保留铜层。
参考图6F，在网布的顶表面和底面上形成光刻胶以便于对上焊垫52a和下焊垫52b的形状进行限定。即，在不形成上焊垫52a和下焊垫52b的区域中形成光刻胶。
参考图6G，对整个网布进行镍电镀以形成连接到网布的弹簧电极52。镍层填充最初形成的光刻胶已经移除的区域(参见图6E)以形成弹簧电极52的柱52c。柱52c延伸通过网布的顶面和底面之间的网布中的孔(纤维之间的间隙)。将柱52c固定到网布，使其中心嵌入到其中。
镍层还填充在网布的顶表面和底表面上没有形成光刻胶的区域(参见图6F)以形成弹簧电极52的上焊垫52a和下焊垫52b。上焊垫52a形成在网布的顶表面上，而下焊垫52b形成在网布的底表面上。上焊垫52a和下焊垫52b与延伸通过网布的柱52c连接到一起。
在通过镍电镀形成弹簧电极52之后，从网布的顶表面和底表面移除光刻胶。参考图6H，因此形成弹簧电极52的镍层和覆盖网布的铜层保留在网布上。
参考图6I，最后通过蚀刻移除铜层。从而完成了插入件50。移除铜层在上焊垫52a和网布之间和在下焊垫52b和网布之间留下间隔。这使得上焊垫52a和下焊垫52b能够容易地弯曲并且能够沿着Z方向移位。此外，因为只有中心固定到网布，所以除了柱52c的中心之外的部分可以弯曲。从而，上焊垫52a和下焊垫52b可以沿着X-Y方向和Z方向移位。
如上所述，使用网布作为网54有利于通过衬底连接到一起的多个弹簧电极的形成。在上述的镍电镀步骤中，可以同时形成如图3和图4所示的框56和安装指示标志58。
现将描述用于制造插入件50的另一种方法。图7A至图7G示出用于制造插入件50的另一种工艺。
现在参考图7A，提供网布作为网54。该步骤与在图6A中所示的步骤类似。优选地，网布在例如235℃下退火以移除来自纤维的任何内部应力，用于提高平整度。
参考图7B，在没有形成弹簧电极52的柱52c的区域中网布上形成光刻胶。参考图7C，对整个网布进行化学铜镀，以在光刻胶的表面上和在网布的暴露部分上形成铜籽层。
参考图7D，在铜籽层上进行铜电镀以在网布的顶表面和底表面上形成铜层。铜层填充在网布中的孔(纤维之间的间隙)以在没有形成光刻胶的区域中形成柱52c。铜层的形成在光刻胶上的部分是待形成上焊垫52a和下焊垫52b的部分。
参考图7E，以对应于上焊垫52a的图案在铜层顶部上和以对应于下焊垫52b的图案在铜层底部上形成光刻胶。参考图7F，使用光刻胶作为掩模蚀刻铜层以移除铜层的没有被光刻胶覆盖的部分。参考7G，移除保留在铜层上的光刻胶和最初形成在网布上的光刻胶。从而完成插入件50。
上述插入件50在上焊垫52a和网布之间以及在下焊垫52b和网布54之间具有间隔，使得上焊垫52a和下焊垫52b可容易地移位。或者，这些间隔可以使用柔性材料填充。这样的柔性材料的实施例为聚硅氧烷树脂。
图8A至图8F示出用于使用聚硅氧烷树脂填充插入件50的弹簧电极52中的间隔的工艺。现在参考图8A，通过如图6A至图6I或者图7A至图7G所示的工艺形成插入件50。参考图8B，在弹簧电极52的上焊垫52a和下焊垫52b的上方层叠有掩蔽片。
参考图8C，将在其上具有层叠掩蔽片的插入件50放置到模具中。参考图8D，将聚硅氧烷树脂注入到模具中。聚硅氧烷树脂填充在弹簧电极52的上焊垫52a和网54之间的间隔以及在弹簧电极52的下焊垫52b和网54之间的间隔。参考图8E，加热模具以固化注入到模具中的聚硅氧烷树脂。
参考8F，在聚硅氧烷树脂固化之后，将插入件50从模具中取出。从而获得了插入件50。插入件50A具有填充在上焊垫52a和网54之间的间隔以及在弹簧电极52的下焊垫52b和网54之间的间隔的聚硅氧烷树脂。
聚硅氧烷树脂具有高的柔性，几乎不影响上焊垫52a和下焊垫52b的弯曲(移位)。从而，插入件50A的弹簧电极52提供与图6I或图7G中所示的插入件50的相同的作用。
现在将描述根据第二实施方案的插入件。除了网54被聚酰亚胺膜取代之外，根据第二实施方案的插入件60与插入件50类似。本文的描述着重于用于制造插入件60的方法。图9A至图9G示出了用于制造插入件60的工艺。
现在参考图9A，提供光敏聚酰亚胺膜。参考图9B，在光敏聚酰亚胺膜的两个表面上层叠聚乙烯(PP)干膜。这些PP干膜具有形状与在待形成柱52c的位置处的弹簧电极52的柱52c的横截面的形状相同的开口。
参考9C，通过PP干膜的开口使光敏聚乙烯膜曝光并且显影以形成通孔。然后通过溅射在PP干膜的整个表面之上形成铜籽层。参考9D，在铜籽层上进行镍电镀以形成镍层。镍层覆盖PP干膜。
参考9E，在镍层的顶表面上以与上焊垫52a相同的图案形成光刻胶，并且在镍层的底表面上以与下焊垫52b相同的图案形成光刻胶。参考9F，使用光刻胶作为掩模蚀刻镍层。从而，在光刻胶的下方形成上焊垫52a和下焊垫52b。
参考9G，最后，移除光刻胶和PP干膜。从而，完成插入件60。从感光聚酰亚胺膜和上焊垫52a之间以及在光敏聚酰亚胺膜和下焊垫52b之间移除PP干膜在光敏聚酰亚胺膜和上焊垫52a之间以及在光敏聚酰亚胺膜和下焊垫52b之间留下间隔。这使得上焊垫52a和下焊垫52b在外力下能够容易地弯曲，从而释放施加到接头上的应力。
通过进行模拟来检验通过使用上述的插入件50得到的效果。在该模拟中，创建了具有不同等级的部件和衬底设计规格的八个结构模型。模拟预定压缩测试和预定温度循环测试，以计算接头的位移、应力和应变。然后进行计算结果的方差分析以计算根据本实施方案的插入件50的百分比贡献。从而，确定插入件50对位移、应力和应变的百分比贡献(即，插入件50的效果)。图10汇总了通过模拟来确定的插入件影响因子的分析结果。
在图10中，部件因子A是安装在衬底上的芯片的尺寸。大芯片尺寸设置为水平1，而小芯片尺寸设置为水平2。衬底因子B是衬底的厚度。厚衬底设置为水平1，而薄衬底设置为水平2。衬底因子C是衬底的焊垫的间距。大间距设置为水平1，而小间距设置为水平2。插入件因子为是否提供插入件。没有提供插入件的情况设置为水平1，而提供插入件的情况设置为水平2。
上述八个因子的水平结合L8正交表矩阵来创建8个结构模型。对于每个结构模型，对预定压缩测试和预定温度循环测试进行模拟以计算接头的位移、应力和应变。
通过结合因子的八个水平，根据L8正交表矩阵创建结构模型如下：
模型1：小芯片尺寸(水平1)
厚衬底(水平1)
大焊垫间距(水平1)
没有提供插入件(水平1)
模型2：小芯片尺寸(水平1)
厚衬底(水平1)
大焊垫间距(水平1)
提供插入件(水平2)
模型3：小芯片尺寸(水平1)
薄衬底(水平2)
小焊垫间距(水平2)
没有提供插入件(水平1)
模型4：小芯片尺寸(水平1)
薄衬底(水平2)
小焊垫间距(水平2)
提供插入件(水平2)
模型5：大芯片尺寸(水平2)
厚衬底(水平1)
小焊垫间距(水平2)
没有提供插入件(水平1)
模型6：大芯片尺寸(水平2)
厚衬底(水平1)
小焊垫间距(水平2)
提供插入件(水平2)
模型7：大芯片尺寸(水平2)
薄衬底(水平2)
大焊垫间距(水平1)
没有提供插入件(水平1)
模型8：大芯片尺寸(水平2)
薄衬底(水平2)
大焊垫间距(水平1)
提供插入件(水平2)
在压缩试验中，将衬底的两端固定，并且通过具有6mm直径的棒，在衬底上施加负荷到衬底背表面的中心，以计算接头的位移、应力和应变。在温度循环测试中，在每个结构模型中，将温度从25℃加热到125℃，冷却到-40℃，并且在30分钟内返回25℃，进行三次以计算每个循环的接头的位移、应力和应变。
图10汇总了各影响因子对位移、应力和应变的百分比贡献，这些位移、应力和应变是通过对由压缩测试和温度循环测试获得的每个结构模型的接头的位移、应力、应变进行方差分析来计算的。图10还包含百分比贡献的计算中涉及的误差分析。
根据本实施方案的插入件意在降低在钎焊接头上的负荷的局部集中。上述百分比贡献表示由于插入件因子而产生的抑制由接头上的负荷引起的变动的效果(即，提高稳定性)。
如图10所汇总的，在压缩测试中，插入件因子对应变的百分比贡献为73.82％，证明了由根据本发明的插入件产生的变动抑制效果是73.82％。此外，对应力的变动抑制效果是60.3％，并且对位移的变动抑制效果是12.33％。在位移中显著的因子是部件因子A(芯片尺寸因子)。
在温度循环测试中，插入件因子对应变的百分比贡献为7.22％，证明了由根据本发明的插入件产生的变动抑制效果是7.22％。此外，对应力的变动抑制效果是32.36％，并且对位移的变动抑制效果是35.43％。
如上所讨论的，模拟证实，在用于安装在衬底上的电子部件时，根据本发明的插入件减小了由于市场变化因子(如，用途和周围温度的变化)而导致的在钎焊接头上的负荷(如，应变、应力和位移)。

Claims (17)

1.一种插入件，包括：
衬底，所述衬底具有相反的第一表面和第二表面，所述衬底为片状；和
多个弹簧电极，所述多个弹簧电极以特定的布置固定至所述衬底，所述多个弹簧电极中的每一个包括：
第一焊垫，所述第一焊垫设置为与所述衬底的所述第一表面相对并且沿着第一方向延伸，
第二焊垫，所述第二焊垫设置为与所述衬底的所述第二表面相对并且沿着所述第一方向延伸，以及
柱，所述柱在所述第一表面与所述第二表面之间延伸通过所述衬底并且将所述第一焊垫的一端连接到所述第二焊垫的一端。
2.根据权利要求1所述的插入件，其中所述衬底是具有孔的网片，所述弹簧电极的所述柱通过所述孔在所述第一表面与所述第二表面之间延伸。
3.根据权利要求2所述的插入件，其中所述网是由纤维织成的网布。
4.根据权利要求1所述的插入件，其中所述衬底是树脂膜，所述弹簧电极的所述柱通过所述树脂膜在所述第一表面与所述第二表面之间延伸。
5.根据权利要求1所述的插入件，其中在所述第一焊垫与所述衬底之间具有间隔，并且在所述第二焊垫与所述衬底之间具有间隔。
6.根据权利要求5所述的插入件，还包括填充所述第一焊垫与所述衬底之间的间隔以及所述第二焊垫与所述衬底之间的间隔的柔性材料。
7.根据权利要求6所述的插入件，其中所述柔性材料是聚硅氧烷树脂。
8.根据权利要求1所述的插入件，其中所述第一焊垫中的每一个包括其中心与所述第一焊垫的连接到所述柱的部分间隔预定距离或更大的距离的待连接部分，并且所述第二焊垫中的每一个包括其中心与所述第二焊垫的连接到所述柱的部分间隔预定距离或更大的距离的待连接部分。
9.根据权利要求1所述的插入件，其中所述第一方向是从所述衬底的中心向外远离的方向。
10.根据权利要求1所述的插入件，还包括围绕所述衬底的框。
11.根据权利要求1所述的插入件，还包括在所述衬底的所述第一表面上的布置有所述弹簧电极的区域之外的金属图案。
12.一种电路板模块，包括：
电路板；
电子部件；以及
所述电子部件通过在所述电子部件与所述电路板之间的插入件而安装在所述电路板上，其中
所述插入件包括：
衬底，所述衬底具有相反的第一表面与第二表面，所述衬底为片状；以及
多个弹簧电极，所述多个弹簧电极以特定的布置固定至所述衬底，所述多个弹簧电极中的每一个包括：
第一焊垫，所述第一焊垫设置为与所述衬底的所述第一表面相对并且沿着第一方向延伸，
第二焊垫，所述第二焊垫设置为与所述衬底的所述第二表面相对并且沿着所述第一方向延伸，以及
柱，所述柱在所述第一表面与所述第二表面之间延伸通过所述衬底并且将所述第一焊垫的一端连接到所述第二焊垫的一端。
13.一种用于制造插入件的方法，包括：
通过镀覆在网上除了预定区域之外的区域中形成铜层，所述网具有相反的第一表面和第二表面；以及
通过镍镀覆在所述预定区域中形成金属柱，所述金属柱在所述网的所述第一表面与所述第二表面之间延伸穿过所述网中的孔，并且通过镍镀覆形成第一焊垫和第二焊垫，所述第一焊垫从所述金属柱沿着与所述网的所述第一表面相对的铜层延伸，所述第二焊垫从所述金属柱沿着与所述网的所述第二表面相对的铜层延伸。
14.根据权利要求13所述的用于制造插入件的方法，还包括，在形成所述第一焊垫和所述第二焊垫之后，通过蚀刻移除所述铜层以在所述第一焊垫与所述网之间以及在所述第二焊垫与所述网之间形成间隔。
15.一种用于制造插入件的方法，包括：
在网上除了预定区域之外的区域中形成第一光刻胶，所述网具有相反的第一表面和第二表面；以及
通过金属镀覆在所述预定区域中形成金属柱，所述金属柱在所述网的所述第一表面与所述第二表面之间延伸穿过所述网中的孔，并且通过金属镀覆形成金属层，所述金属层从所述金属柱沿着与所述网的所述第一表面相对的第一光刻胶延伸以及从所述金属柱沿着与所述网的所述第二表面相对的第一光刻胶延伸。
16.根据权利要求15所述的用于制造插入件的方法，还包括：
在所述金属层的每个表面上形成第二光刻胶；
通过使用所述第二光刻胶作为掩模进行蚀刻来移除所述金属层的一部分以形成第一焊垫和第二焊垫；以及
移除所述第一光刻胶和所述第二光刻胶以在所述第一焊垫与所述网的所述第一表面之间以及在所述第二焊垫与所述网的所述第二表面之间形成间隔。
17.一种用于制造插入件的方法，包括：
在树脂片的相反的第一表面与第二表面上层叠光刻胶膜并且在预定位置处形成通孔；
通过镀覆在所述通孔中以及在所述光刻胶膜的整个表面上形成金属层；
蚀刻所述金属层以形成第一焊垫和第二焊垫；以及
移除所述光刻胶膜以在所述第一焊垫与所述树脂片的所述第一表面之间以及在所述第二焊垫与所述树脂片的所述第二表面之间形成间隔。
CN2012103760712A 2011-10-07 2012-09-29 插入件、电路板模块以及用于制造插入件的方法 Pending CN103035597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-222580 2011-10-07
JP2011222580A JP2013084703A (ja) 2011-10-07 2011-10-07 インタポーザ、回路基板モジュール、及びインタポーザの製造方法

Publications (1)

Publication Number Publication Date
CN103035597A true CN103035597A (zh) 2013-04-10

Family

ID=47177752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103760712A Pending CN103035597A (zh) 2011-10-07 2012-09-29 插入件、电路板模块以及用于制造插入件的方法

Country Status (5)

Country Link
US (1) US20130087376A1 (zh)
EP (1) EP2579697A3 (zh)
JP (1) JP2013084703A (zh)
KR (1) KR20130069344A (zh)
CN (1) CN103035597A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346443B (zh) * 2018-11-13 2020-02-18 常州信息职业技术学院 一种集成电路板的扭力装夹机构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160632A1 (en) * 2001-04-26 2002-10-31 Ralph Maldonado Low pitch, high density connector
CN101454947A (zh) * 2006-05-30 2009-06-10 株式会社藤仓 插座用触头端子及半导体器件
CN101467312A (zh) * 2006-06-12 2009-06-24 株式会社藤仓 插座及其制造方法和半导体器件
US20110092083A1 (en) * 2009-10-16 2011-04-21 Palo Alto Research Center Incorporated Out of plane integral conductive arms and methods for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163837A (en) * 1991-06-26 1992-11-17 Amp Incorporated Ordered area array connector
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US6050832A (en) 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
WO2001054232A2 (en) * 2000-01-20 2001-07-26 Gryphics, Inc. Flexible compliant interconnect assembly
JP4507644B2 (ja) 2003-06-12 2010-07-21 Ｊｓｒ株式会社 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
TWI346425B (en) * 2006-05-30 2011-08-01 Fujikura Ltd Socket contact terminal and semiconductor apparatus
KR101059970B1 (ko) * 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160632A1 (en) * 2001-04-26 2002-10-31 Ralph Maldonado Low pitch, high density connector
CN101454947A (zh) * 2006-05-30 2009-06-10 株式会社藤仓 插座用触头端子及半导体器件
CN101467312A (zh) * 2006-06-12 2009-06-24 株式会社藤仓 插座及其制造方法和半导体器件
US20110092083A1 (en) * 2009-10-16 2011-04-21 Palo Alto Research Center Incorporated Out of plane integral conductive arms and methods for manufacturing the same

Also Published As

Publication number Publication date
KR20130069344A (ko) 2013-06-26
JP2013084703A (ja) 2013-05-09
US20130087376A1 (en) 2013-04-11
EP2579697A3 (en) 2013-06-26
EP2579697A2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
CN1568546B (zh) 半导体器件及其制造方法
TW309664B (zh)
JP4661787B2 (ja) 配線基板とその製造方法
BRPI1101788A2 (pt) pacote de chip
BRPI0612060A2 (pt) método para fabricação de uma estrutura de placa de circuito e uma estrutura de placa de circuito
KR20150126327A (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
US20150195901A1 (en) Area array device connection structures with complimentary warp characteristics
JP6018385B2 (ja) 半導体装置のプリント配線板への固定のための方法
US8959758B2 (en) Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device
JP2006525672A (ja) 層状の超小型電子コンタクトおよびその製造方法
JP5512992B2 (ja) ヒートシンク一体化パッケージ及びその製造方法
CN105704926A (zh) 电子模块的制备方法以及电子模块
CN103839897A (zh) 集成电路封装及制造方法
JP5106197B2 (ja) 半導体装置およびその製造方法
CN103035597A (zh) 插入件、电路板模块以及用于制造插入件的方法
KR101852587B1 (ko) 노출된 컨덕터를 구비한 집적회로 패키징 시스템 및 그 제조 방법
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
US9565755B2 (en) Electronic component
KR101088824B1 (ko) 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
JP2010135347A (ja) 配線基板およびその製造方法
JP2004003911A (ja) 積層プローブ、積層プローブ製造用治具、積層プローブの製造方法及び積層プローブを用いた垂直型プローブカード
JP2015103535A (ja) プリント配線板
JP2016134409A (ja) プリント配線板
JP2009208259A (ja) 印刷マスクおよびこれを用いた配線基板の製造方法
JP2015146404A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410