CN103035566B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103035566B CN103035566B CN201110298139.5A CN201110298139A CN103035566B CN 103035566 B CN103035566 B CN 103035566B CN 201110298139 A CN201110298139 A CN 201110298139A CN 103035566 B CN103035566 B CN 103035566B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- connecting line
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种半导体器件的制造方法,所述后道制程与前道制程同时进行,且所述后道制程是在所述基底上通过“逆向”制作形成,依次从顶层互连层形成至底层互连层,之后将所述基底上形成的后道制程倒置于前道制程结构中的半导体衬底上,使所述第一通孔金属层与所述第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接,节约了工艺时间,提高了工艺效率。
Description
技术领域
本发明涉及一种半导体器件的制造方法,尤其涉及一种将前道制程(Front-End-Of-Line,FEOL)和后道制程(Back-End-Of-Line,BEOL)分开进行,分别完成后连接在一起的半导体器件的制造方法。
背景技术
半导体器件的制造工艺通常分为前道制程(Front-End-Of-Line,FEOL)和后道制程(Back-End-Of-Line,BEOL)。
所述前道制程(也称前段制程)利用光刻、刻蚀、化学机械研磨(CMP)以及离子注入等工艺,在半导体衬底上形成核心电路以及在所述核心电路上形成引出连线层,所述核心电路包括在所述半导体衬底上形成单元结构(Cell)以及所述单元结构之间的隔离结构,所述单元结构例如是MOS结构,所述隔离结构例如是浅沟槽隔离结构(STI),以MOS结构为例,形成每个MOS结构的源极区、漏极区和栅极区等。所述后道制程(也称后段制程)利用光刻、刻蚀、化学机械研磨以及电镀等工艺,在核心电路及其引出连线层上形成金属连线(Wiring)的工艺过程,根据半导体器件的功能要求,将核心电路的各单元结构通过多层的金属互连线连线引出。
在现有技术中,后道制程是在前道制程工艺完成后,在所述核心电路的引出连线层上形成金属互连层、介质层和层间通孔(Via),依次从底层互连层至顶层互连层,并且各层金属互连层之间不相连部分通过形成多层介质层间隔开,相连部分通过形成层间通孔连接,从而将核心电路从引出连线层,依次经过底层互连层至顶层互连层,引出到顶部焊垫(Pads),以进行后续芯片封装(ChipPackage),半导体器件通常包括十层以上金属互连层,因此后道制程的工艺较为复杂,故工艺时间非常长。
此外,为实现不同芯片之间的封装,将具有不同功能的芯片连接在一起,以降低半导体器件的面积,提高集成度,故引入了穿透硅通孔(Through SiliconVia,TSV)技术。所述TSV技术是形成TSV穿通整个晶圆的半导体衬底,并在TSV中形成穿透硅通孔连线,从而将一个单元结构或芯片的顶层互连层与其它单元结构或芯片电性连接起来。所述TSV技术是一种三维封装技术,能够形成三维集成电路的半导体器件,是半导体工业的新兴发展方向。
现有工艺技术中,为保证半导体衬底的机械强度,通常半导体衬底的厚度已达到500um~900um,远远大于现有技术中TSV能够达到的长度,故通常形成TSV之后,需要对半导体衬底的远离核心电路的一面(背面)进行化学机械研磨,降低半导体衬底的厚度,然后利用电镀的方法在TSV中形成金属连线。然而,上述方法在化学机械研磨所述半导体衬底远离核心电路的一面(背面)时,化学机械研磨对半导体衬底产生的机械压力对半导体衬底正面的核心电路产生副作用,影响半导体器件的性能,同时半导体器件中前道制程和后道制程同时形成延长了工艺时间,大大降低了效率。
发明内容
本发明的目的是提供一种半导体器件的制造方法,无需对半导体衬底的远离核心电路的一面(背面)进行化学机械研磨,消除了化学机械研磨对半导体衬底正面的核心电路的不利影响,并且能够缩短半导体器件制作工艺时间。
为解决上述问题,本发明提供一种半导体器件的制造方法,包括前道制程、后道制程和固定步骤,所述前道制程和后道制程同时进行,其中,
所述前道制程包括:
提供一半导体衬底,形成核心电路,所述核心电路上形成有引出连线层;
在所述半导体衬底的核心电路旁形成第一穿透硅通孔;
在所述第一穿透硅通孔中形成第一通孔金属层;
所述后道制程包括:
提供一基底,由下至上依次形成顶层互连层至底层互连层,所述底层互连层与所述核心电路的引出连线层位置相适配;
在所述基底上形成第二穿透硅通孔,所述第二穿透硅通孔与所述顶层互连层中金属连线连通,且所述第二穿透硅通孔与所述第一穿透硅通孔相适配;
在所述第二穿透硅通孔中形成第二通孔金属层;
所述固定步骤包括:
将所述基底倒置于所述半导体衬底上,使所述第一通孔金属层与所述第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接。
进一步的,所述半导体器件的制造方法还包括:
在形成所述第一通孔金属层之后,对所述引出连线层的隔离介质层进行回刻蚀工艺,露出部分所述第一通孔金属层和引出连线层的金属引线;
在形成所述第二通孔金属层之后,对所述底层互连层进行回刻蚀工艺,露出部分所述第二通孔金属层和所述底层互连层的金属引线;
在将所述基底倒置于所述半导体衬底之后,向所述底层互连层与所述引出连线层之间通入有机聚合物,以固定所述底层互连层与所述引出连线层。
进一步的,所述有机聚合物为树脂材料。
进一步的,所述第一通孔金属层与所述第二通孔金属层采用电镀的方法形成。
进一步的,所述第一穿透硅通孔和所述第二穿透硅通孔的孔径为300nm~3000nm。
进一步的,所述半导体衬底的远离核心电路的一面上形成有氮化硅停止层,在所述核心电路一侧形成第一穿透硅通孔的步骤中,刻蚀所述半导体衬底,停止于所述氮化硅停止层上。
进一步的,在所述第一通孔金属层形成之后,采用湿法刻蚀去除所述氮化硅停止层。
进一步的,所述氮化硅停止层的厚度为3000nm~7000nm。
进一步的,所述基底的材料为硅、锗或硅锗化合物中的一种或其组合。
相比于现有技术,本发明所述半导体器件的制作方法具有以下优点:
首先,本发明的后道制程是在基底上通过“逆向”制作形成的,即,依次从顶层互连层形成至底层互连层,并形成第一通孔金属层,在完成第一通孔金属层之后,将所述基底上形成的后道制程倒置于前道制程结构中的半导体衬底上,使所述第一通孔金属层与第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接,所述后道制程与前道制程同时制作,节约了工艺时间,提高了工艺效率;
其次,在前道制程中,在所述半导体衬底的远离核心电路的一面(背面)形成氮化硅停止层,该氮化硅停止层的厚度范围在3000nm~7000nm,增强了半导体衬底的机械强度,即可在保证机械强度的情况下选择厚度较小的半导体衬底,形成的第一穿透硅通孔直接穿通所述半导体衬底,并停止于所述氮化硅停止层上,然后去除所述氮化硅停止层,无需对半导体衬底的的远离核心电路的一面(背面)进行化学机械研磨,消除了化学机械研磨对半导体衬底正面的核心电路的不利影响,从而提高了半导体器件的性能。
附图说明
图1为本发明实施例一中半导体器件的制造方法的简要流程图。
图2~图9为本发明实施例一中半导体器件的制造过程的结构示意图。
图10为本发明实施例二中半导体器件的制造方法的简要流程图。
图11~图13为本发明实施例二中半导体器件的制造过程的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明的核心思想是:通过将半导体器件的后道制程工艺与前道制程工艺时分别同时形成;并将所述后道制程是通过“逆向”制作形成,即,依次从顶层互连层形成至底层互连层,在形成第一通孔金属层,在完成第一通孔金属层之后,将所述基底上形成的后道制程倒置固定于前道制程结构中的半导体衬底上,使所述第一通孔金属层与所述第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接。所述将后道制程与前道制程同时制作,大大节约了工艺时间,提高了工艺效率。
参考图1,本发明提供一种半导体器件的制造方法,包括前道制程、后道制程和固定步骤,所述前道制程和后道制程可同时进行,完成所述前道制程和后道制程之后执行固定步骤,其中,
所述前道制程包括:
步骤S11:提供一半导体衬底,形成核心电路,所述核心电路上形成有引出连线层;
步骤S12:在所述半导体衬底的核心电路旁形成第一穿透硅通孔;
步骤S13:在所述第一穿透硅通孔中形成第一通孔金属层;
所述后道制程包括:
步骤S21:提供一基底,由下至上依次形成顶层互连层至底层互连层,所述底层互连层与所述核心电路的引出连线层位置相适配;
步骤S22:在所述基底上形成第二穿透硅通孔,所述第二穿透硅通孔与所述顶层互连层中金属连线连通,且所述第二穿透硅通孔与所述第一穿透硅通孔相适配;
步骤S23:在所述第二穿透硅通孔中形成第二通孔金属层;
所述固定步骤包括:
步骤S31:将所述基底倒置于所述半导体衬底上,使所述第一通孔金属层与所述第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接。
下面以两个具体实施例更加详细的介绍本发明。
实施例一
结合图1与图2~图9,在本实施例中,所述半导体器件的制造方法包括前道制程、后道制程和固定步骤,所述前道制程和后道制程同时进行,
所述前道制程包括:
步骤S11:如图2所示,提供一半导体衬底100,形成核心电路101,所述核心电路100上形成有引出连线层120。
其中,所述前道制程是利用光刻、刻蚀、化学机械研磨(CMP)、以及离子注入等工艺,在半导体衬底上形成核心电路101以及在所述核心电路101上形成引出连线层120。其中,所述核心电路101可以为晶体管,例如MOS晶体管。在本实施例中,所述核心电路101包括源/漏极区103、栅极区102以及浅沟槽隔离结构104,所述引出连线层120包括隔离介质层122和位于隔离介质层122中的金属引线121。
在本实施例中,所述半导体衬底100远离核心电路101的一面(半导体衬底100的背面)上还形成有氮化硅停止层110,所述氮化硅停止层110可采用化学气相沉积的方法形成,该氮化硅停止层110的厚度范围在3000nm~7000nm,其可增强半导体衬底100的机械强度,从而可以选择厚度较小的半导体衬底100,进而增强了半导体衬底100的机械强度,提高了半导体器件的性能。
步骤S12:如图3所示,在所述半导体衬底100的核心电路101一侧形成第一穿透硅通孔130,所述第一穿透硅通孔130可采用干法刻蚀工艺刻蚀所述半导体衬底100形成,该干法刻蚀工艺停止于所述氮化硅停止层110上。其中,所述第一穿透硅通孔130的孔径例如为300nm~3000nm,其中较佳的直径为1000nm。
步骤S13:如图4所示,在所述第一穿透硅通孔130中形成第一通孔金属层131,所述第一通孔金属层131的材料可以为常见的铜,第一通孔金属层131可以采用电镀的方法形成。
在所述第一通孔金属层131形成后,湿法刻蚀去除所述氮化硅停止层110,形成如图5所示结构,从而无需采用化学机械研磨工艺处理半导体衬底100的的远离核心电路101的一面(背面),防止了化学机械研磨工艺对半导体衬底100产生的机械压力对其正面的核心电路101产生副作用,提高了半导体器件的性能。
所述后道制程包括:
步骤S21:如图6所示,提供一基底200,由下至上依次形成顶层互连层210至底层互连层220,所述底层互连层220与所述核心电路的引出连线层120位置相适配。
在本发明中,所述后道制程与前道制程是分开同时进行的,在所述基底200上依次从顶层互连层210形成至底层互连层220,顶层互连层210包括顶层金属连线211、顶层层间通孔212以及顶层层间介质层213,底层互连层220包括底层金属连线221和底层层间介质层223,在所述顶层互连层210与底层互连层220之间还形成有多层互连层,各层金属连线之间通过形成层间介质层间隔,各层金属连线之间通过形成层间通孔连接,从而在后续封装后,能够将图2所示的核心电路101从引出连线层120、底层互连层210引出至顶层互连层220,引出至顶部焊垫(图中未标示),以完成后续芯片封装(Chip Package)。
步骤S22:如图7所示,在所述基底200上利用光刻和刻蚀工艺形成第二穿透硅通孔230,所述第二穿透硅通孔230与所述顶层互连层的金属连线211连接,且所述第二穿透硅通孔230与图3所述第一穿透硅通孔130相适配,即第二穿透硅通孔230与所述第一穿透硅通孔130的位置能够对应且直径相近或相等,故所述第一穿透硅通孔230的孔径较佳的范围为300nm~3000nm,其中较佳的直径为1000nm。
步骤S23:如图8所示,在所述第二穿透硅通孔230中形成第二通孔金属层231,所述第二通孔金属层231的材料可以为常见的铜,第二通孔金属层231可以采用电镀的方法形成。
步骤S31:如图9所示,将所述基底200倒置于所述半导体衬底100上,使所述第一通孔金属层131与所述第二通孔金属层231相连接,且所述底层金属连线221与所述引出连线层120的金属连线121的相连接。
然后,利用外部机械力固定所述核心电路101与所述底层互连层230,使二者紧密连接,实现电性引出。
实施例二
图10为本发明实施例二中半导体器件的制造方法的简要流程图。结合图10和图11~图13,其为本发明实施例二中半导体器件的制造过程的结构示意图。在实施例一的基础上,所述半导体器件的制造方法还增加了如下步骤:
步骤S14:如图11所示,在所述步骤S13之后,对所述引出连线层120的隔离介质层122进行回刻蚀工艺,露出部分所述第一通孔金属层131和引出连线层的金属引线121;
步骤S24:如图12所示,在所述步骤S23之后,对所述底层互连层进行回刻蚀工艺,具体刻蚀部分层间介质层221,露出部分所述第二通孔金属层231和底层金属连线221;
所述步骤S14和所述步骤S24的回刻蚀工艺可以暴露所述第一通孔金属层131、引出连线层的金属引线121、所述第二通孔金属层221以及所述底层金属引线221,从而使第一通孔金属层131与第二通孔金属层231充分连接,所述引出连线层的金属引线121和底层金属连线221充分连接。
步骤S32:如图13所示,在所述步骤S31之后,向所述底层互连层220与所述引出连线层120之间通入有机聚合物300,以固定所述底层互连层220与所述引出连线层120。其中,所述有机聚合物300优选为树脂材料,该材质初始为液体状态,流入所述底层互连层220与所述引出连线层120后,冷却凝固为固体,以固定所述底层互连层220与所述引出连线层120,其中较佳的选择黏度系数较高的有机聚合物,能够更加充分地固定前道制程的结构和后道制程的结构,保证半导体器件的性能。
相比于现有技术,本发明所述半导体器件的制作方法具有以下优点:
首先,本发明的后道制程是在基底上通过“逆向”制作形成的,即,依次从顶层互连层形成至底层互连层,并形成第一通孔金属层,在完成第一通孔金属层之后,将所述基底上形成的后道制程倒置于前道制程结构中的半导体衬底上,使所述第一通孔金属层与第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接,所述后道制程与前道制程同时制作,节约了工艺时间,提高了工艺效率;
其次,在前道制程中,在所述半导体衬底的远离核心电路的一面形成氮化硅停止层,该氮化硅停止层的厚度范围在3000nm~7000nm,增强了半导体衬底的机械强度,即可在保证机械强度的情况下选择厚度较小的半导体衬底,形成的第一穿透硅通孔直接穿通所述半导体衬底,并停止于所述氮化硅停止层上,然后去除所述氮化硅停止层,无需对半导体衬底的的远离核心电路的一面进行化学机械研磨,消除了化学机械研磨对半导体衬底正面的核心电路的不利影响,从而提高了半导体器件的性能。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种半导体器件的制造方法,包括前道制程、后道制程和固定步骤,所述前道制程和后道制程同时进行,其中,
所述前道制程包括:
提供一半导体衬底,形成核心电路,所述核心电路上形成有引出连线层;
在所述半导体衬底的核心电路旁形成第一穿透硅通孔;
在所述第一穿透硅通孔中形成第一通孔金属层;
在形成所述第一通孔金属层之后,对所述引出连线层的隔离介质层进行回刻蚀工艺,露出部分所述第一通孔金属层和引出连线层的金属引线;
所述后道制程包括:
提供一基底,由下至上依次形成顶层互连层至底层互连层,所述底层互连层与所述核心电路的引出连线层位置相适配;
在所述基底上形成第二穿透硅通孔,所述第二穿透硅通孔与所述顶层互连层中金属连线连通,且所述第二穿透硅通孔与所述第一穿透硅通孔相适配;
在所述第二穿透硅通孔中形成第二通孔金属层;
在形成所述第二通孔金属层之后,对所述底层互连层进行回刻蚀工艺,露出部分所述第二通孔金属层和所述底层互连层的金属引线;
所述固定步骤包括:
将所述基底倒置于所述半导体衬底上,使所述第一通孔金属层与所述第二通孔金属层相连接,并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接,向所述底层互连层与所述引出连线层之间通入有机聚合物,以固定所述底层互连层与所述引出连线层。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述有机聚合物为树脂材料。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第一通孔金属层与所述第二通孔金属层采用电镀的方法形成。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第一穿透硅通孔和所述第二穿透硅通孔的孔径为300nm~3000nm。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体衬底的远离核心电路的一面上形成有氮化硅停止层,在所述核心电路一侧形成第一穿透硅通孔的步骤中,刻蚀所述半导体衬底,停止于所述氮化硅停止层上。
6.如权利要求5所述的半导体器件的制造方法,其特征在于,在所述第一通孔金属层形成之后,采用湿法刻蚀去除所述氮化硅停止层。
7.如权利要求6所述的半导体器件的制造方法,其特征在于,所述氮化硅停止层的厚度为3000nm~7000nm。
8.如权利要求1所述的半导体器件的制造方法,其特征在于,所述基底的材料为硅、锗或硅锗化合物中的一种或其组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298139.5A CN103035566B (zh) | 2011-09-30 | 2011-09-30 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298139.5A CN103035566B (zh) | 2011-09-30 | 2011-09-30 | 半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103035566A CN103035566A (zh) | 2013-04-10 |
CN103035566B true CN103035566B (zh) | 2015-03-18 |
Family
ID=48022335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110298139.5A Active CN103035566B (zh) | 2011-09-30 | 2011-09-30 | 半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103035566B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050215054A1 (en) * | 2002-06-07 | 2005-09-29 | Rasmussen Frank E | Feed-through process and amplifier with feed-through |
US7195931B2 (en) * | 2002-11-27 | 2007-03-27 | Advanced Micro Devices, Inc. | Split manufacturing method for advanced semiconductor circuits |
US7838997B2 (en) * | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
US7956442B2 (en) * | 2008-10-09 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside connection to TSVs having redistribution lines |
-
2011
- 2011-09-30 CN CN201110298139.5A patent/CN103035566B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103035566A (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103545275B (zh) | 硅通孔封装结构及形成方法 | |
US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
CN102651355B (zh) | 包括穿过衬底的传导结构的集成电路及其制造方法 | |
US9196670B2 (en) | Through substrate features in semiconductor substrates | |
CN102446830B (zh) | 形成低成本的tsv | |
CN110504247A (zh) | 集成电路封装件及其形成方法 | |
US20140273347A1 (en) | Methods for Hybrid Wafer Bonding Integrated with CMOS Processing | |
KR101918609B1 (ko) | 집적회로 소자 | |
CN104425453B (zh) | 3dic互连装置和方法 | |
US9553080B1 (en) | Method and process for integration of TSV-middle in 3D IC stacks | |
US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
US20140377892A1 (en) | Method of forming an integrated inductor by dry etching and metal filling | |
CN103378057B (zh) | 半导体芯片以及其形成方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
TWI607527B (zh) | 加厚之應力緩衝及功率分配層 | |
CN104766806A (zh) | 晶圆三维集成的方法 | |
CN104733381A (zh) | 一种晶圆硅穿孔互连工艺 | |
CN104733371A (zh) | 硅通孔形成方法及半导体器件的对准结构 | |
CN104576417A (zh) | 封装结构和封装方法 | |
US20150017798A1 (en) | Method of manufacturing through-silicon-via | |
US10886196B2 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
TW201826486A (zh) | 基板之兩側上的ic結構及形成方法 | |
TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
CN103035566B (zh) | 半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |