CN103035549A - 生产流程和可复用测试方法 - Google Patents
生产流程和可复用测试方法 Download PDFInfo
- Publication number
- CN103035549A CN103035549A CN2012100846213A CN201210084621A CN103035549A CN 103035549 A CN103035549 A CN 103035549A CN 2012100846213 A CN2012100846213 A CN 2012100846213A CN 201210084621 A CN201210084621 A CN 201210084621A CN 103035549 A CN103035549 A CN 103035549A
- Authority
- CN
- China
- Prior art keywords
- probe card
- module
- die area
- survey
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
实施例为一种生产流程和可复用测试方法。该方法包括提供包括管芯区域的基板。管芯区域包括焊盘图案的多部分,并且该多部分中的第一部分均包括第一一致焊盘图案。该方法进一步包括通过第一探针板探测第一部分中的第一个;将第一探针板移动至第一部分中的第二个;以及通过第一探针板探测第一部分中的第二个。
Description
技术领域
本发明总体涉及集成电路领域,更具体地,涉及生产流程和可复用测试方法。
背景技术
由于集成电路(IC)的发展,所以半导体行业因各种电子元件(即,晶体管、二极管、电阻器、电容器等)的集成密度不断改进而经历了持续的快速增长。在极大程度上,这种集成密度的改进源于反复减小最小部件的尺寸,从而允许更多元件集成在给定区域上。
这些集成度的改进实际上基本为二维(2D)的,其中,通过集成元件所占用的区域基本上位于半导体晶圆的表面上。集成电路的增大的密度和对应的面积降低通常为设计者提供了封装集成电路管芯的更大的自由度。各种技术允许管芯堆叠在不同结构中。例如,一种结构为将管芯堆叠在三维(3D)封装件中。另一种结构为将一个或更多管芯堆叠在插入件上,例如,堆叠在2.5维(2.5D)封装件中。
在制造工艺中,通常测试封装件的各种元件。在2.5D或3D结构中,在堆叠以前,通常测试不同管芯。该测试可能很昂贵并且耗费时间。不同管芯上的较高的引角数可能会使利用探针板的测试很难。
发明内容
为解决上述问题,本发明提供了一种方法,包括:提供包括管芯区域的基板,管芯区域包括焊盘图案的多个部分,多个部分中的第一部分中的每一个均包括第一一致焊盘图案;通过第一探针板探测第一部分中的第一个;将第一探针板移动至第一部分的第二个;以及通过第一探针板探测第一部分的第二个。
其中,基板包括晶圆,晶圆包括有源管芯。
其中,基板包括晶圆,晶圆包括插入件,管芯区域位于插入件上方。
其中,提供基板的步骤包括在基板中形成管芯区域,形成管芯区域的步骤包括:将伪焊盘插入第一部分中的第一个、第一部分中的第二个、或者其组合。
其中,多个部分中的每一个均包括第一一致焊盘图案。
其中,多个部分中的第二部分包括与第一一致焊盘图案不同的非一致焊盘图案,并且方法进一步包括通过第二探针板探测第二部分。
其中,多个部分中的第二部分中的每一个均包括第二一致焊盘图案,第一部分和第二部分在管芯区域中交替,第一探针板同时探测第一部分,并且方法进一步包括:通过第一探针板同时探测第二部分。
该方法进一步包括:通过第二探针板探测多个部分中的第三部分。
其中,管芯区域包括:第一模块和第二模块,第一模块包括第一部分中的第一个,并且第二模块包括第一部分中的第二个。
其中,第一模块和第二模块中的每一个包括模块对准标记,探测第一部分中的第一个的步骤和探测第一部分中的第二个的步骤均包括分别使用第一模块的模块对准标记和第二模块的模块对准标记。
其中,管芯区域包括管芯对准标记,以及多个部分中的每一个均包括部分对准标记,探测第一部分中的第一个的步骤和探测第一部分中的第二个的步骤均包括使用管芯对准标记以及分别使用第一部分中的第一个的部分对准标记和第二部分中的第二个的部分对准标记。
此外,还提供了一种方法,包括:在第一基板中形成第一结构,第一结构包括第一管芯区域,第一管芯区域具有第一部分和第二部分,第一部分和第二部分中的每一个均具有第一焊盘图案;使用第一探针板探测第一部分的第一焊盘图案和第二部分的第一焊盘图案,第一探针板在第一部分和第二部分之间移动;在第二基板中形成第二结构,第二结构包括第二管芯区域,第二管芯区域具有第三部分和第四部分,第三部分和第四部分中的每一个均具有第二焊盘图案;使用第二探针板探测第三部分的第二焊盘图案和第四部分的第二焊盘图案,第二探针板在第三部分和第四部分之间移动;以及将第一结构附接至第二结构。
其中,第一结构包括插入件,并且第二结构包括管芯。
其中,第一结构包括第一管芯,并且第二结构包括第二管芯。
此外,还提供了一种方法,包括:在第一晶圆上方形成第一管芯区域,第一管芯区域包括第一部分和第二部分,第一管芯区域包括:位于与第二部分中的信号焊盘的位置相对应的第一部分的位置处的第一部分中的伪焊盘;将第一探针板对准至第一部分;使用第一探针板探测第一部分;将第一探针板对准至第二部分;使用第一探针板探测第二部分;将第二管芯区域形成在第二晶圆上方;探测第二管芯区域;将第二管芯区域堆叠在第一管芯区域上方,从而形成堆叠结构;对堆叠结构实施第一测试;封装堆叠结构,从而形成封装结构;以及对封装结构实施第二测试。
其中,第一部分和第二部分中的每一个均包括部分对准标记,将第一探针板对准至第一部分的步骤和对准至第二部分的步骤包括分别使用第一部分的部分对准标记和第二部分的部分对准标记。
其中,第一管芯区域包括第三部分,并且方法进一步包括:将与第一探针板不同的第二探针板对准至第三部分;以及使用第二探针板探测第三部分。
其中,第一部分包括多个第一部分,并且第二部分包括多个第二部分,多个第一部分与多个第二部分在第一管芯区域中交替,探测第一部分的步骤包括同时探测多个第一部分,探测第二部分的步骤包括同时探测多个第二部分。
其中,第一管芯区域包括第一模块和第二模块,第一模块包括第一部分,第二模块包括第二部分。
其中,第一模块和第二模块中的每一个均包括模块对准标记,将第一探针板对准至第一部分的步骤和对准至第二部分的步骤包括分别使用第一模块的模块对准标记和第二模块的模块对准标记。
附图说明
为了更好地理解实施例及其优点,现在将结合附图所进行的以下描述作为参考,其中:
图1示出了根据实施例的有源器件晶圆上的管芯区域的多个方面;
图2A和2B示出了根据实施例的插入管芯区域的部分中的伪焊盘;
图3为根据实施例修改为具有一致部分的管芯区域;
图4为根据实施例包括一致部分和不同部分的另一管芯区域;
图5为根据实施例包括交替部分的管芯区域;
图6为根据实施例的不同部分的实例;
图7为根据实施例管芯位于梭形晶圆(shuttle wafer)上方的管芯区域;
图8为根据实施例插入件的背侧基板附接区域;以及
图9为根据实施例用于测试结构的方法。
具体实施方式
下面,详细讨论本实施例的制造和使用。然而,应该理解,本发明提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅仅示出制造和使用所公开的主题的具体方式,而不用于限制不同实施例的范围。
结合具体环境,即,测试3维集成电路(3DIC)结构描述了实施例。然而,还可以将其他实施例应用于测试任何IC结构,例如,单个IC结构或2.5维IC(2.5DIC)结构。本文结合示图描述了实施例的多个方面,该示图省略了由于那些部件众多所存在的一些部件和/或对于所示部件为多余的部件。本领域技术人员将容易识别这些部件并且理解实施例包括这些部件。
用在3DIC或2.5DIC结构中的元件通常具有用于传输信号的大量焊盘,例如,多于3000个焊盘。例如,插入件可以具有数量大约为3600个的前侧焊盘和/或可以具有数量大约为2500个的背侧上的焊盘和/或凸块。用于测试的探针板通常具有数量比这些元件(例如,1024个)少得多的引脚。因此,探针板通常没有足以完全接触和测试这些元件的测试器引脚。实施例通常寻求以统一的方式划分元件的焊盘和/或凸块,从而使得可以在元件的分区之间重复使用一个探针板。
图1示出了根据实施例有源器件晶圆上方的管芯区域10的多方面。通过划片槽12来限定管芯区域10。将管芯区域10划分为可以包括不同功能的不同模块。管芯区域10包括:第一模块14、第二模块16、以及第三模块18。每个模块可以进一步划分为多部分。例如,第二模块16包括第一部分20和第二部分22。部分通常可以为用于测试管芯功能的探针板探测的区域。模块可以与单个部分共同延伸。
图2A和图2B示出了插入管芯区域的伪焊盘。图2A示出了第一部分30和第二部分32。部分30和32中的每个均包括位于部分30和32中的对应位置中的电源焊盘34和接地焊盘36。部分30和32中的每个还包括位于部分30和32内的不同位置中的信号焊盘38。虽然对于部分30和32中的每个仅示出了一个信号焊盘38,但是部分可以包括多个焊盘,其中的一些焊盘可以具有与其他部分中的焊盘相对应的位置,并且其中一些焊盘可以具有与其他部分中的焊盘不对应的位置。
在图2B中,将伪焊盘40插入改进部分30′和32′中的每个。伪焊盘40可以与管芯区域中的其他部件电隔离,或者对于管芯区域中的另一焊盘是多余的。将用于改进第一部分30′的伪焊盘40插入与第二部分32中的信号焊盘38相对应的位置中。类似地,将用于改进第二部分32′的伪焊盘40插入与第一部分30中的信号焊盘38相对应的位置中。通过将伪焊盘40插入改进部分30′和32′的每个中,改进部分30′和32′具有焊盘和/或凸块的一致图案,可以在测试期间通过相同的探针板探测该焊盘和/或凸块。在其他实施例中,可以通过以避免使用伪焊盘的这种方式设计多个部分而将这些部分设计为具有一致图案。应该注意,这些部分通常具有等于或小于探针板上的引脚数量的焊盘数量,例如,在大约1000个和大约2000个之间。
图3示出了根据实施例修改为具有一致部分52的管芯区域50。管芯区域50包括6个部分52。部分52具有一致图案的焊盘。一致图案可以通过如结合图2A和图2B所讨论的插入伪焊盘,或通过将部分设计为具有相同图案而没有插入伪焊盘来实现。每个部分52进一步包括至少两个部分对准标记56,对准标记位于沿着部分52的对角线的相应角部中。管芯区域50进一步包括至少两个管芯对准标记54,对准标记位于沿着管芯区域50的对角线的相应角部附近并且位于划片槽12中或接近划片槽12。
图3的管芯区域50允许通过一个探针板实施测试。实施例中的探针板使用管芯对准标记54与管芯区域50对准并且使用部分对准标记52逐步穿过部分52,从而探测每个部分52中的焊盘和/或凸块。因为部分52的图案一致,所以一个探针板可以探测多部分,从而测试管芯。使用包括探针板的测试装置中的一次插入步骤,并且可以使用通过探针板的6个探针步骤。测试装置中的插入步骤可以包括:将包括要测试的管芯区域的晶圆预加热高于85℃,例如,在大约10分钟的时间段内在大约105℃和大约125℃之间。
图4为根据实施例包括一致部分52和不同的不一致部分62的另一管芯区域60。管芯区域60包括4个一致区域52和1个不一致区域62。部分52具有一致图案的焊盘。一致图案可以通过如结合图2A和图2B所讨论的插入伪焊盘或者通过将部分设计为具有相同图案而没有插入伪焊盘来实现。不一致图案62可以为任何图案的焊盘和/或凸块。
图4的管芯区域60允许通过两个探针板实施测试。实施例中的第一探针板使用管芯对准标记54与管芯区域60对准并且使用部分对准标记56逐步穿过一致部分52,从而探测每个部分52中的焊盘和/或凸块。因为部分52的图案一致,所以一个探针板可以探测一致部分52,从而测试这些部分。使用具有第一探针板的测试装置中的一次插入步骤,并且可以使用通过第一探针板的4个探测步骤。实施例中的第二探针板使用管芯对准标记54与管芯区域60对准并且使用部分对准标记56探测非一致部分62,从而探测部分62的焊盘和/或凸块。在本实施例中使用具有第二探针板的不同测试装置中的独立插入。因此,可以使用一共两次插入和两个探针板。
图5示出了根据另一实施例的管芯区域70。管芯区域70包括:第一部分72、第二部分74、第三部分76、以及第四部分78。在本实施例中,第一部分72和第二部分74交替,例如,在管芯区域70内交替,并且分别与在图2B中的改进的第一部分30′和改进的第二部分32′类似地,具有改进的一致焊盘图案。在另一实施例中,将第一部分72和第二部分74设计为具有相同的焊盘图案而没有插入伪图案。第三部分76包括与第一部分72、第二部分74、以及第四部分78的图案不同的焊盘图案。类似地,第四部分78包括与第一部分72、第二部分74、以及第三部分76的图案不同的焊盘图案。应该注意,虽然在图5中没有详细示出,但是部分72、74、76、以及78中的每个均包括如先前所示的部分对准标记56。
在图6中示出了第三部分76和第四部分78的实例,其中,部分76和78中的每个均包括:电源焊盘34、接地焊盘36、以及信号焊盘38。在本实施例中,因为接地焊盘36在第四部分78中的位置对应于信号焊盘38在第三部分76中的位置,所以没有将第四部分78修改为一致图案。实施例预期用于各个部分的一致图案的任何组合,从而使得重复的一致部分位于管芯区域上,该管芯可以具有或者可以不具有不一致部分和/或不同部分。
图5的管芯区域70允许通过3个探针板实施测试。实施例中的第一探针板使用管芯对准标记54与管芯区域70对准,并且使用部分对准标记56逐步穿过第一部分72,从而探测第一部分72中的每个的焊盘和/或凸块。第一探针板使用部分对准标记56逐步穿过第二部分74,从而探测第二部分74中的每个的焊盘和/或凸块。通过使第一部分72和第二部分74的图案一致(例如,通过改进),一个探针板可以使用具有第一探针板的测试装置中的一次插入步骤探测第一部分72和第二部分74。实施例中的第二探针板使用部分对准标记56与管芯区域70对准并且探测第三部分76,从而探测第三部分76的焊盘和/或凸块。在本实施例中使用具有第二探针板的不同测试装置中的独立插入。在实施例中的第三探针板使用部分对准标记56与管芯区域70对准并且探测第四部分78,从而探测第四部分78的焊盘和/或凸块。在本实施例中使用具有第三探针板的不同测试装置中的独立插入。
在另一实施例中,第一探针板使用管芯对准标记54与管芯区域70对准并且使用第一部分72中的每个的焊盘和/或凸块同时探测所有的第一部分72。然后,第一探针板移动到第二部分74,并且使用第二部分74的每个的焊盘和/或凸块同时探测所有第二部分74。第二探针板可以使用第三部分76中的每个的焊盘和/或凸块同时探测所有第三部分76,并且第三探针板可以使用第四部分78中的每个的焊盘和/或凸块同时探测第四部分78。因此,该实施例可以使用三个探针板、三次插入、和四次探测步骤。
图7为根据实施例的梭形晶圆上方的管芯的管芯区域80。管芯区域80包括第一模块82、第二模块84、以及第三模块86。通过梭形晶圆设计,第一模块82可以为第一组集成电路和功能部件;第二模块84可以为第二组集成电路和功能部件;以及第三模块86可以为第三组集成电路和功能部件。模块82、84、以及86划分为各个部分,可以使用伪焊盘插入将各个部分修改为具有一致焊盘图案,或者可以将各个部分设计为具有一致焊盘图案而没有伪焊盘。第一模块82包括2个第一部分88。第二模块84包括2个第二部分90。第三模块86包括1个第一部分88和4个第二部分90。第一部分88例如通过伪插入或设计具有一致图案。类似地,第二部分90具有一致图案。第一部分88的图案与第二部分90的图案不同。应该注意,更多部分可以通过一致图案或不一致图案的各种组合表示。管芯区域80包括管芯对准标记54,并且部分88和90中的每个均包括部分对准标记56。模块82、84、以及86中的每个均包括沿着模块的对角线的相应角部中的模块对准标记92。
图7的管芯区域80允许通过两个探针板实施测试。实施例中的第一探针板使用管芯对准标记54与管芯区域80对准。第一探针板使用模块对标记92与模块82、84、以及86中的一个对准,然后,使用部分对准标记56通过第一探针板与可测试部分对准。通过探针板测试该部分中的每个的焊盘和/或凸块的来测试模块内的部分。然后,如果有的话,将探针板移至模块内具有相同图案的部分中的每个,从而探测这些部分的焊盘和/或凸块。一旦探测完通过第一探测焊盘可测试的模块内的部分,就将探针板移动至另一个模块并且如果有的话,探针板逐步穿过通过第一探针板可测试的该模块内的所有部分。继续这种工艺,直到测试完通过第一探针板可测试的所有部分。将具有第一探针板的测试装置中的第一插入用于测试通过第一探针板可测试的部分。实施类似的工艺,从而通过使用第二探针板测试其他部分,所述其他部分具有通过第二探针板可测试的相同图案。将具有第二探针板的测试装置中的第二次插入用于通过第二探针板进行测试。
参考图7中的实施例,将包括管芯区域80的晶圆插入具有第一探针板的测试装置中。第一探针板使用管芯对准标记54与管芯区域80对准并且使用第一模块82的模块对准标记92与第一模块82对准。第一探针板使用部分的部分对准标记56与第一模块82内的第一部分88中的一个对准并且探测用于测试的焊盘和/或凸块。第一探针板使用部分的用于对准的部分对准标记56移动至第一模块82内的第一部分88中的另一个。然后,探测用于测试的该第一部分88。然后,使用第三模块的模块对准标记92将第一探针板移动至第三模块86并且还使用部分对准标记56与第三模块86中的第一部分88对准。探测用于测试的第三模块86的第一部分88。然后,从测试装置去除晶圆。
将包括管芯区域80的晶圆插入具有第二探针板的测试装置。第二探针板使用管芯对准标记54与管芯区域80对准并且使用第二模块84的模块对准标记92与第二模块84对准。第二探针板使用部分的部分对准标记56与第二模块84中的第二部分90的一个对准并且探测用于测试的焊盘和/或凸块。第二探针板使用部分的用于对准的部分对准标记56移至第二模块84中的第二部分90的另一个。然后,探测用于测试的该第二部分90。然后,使用第三模块中的模块对准标记92将第二探针板移至第三模块86,并且还使用部分对准标记56与第三模块86内的第二部分90中的一个对准。探测用于测试的第三模块86的该第二部分90。使用相应的部分对准标记56穿过第三模块86的剩余第二部分90移动第二探针板,并且探测用于测试的这些第二部分90。然后,从测试装置去除晶圆。
尽管在有源器件晶圆上的管芯区域的具体环境下讨论了先前的实施例,但是其他实施例预期在插入晶圆上方的管芯区域的具体环境下的应用。例如,在该实施例中,插入件的前侧管芯附接区域与图7中所示的模块和部分相同或相似。例如,通过再分布穿过插入件的电接触件在图8中示出了插入件的背侧基板附接管芯区域100。如参考图7所讨论的,基板附接区域100包括:两个第一模块82,均具有两个第一部分88;和两个第二模块84,均具有两个第二部分90。如结合图7所讨论的,可以使用第一探针板和第一次插入探测和测试第一部分88,并且类似地,可以使用第二探针板和第二次插入探测和测试第二部分90。然后,背侧测试可以均通过四个步骤使用两个探针板并且使用两次插入。可以使用两个探针板测试插入件的前侧(例如,图7)和背侧(例如,图8)的测试。
图9为用于根据实施例测试三维集成电路(3DIC)结构或2.5维IC(2.5DIC)结构的方法110。在步骤112中,根据可接受的技术来处理插入件。在步骤114和116中,根据可接受的技术处理n个IC管芯。步骤112、114、以及116可以包括插入伪焊盘或设计插入件或管芯,从而具有一致的部分图案。在步骤118、120、以及122中,例如,使用以上实施例中所讨论的探针技术或者通过使用其他可接受的测试技术来测试插入件和管芯。在步骤124中,将已知好的管芯以2.5DIC或3DIC结构堆叠在已知好的插入件上方。在步骤126中,使用诸如以上所讨论的技术等的可接受的测试技术测试该结构。然后,在步骤128中,例如,通过施加模塑料(moldingcompound)和/或附接基板来封装该结构。在步骤130中,使用诸如以上所讨论的技术等的可接受的测试技术来再次测试该结构。
实施例可以实现多个优点。例如,实施例可以允许使用减少数量的探针板测试安装在管芯和/或插入件上的大量焊盘。更少的探针板可以降低与制造多个独特的探针板相关的费用。此外,实施例可以减少用于测试焊盘和/或结构的时间量。例如,使用可以通过避免加热步骤减少测试时间的实施例来避免插入步骤。此外,实施例可以适用于2.5DIC或者3DIC结构。
一个实施例为一种方法,方法包括提供包括管芯区域的基板。管芯区域包括焊盘图案的多个部分,多个部分中的第一部分中的每一个均包括第一一致焊盘图案。该方法进一步包括:通过第一探针板探测第一部分中的第一个;将第一探针板移动至第一部分中的第二个;并且通过第一探针板探测第一部分中的第二个。
另一个实施例为一种方法,该方法包括:在第一基板中形成第一结构。第一结构包括第一管芯区域,第一管芯区域具有第一部分和第二部分。第一部分和第二部分中的每一个均具有第一焊盘图案。该方法进一步包括使用第一探针板探测第一部分的第一焊盘图案和第二部分的第一焊盘图案。第一探针板在第一部分和第二部分之间移动。方法进一步包括形成第二基板中的第二结构。第二结构包括第二管芯区域,并且第二管芯区域具有第三部分和第四部分。第三部分和第四部分中的每个均具有第二焊盘图案。该方法进一步包括使用第二探测卡探测第三部分和第四部分的第二焊盘图案。第二探针板在第三部分和第四部分之间移动。该方法还包括将第一结构附接至第二结构。
又一个实施例为一种方法。该方法包括:在晶圆上方形成第一管芯区域。第一管芯区域包括第一部分和第二部分。第一管芯区域包括位于与第二部分中的信号焊盘的位置相对应的第一部分的位置中的第一部分内的伪焊盘。该方法进一步包括:将第一探针板对准至第一部分;使用第一探针板探测第一部分;将第一探针板对准至第二部分;以及使用第一探针板探测第二部分。该方法还包括:将第二管芯区域形成在第二晶圆上方;探测第二管芯区域;将第二管芯区域堆叠在第一管芯区域上方,从而形成叠层结构;对于叠层结构实施第一测试;封装叠层结构,从而形成封装结构;以及对于封装结构实施第二测试。
尽管已经详细地描述了本发明实施例及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变,替换和更改。而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造,材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
Claims (10)
1.一种方法,包括:
提供包括管芯区域的基板,所述管芯区域包括焊盘图案的多个部分,所述多个部分中的第一部分中的每一个均包括第一一致焊盘图案;
通过第一探针板探测所述第一部分中的第一个;
将所述第一探针板移动至所述第一部分的第二个;以及
通过所述第一探针板探测所述第一部分的所述第二个。
2.根据权利要求1所述的方法,其中,所述基板包括晶圆,所述晶圆包括有源管芯。
3.根据权利要求1所述的方法,其中,所述基板包括晶圆,所述晶圆包括插入件,所述管芯区域位于所述插入件上方。
4.根据权利要求1所述的方法,其中,提供所述基板的步骤包括在所述基板中形成所述管芯区域,形成所述管芯区域的步骤包括:将伪焊盘插入所述第一部分中的所述第一个、所述第一部分中的所述第二个、或者其组合。
5.根据权利要求1所述的方法,其中,所述多个部分中的每一个均包括所述第一一致焊盘图案。
6.根据权利要求1所述的方法,其中,所述多个部分中的第二部分包括与所述第一一致焊盘图案不同的非一致焊盘图案,并且所述方法进一步包括通过第二探针板探测所述第二部分。
7.根据权利要求1所述的方法,其中,所述多个部分中的第二部分中的每一个均包括第二一致焊盘图案,所述第一部分和所述第二部分在所述管芯区域中交替,所述第一探针板同时探测所述第一部分,并且所述方法进一步包括:通过所述第一探针板同时探测所述第二部分。
8.根据权利要求7所述的方法,进一步包括:通过第二探针板探测所述多个部分中的第三部分。
9.根据权利要求1所述的方法,其中,所述管芯区域包括:第一模块和第二模块,所述第一模块包括所述第一部分中的第一个,并且所述第二模块包括所述第一部分中的第二个。
10.根据权利要求9所述的方法,其中,所述第一模块和所述第二模块中的每一个包括模块对准标记,探测所述第一部分中的所述第一个的步骤和探测所述第一部分中的所述第二个的步骤均包括分别使用所述第一模块的模块对准标记和所述第二模块的模块对准标记。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/247,071 | 2011-09-28 | ||
US13/247,071 US8614105B2 (en) | 2011-09-28 | 2011-09-28 | Production flow and reusable testing method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103035549A true CN103035549A (zh) | 2013-04-10 |
CN103035549B CN103035549B (zh) | 2015-12-02 |
Family
ID=47911699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210084621.3A Active CN103035549B (zh) | 2011-09-28 | 2012-03-27 | 生产流程和可复用测试方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8614105B2 (zh) |
CN (1) | CN103035549B (zh) |
TW (1) | TWI483328B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103872025A (zh) * | 2012-12-13 | 2014-06-18 | 爱思开海力士有限公司 | 具有凸块连接方案的集成电路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1395368B1 (it) | 2009-08-28 | 2012-09-14 | St Microelectronics Srl | Schermatura elettromagnetica per il collaudo di circuiti integrati |
US9129973B2 (en) | 2011-12-07 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit probing structures and methods for probing the same |
JP6377936B2 (ja) * | 2014-04-01 | 2018-08-22 | エイブリック株式会社 | 半導体ウェハ |
TWI565951B (zh) * | 2015-08-24 | 2017-01-11 | 旺矽科技股份有限公司 | 探針頭 |
US11538790B2 (en) * | 2021-03-22 | 2022-12-27 | Broadcom International Pte. Ltd. | Extended HBM offsets in 2.5D interposers |
CN117410261A (zh) * | 2022-07-08 | 2024-01-16 | 长鑫存储技术有限公司 | 半导体封装结构及制备方法 |
CN117783607A (zh) * | 2022-09-21 | 2024-03-29 | 思达尔科技(武汉)有限公司 | 对位方法及其对位装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040241914A1 (en) * | 2001-10-24 | 2004-12-02 | Intel Corporation | Mechanical support system for a thin package |
US20050099862A1 (en) * | 2002-06-24 | 2005-05-12 | Lunde Aron T. | Probe look ahead: testing parts not currently under a probehead |
US20070099312A1 (en) * | 2000-04-04 | 2007-05-03 | Ali Pourkeramati | Structure and method for parallel testing of dies on a semiconductor wafer |
CN101078746A (zh) * | 2007-07-11 | 2007-11-28 | 凤凰微电子(中国)有限公司 | 多芯片封装体内部连接的边界扫描测试结构及测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8519512B2 (en) * | 2006-09-22 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test line placement to improve die sawing quality |
-
2011
- 2011-09-28 US US13/247,071 patent/US8614105B2/en active Active
-
2012
- 2012-03-27 CN CN201210084621.3A patent/CN103035549B/zh active Active
- 2012-04-05 TW TW101112000A patent/TWI483328B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070099312A1 (en) * | 2000-04-04 | 2007-05-03 | Ali Pourkeramati | Structure and method for parallel testing of dies on a semiconductor wafer |
US20040241914A1 (en) * | 2001-10-24 | 2004-12-02 | Intel Corporation | Mechanical support system for a thin package |
US20050099862A1 (en) * | 2002-06-24 | 2005-05-12 | Lunde Aron T. | Probe look ahead: testing parts not currently under a probehead |
CN101078746A (zh) * | 2007-07-11 | 2007-11-28 | 凤凰微电子(中国)有限公司 | 多芯片封装体内部连接的边界扫描测试结构及测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103872025A (zh) * | 2012-12-13 | 2014-06-18 | 爱思开海力士有限公司 | 具有凸块连接方案的集成电路 |
Also Published As
Publication number | Publication date |
---|---|
US8614105B2 (en) | 2013-12-24 |
US20130078745A1 (en) | 2013-03-28 |
TW201314812A (zh) | 2013-04-01 |
TWI483328B (zh) | 2015-05-01 |
CN103035549B (zh) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103035549A (zh) | 生产流程和可复用测试方法 | |
US9825017B2 (en) | Method for manufacturing semiconductor device | |
US10067181B2 (en) | Testing holders for chip unit and die package | |
CN103063886A (zh) | 用于探测集成电路的探针卡 | |
CN105164805B (zh) | 具有集成电路芯片和电压调谐器的半导体封装件 | |
KR101623645B1 (ko) | 모노리식 적층형 집적 회로 테스팅을 위한 회로 및 방법 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
CN102854343B (zh) | 用于半导体器件的测试结构和测试方法 | |
US8836363B2 (en) | Probe card partition scheme | |
CN106664812B (zh) | 用于产生模块化堆叠式集成电路的系统及方法 | |
CN105977180A (zh) | 具有测试结构的半导体封装元件及其测试方法 | |
US20190273073A1 (en) | Service module for sip devices | |
US9754847B2 (en) | Circuit probing structures and methods for probing the same | |
US8860448B2 (en) | Test schemes and apparatus for passive interposers | |
CN101821634A (zh) | 多部位探针 | |
CN202330470U (zh) | 一种集成电路芯片测试接口板 | |
CN103050478A (zh) | 用于3dic封装件合格率分析的探针焊盘设计 | |
CN106054057A (zh) | 用于检测半导体芯片的插入器件 | |
US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
CN104716140B (zh) | 在存储器mux1布局中具有多层引脚的器件 | |
JPS6379337A (ja) | 半導体基板 | |
CN108493116A (zh) | 置球模块的制造方法及该方法制造的置球模块 | |
CN102569108B (zh) | 焊球贴装工具 | |
KR101404014B1 (ko) | 3차원 패키징 모듈 | |
EP2872906B1 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding testing head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |