CN103021942A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN103021942A CN103021942A CN2012105448867A CN201210544886A CN103021942A CN 103021942 A CN103021942 A CN 103021942A CN 2012105448867 A CN2012105448867 A CN 2012105448867A CN 201210544886 A CN201210544886 A CN 201210544886A CN 103021942 A CN103021942 A CN 103021942A
- Authority
- CN
- China
- Prior art keywords
- electrode
- region
- array base
- base palte
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 113
- 239000000203 mixture Substances 0.000 claims abstract description 74
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 40
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 24
- 239000001257 hydrogen Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 114
- 150000004706 metal oxides Chemical class 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 32
- 238000009413 insulation Methods 0.000 claims description 31
- 150000002431 hydrogen Chemical class 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制造方法、显示装置，属于显示领域。其中，该阵列基板的制造方法采用一次构图工艺形成所述阵列基板的沟道区和源电极、漏电极。具体地，是通过一次构图工艺形成由金属氧化物层组成的沟道区、源区和漏区，对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和漏电极。本发明的技术方案能够简化阵列基板的制作工艺，降低阵列基板的制造成本。
Description
技术领域
本发明涉及显示领域，特别是指一种阵列基板及其制造方法、显示装置。
背景技术
现有技术中，氢化非晶硅TFT（Thin Film Transistor，薄膜晶体管）已经很难满足尺寸不断增大的液晶电视和更高性能的驱动电路的需求。透明非晶态氧化物半导体TFT以其诸多优势受到研究人员的青睐，最近几年发展迅速。它迁移率高、均一性好、透明、制作工艺简单，可以更好地满足大尺寸液晶显示器和OLED（Organic Light-Emitting Diode，有机电致发光）显示器的需求。此外，制作透明非晶态氧化物半导体TFT与现有的LCD（Liquid CrystalDisplay，液晶显示器）生产线匹配性好，容易转型，因此高性能透明非晶态氧化物半导体TFT备受人们的关注，已成为最近的研究热点。
但现有的透明非晶态氧化物半导体TFT的制作工艺较为复杂，至少需要五次构图工艺才能完成底栅型阵列基板的制作，并且需要ESL（Etch stoppinglayer刻蚀阻挡层）及PVX（passivation,钝化层）多层保护才能保证TFT性能的稳定，制造成本很高。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制造方法、显示装置，能够简化阵列基板的制作工艺，降低阵列基板的制造成本。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板的制造方法，所述制造方法采用一次构图工艺形成所述阵列基板的沟道区和源电极、漏电极。
进一步地，所述制造方法包括：
通过一次构图工艺形成由金属氧化物层组成的沟道区、源区和漏区；
对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和漏电极。
进一步地，所述制造方法包括：
通过一次构图工艺形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区；
对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和漏电极。
进一步地，金属氧化物层为采用IGZO或ZnO。
进一步地，所述制造方法具体包括以下步骤：
提供一基板；
通过第一次构图工艺在所述基板上形成由金属层组成的栅电极和栅线的图形；
在经过所述第一次构图工艺的基板上形成栅绝缘层；
通过第二次构图工艺在所述栅绝缘层上形成由透明导电层组成的像素电极的图形；
通过第三次构图工艺在经过所述第二次构图工艺的基板上形成由金属氧化物层组成的沟道区、源区和漏区，对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和与所述像素电极连接的漏电极；
通过第四次构图工艺在形成有源电极和漏电极的基板上形成钝化层，并在钝化层上形成过孔，以引出所述源电极和漏电极。
进一步地，所述通过第三次构图工艺在经过所述第二次构图工艺的基板上形成由金属氧化物层组成的沟道区、源区和漏区，对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和与所述像素电极连接的漏电极包括：
在经过所述第二次构图工艺的基板上依次沉积IGZO层和保护层；
通过第三次构图工艺形成沟道区、源区、漏区以及位于所述沟道区上的保护层；
对暴露的源区和漏区的IGZO层在250-400℃的氢气中热处理1-2小时，分别形成导电的源电极和漏电极。
进一步地，所述制造方法具体包括以下步骤：
提供一基板；
通过第一次构图工艺在所述基板上形成由金属层组成的栅电极和栅线的图形；
在经过所述第一次构图工艺的基板上形成栅绝缘层；
通过第二次构图工艺在所述栅绝缘层上形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区，对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和与所述像素电极连接的漏电极；
通过第三次构图工艺在形成有源电极和漏电极的基板上形成钝化层，并在钝化层上形成过孔，以引出所述源电极和漏电极。
本发明实施例还提供了一种以上述方法制造的阵列基板，所述阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成。
进一步地，所述阵列基板的像素电极、沟道区和源电极、漏电极为采用一次构图工艺形成。
进一步地，所述沟道区和源电极、漏电极为采用金属氧化物形成。
进一步地，所述像素电极、沟道区和源电极、漏电极为采用金属氧化物形成。
进一步地，所述金属氧化物为IGZO或ZnO。
进一步地，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极；
位于形成有所述像素电极的基板上的沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层，所述钝化层包括有用以引出所述源电极和漏电极的过孔。
进一步地，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极、沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成，不需要再采用额外的构图工艺来制作源电极和漏电极，简化了阵列基板的生产工艺，减少了曝光工艺和金属层的沉积，大大缩短了阵列基板的制造时间、降低了阵列基板的生产成本。
附图说明
图1为本发明实施例在基板上沉积金属层之后的截面示意图；
图2为本发明实施例第一次构图工艺之后的阵列基板的截面示意图；
图3为本发明实施例沉积栅绝缘层和透明导电层之后的阵列基板的截面示意图；
图4为本发明实施例第二次构图工艺之后的阵列基板的截面示意图；
图5为本发明实施例沉积IGZO和保护层之后的阵列基板的平面示意图；
图6为本发明实施例第三次构图工艺之后的阵列基板的截面示意图；
图7为本发明实施例对漏区和源区的IGZO进行处理，并刻蚀掉沟道区上的保护层之后的阵列基板的截面示意图；
图8为本发明实施例沉积钝化层之后的阵列基板的平面示意图；
图9为本发明实施例第四次构图工艺之后的阵列基板的截面示意图；
图10为本发明另一实施例的阵列基板的截面示意图；
图11为本发明另一实施例的阵列基板的平面示意图；
图12为本发明再一实施例的阵列基板的平面示意图。
附图标记
1基板
2栅电极
3栅绝缘层
4源电极
5漏电极
6有源层
7透明导电层
8电极引线
9保护层
10钝化层
11栅线
12数据线
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中透明非晶态氧化物半导体TFT的制作工艺较为复杂，至少需要五次构图工艺才能完成底栅型阵列基板的制作，并且需要ESL及PVX多层保护才能保证TFT性能的稳定，制造成本很高的问题，提供一种阵列基板及其制造方法、显示装置，能够简化阵列基板的制作工艺，降低阵列基板的制造成本。
本发明实施例提供了一种阵列基板的制造方法，其中，该制造方法采用一次构图工艺形成阵列基板的沟道区和源电极、漏电极。
阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成，这样不需要再采用额外的构图工艺来制作源电极和漏电极，简化了阵列基板的生产工艺，减少了曝光工艺和金属层的沉积，大大缩短了阵列基板的制造时间、降低了阵列基板的生产成本。
本发明实施例采用同一种金属氧化物材料形成阵列基板的沟道区和源电极、漏电极，之后对源电极和漏电极对应的金属氧化物进行处理，使其具有导电性质。具体地，阵列基板的沟道区和源电极、漏电极均可以采用IGZO或ZnO形成。
其中，在采用IGZO形成沟道区和源电极、漏电极时，先通过一次构图工艺形成由IGZO层组成的沟道区、源区和漏区，之后对源区和漏区的IGZO层在氢气中进行热处理，分别形成导电的源电极和漏电极。具体地，可以在氢气环境中，在250-400℃高温下对源区和漏区的IGZO层热处理1-2小时，以分别形成导电的源电极和漏电极。
进一步地，本发明实施例还可以采用同一次构图工艺形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区，对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和漏电极。此时阵列基板的制造方法具体包括以下步骤：
提供一基板；
通过第一次构图工艺在所述基板上形成由金属层组成的栅电极和栅线的图形；
在经过所述第一次构图工艺的基板上形成栅绝缘层；
通过第二次构图工艺在所述栅绝缘层上形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区，对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和与所述像素电极连接的漏电极；
通过第三次构图工艺在形成有源电极和漏电极的基板上形成钝化层，并在钝化层上形成过孔，以引出所述源电极和漏电极。
本实施例可以进一步简化阵列基板的生产工艺，只需要三次构图工艺即可完成阵列基板的制作。
本发明实施例还提供了一种以上述方法制造的阵列基板，该阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成。
具体地，该阵列基板的沟道区和源电极、漏电极为采用金属氧化物形成。金属氧化物为IGZO或ZnO，在采用IGZO形成沟道区和源电极、漏电极时，所述源电极和漏电极为利用IGZO在250-400℃的氢气中热处理1-2小时后形成。
进一步地，本实施例的阵列基板的像素电极、沟道区和源电极、漏电极还可以为采用一次构图工艺形成。具体地，该阵列基板的像素电极、沟道区和源电极、漏电极为采用金属氧化物形成。金属氧化物为IGZO或ZnO，在采用IGZO形成像素电极、沟道区和源电极、漏电极时，所述像素电极、源电极和漏电极为利用IGZO在250-400℃的氢气中热处理1-2小时后形成。
进一步地，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极；
位于形成有所述像素电极的基板上的沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层，所述钝化层包括有用以引出所述源电极和漏电极的过孔。
进一步地，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极、沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层。
下面以采用IGZO形成沟道区和源电极、漏电极为例，结合具体的实施例对本发明的阵列基板及其制造方法进行进一步介绍：
如图1-9所示，本实施例的阵列基板的制造方法包括以下步骤：
步骤1：提供一基板，通过第一次构图工艺在基板上形成由金属层组成的栅电极和栅线的图形；
具体地，该基板可以为透明基板。如图1和图2所示，在基板1上沉积金属，通过第一次构图工艺形成栅电极2和栅线。
具体地，可以在基板1上利用磁控溅射沉积一层厚度为200nm-400nm的金属层，其中，金属层可以采用Nd、Cr、W、Ti、Ta、Mo、Al和Cu中的任一种或者其中至少两种金属的合金；之后在金属层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成栅电极2和栅线的图形。
步骤2：在经过第一次构图工艺的基板上形成栅绝缘层，通过第二次构图工艺在栅绝缘层上形成由透明导电层组成的像素电极的图形；
如图3和图4所示，在完成步骤1的基板1上连续沉积栅绝缘层3和透明导电层，具体地，栅绝缘层可以采用SiNx、SiO2、Al2O3，AlN或树脂，透明导电层可以采用ITO，之后通过第二次构图工艺在栅绝缘层3上形成像素电极7。
具体地，可以利用磁控溅射在完成步骤1的基板1上沉积厚度为400nm的Al2O3或AlN，或者利用PECVD（Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法）在完成步骤1的基板1上沉积厚度为400nm的SiNx，之后再利用磁控溅射沉积厚度为40nm的ITO层，在ITO层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成像素电极7的图形。
步骤3：通过第三次构图工艺在经过第二次构图工艺的基板上形成由IGZO层组成的沟道区、源区和漏区，对源区和漏区的IGZO层在氢气中进行热处理，分别形成导电的源电极和漏电极；
如图5、图6和图7所示，在完成步骤2的基板1上沉积一层IGZO和保护层，通过第三次构图工艺形成沟道区6，源区和漏区，其中，保护层9在在沟道区6的正上方，并对暴露的IGZO在氢气中进行热处理，使成为导体性质的源电极4和漏电极5，漏电极5与像素电极7相连接。
IGZO可以用来作为有源层的材料，并且在氢气中进行热处理后，IGZO能够导电，本实施例利用IGZO的这一特性，通过一次构图工艺同时形成沟道区、源区和漏区，之后对源区和漏区的IGZO进行处理，使其分别成为源电极和漏电极，从而减少了一道制作源电极和漏电极的构图工艺。
具体地，可以利用磁控溅射在完成步骤2的基板1上沉积厚度为50nm的非晶氧化物薄膜IGZO作为有源层，之后用PECVD沉积厚度为500nm的SiNx作为保护层9，在保护层9上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成如图6所示的结构，其中沟道区6上留有保护层9，源区和漏区为暴露的，在氢气氛围中，对暴露的源区和漏区的IGZO经250-400℃高温热处理1-2小时，使其分别成为具有导体性质的源电极4和漏电极5，之后刻蚀掉保护层9，形成如图7所示的结构。
步骤4：通过第四次构图工艺在形成有源电极和漏电极的基板上形成钝化层的图形。
如图8和图9所示，在完成步骤3的基板1上沉积钝化层，通过第四次构图工艺形成具有过孔的钝化层10的图形，源电极4和漏电极5分别通过过孔与电极引线8相连接。电极引线8与外围驱动电路连接，用于向源电极提供数据信号。具体地，钝化层10可以采用SiO2或SiNx。
具体地，可以利用PECVD在完成步骤3的基板1上沉积厚度为200nm~400nm的钝化层10，在钝化层10上涂覆一层光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成如图9所示的结构，并采用电极引线8引出源电极4和漏电极5。
最终，经过上述步骤1-4形成了如图9所示的阵列基板，该阵列基板包括：
位于基板1上的栅电极2和栅线；
位于形成有栅电极2和栅线的基板1上的栅绝缘层3；
位于栅绝缘层3上的像素电极7；
位于形成有像素电极7的基板1上的沟道区6、源电极4和漏电极5，漏电极5和像素电极7相连接；
位于形成有沟道区6、源电极4和漏电极5的基板1上的包括有过孔的钝化层10，源电极4和漏电极5分别通过过孔与电极引线8相连接。
本发明实施例中，阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成，一共采用四次构图工艺制备非晶氧化物薄膜晶体管阵列基板，通过对暴露的有源层IGZO在氢气氛围中进行热处理，使成为导体性质的源电极和漏电极，不需另加源电极和漏电极的制作工艺，简化了阵列基板的制作工艺，减少了曝光工艺和金属层的沉积，大大缩短了阵列基板的制造时间、降低了阵列基板的制作成本。
进一步地，如图10和图11所示，本发明实施例的阵列基板还可以不用制作电极引线，从阵列基板的边缘引出数据线即可输入数据信号。进一步地，如图12所示，由于钝化层10未完全覆盖数据线12，因此不需要设置钝化层过孔，也能使数据线12传输外接的数据信号。
本发明还提供一种显示装置，包括如上所述的阵列基板。具体地，显示装置可以为液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器等，其包括彩膜基板、以及上述实施例中的阵列基板；除了液晶显示装置，显示装置还可以是其他类型的显示装置，比如电子阅读器等，其不包括彩膜基板，但是包括上述实施例中的阵列基板。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种阵列基板的制造方法，其特征在于，所述制造方法采用一次构图工艺形成所述阵列基板的沟道区和源电极、漏电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述制造方法包括：
通过一次构图工艺形成由金属氧化物层组成的沟道区、源区和漏区；
对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和漏电极。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述制造方法包括：
通过一次构图工艺形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区；
对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和漏电极。
4.根据权利要求2或3所述的阵列基板的制造方法，其特征在于，金属氧化物层为采用IGZO或ZnO。
5.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述制造方法具体包括以下步骤：
提供一基板；
通过第一次构图工艺在所述基板上形成由金属层组成的栅电极和栅线的图形；
在经过所述第一次构图工艺的基板上形成栅绝缘层；
通过第二次构图工艺在所述栅绝缘层上形成由透明导电层组成的像素电极的图形；
通过第三次构图工艺在经过所述第二次构图工艺的基板上形成由金属氧化物层组成的沟道区、源区和漏区，对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和与所述像素电极连接的漏电极；
通过第四次构图工艺在形成有源电极和漏电极的基板上形成钝化层，并在钝化层上形成过孔，以引出所述源电极和漏电极。
6.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述通过第三次构图工艺在经过所述第二次构图工艺的基板上形成由金属氧化物层组成的沟道区、源区和漏区，对源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的源电极和与所述像素电极连接的漏电极包括：
在经过所述第二次构图工艺的基板上依次沉积IGZO层和保护层；
通过第三次构图工艺形成沟道区、源区、漏区以及位于所述沟道区上的保护层；
对暴露的源区和漏区的IGZO层在250-400℃的氢气中热处理1-2小时，分别形成导电的源电极和漏电极。
7.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述制造方法具体包括以下步骤：
提供一基板；
通过第一次构图工艺在所述基板上形成由金属层组成的栅电极和栅线的图形；
在经过所述第一次构图工艺的基板上形成栅绝缘层；
通过第二次构图工艺在所述栅绝缘层上形成由金属氧化物层组成的像素电极区、沟道区、源区和漏区，对像素电极区、源区和漏区的金属氧化物层在氢气中进行热处理，分别形成导电的像素电极、源电极和与所述像素电极连接的漏电极；
通过第三次构图工艺在形成有源电极和漏电极的基板上形成钝化层，并在钝化层上形成过孔，以引出所述源电极和漏电极。
8.一种以权利要求1-7中任一项所述方法制造的阵列基板，其特征在于，所述阵列基板的沟道区和源电极、漏电极为采用一次构图工艺形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板的像素电极、沟道区和源电极、漏电极为采用一次构图工艺形成。
10.根据权利要求8所述的阵列基板，其特征在于，所述沟道区和源电极、漏电极为采用金属氧化物形成。
11.根据权利要求9所述的阵列基板，其特征在于，所述像素电极、沟道区和源电极、漏电极为采用金属氧化物形成。
12.根据权利要求10或11所述的阵列基板，其特征在于，所述金属氧化物为IGZO或ZnO。
13.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极；
位于形成有所述像素电极的基板上的沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层，所述钝化层包括有用以引出所述源电极和漏电极的过孔。
14.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板包括：
位于基板上的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的像素电极、沟道区、源电极和与所述像素电极连接的漏电极；
位于形成有所述沟道区、源电极和漏电极的基板上的钝化层。
15.一种显示装置，其特征在于，包括如权利要求8-14中任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210544886.7A CN103021942B (zh) | 2012-12-14 | 2012-12-14 | 阵列基板及其制造方法、显示装置 |
| US14/104,318 US9165954B2 (en) | 2012-12-14 | 2013-12-12 | Array substrate and method for manufacturing the same, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210544886.7A CN103021942B (zh) | 2012-12-14 | 2012-12-14 | 阵列基板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103021942A true CN103021942A (zh) | 2013-04-03 |
| CN103021942B CN103021942B (zh) | 2015-08-12 |
Family
ID=47970388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210544886.7A Active CN103021942B (zh) | 2012-12-14 | 2012-12-14 | 阵列基板及其制造方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9165954B2 (zh) |
| CN (1) | CN103021942B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091804A (zh) * | 2014-06-16 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106129122A (zh) * | 2016-08-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN109755261A (zh) * | 2018-12-26 | 2019-05-14 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910338B (zh) * | 2017-12-06 | 2020-05-19 | 深圳市华星光电技术有限公司 | 阵列基板以及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070069209A1 (en) * | 2005-09-27 | 2007-03-29 | Jae-Kyeong Jeong | Transparent thin film transistor (TFT) and its method of manufacture |
| CN101336485A (zh) * | 2005-12-02 | 2008-12-31 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
| CN101478005A (zh) * | 2009-02-13 | 2009-07-08 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管及其制作方法 |
| US20100187523A1 (en) * | 2009-01-23 | 2010-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102655155A (zh) * | 2012-02-27 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN202977421U (zh) * | 2012-12-14 | 2013-06-05 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
| JP2001051293A (ja) * | 1999-07-29 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法 |
| KR100993416B1 (ko) * | 2009-01-20 | 2010-11-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 |
-
2012
- 2012-12-14 CN CN201210544886.7A patent/CN103021942B/zh active Active
-
2013
- 2013-12-12 US US14/104,318 patent/US9165954B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070069209A1 (en) * | 2005-09-27 | 2007-03-29 | Jae-Kyeong Jeong | Transparent thin film transistor (TFT) and its method of manufacture |
| CN101336485A (zh) * | 2005-12-02 | 2008-12-31 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
| US20100187523A1 (en) * | 2009-01-23 | 2010-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN101478005A (zh) * | 2009-02-13 | 2009-07-08 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管及其制作方法 |
| CN102655155A (zh) * | 2012-02-27 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN202977421U (zh) * | 2012-12-14 | 2013-06-05 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091804A (zh) * | 2014-06-16 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104091804B (zh) * | 2014-06-16 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106129122A (zh) * | 2016-08-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2018040608A1 (zh) * | 2016-08-31 | 2018-03-08 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106129122B (zh) * | 2016-08-31 | 2018-12-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US10192991B2 (en) | 2016-08-31 | 2019-01-29 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display device |
| CN109755261A (zh) * | 2018-12-26 | 2019-05-14 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103021942B (zh) | 2015-08-12 |
| US20140167035A1 (en) | 2014-06-19 |
| US9165954B2 (en) | 2015-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103000628B (zh) | 显示装置、阵列基板及其制作方法 | |
| CN103730346B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103730510B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN104022077A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN110462830A (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103208526A (zh) | 一种半导体器件及其制造方法 | |
| CN103531640A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| CN103956386A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN102881598B (zh) | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 | |
| CN103985639B (zh) | 一种薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| US20170003529A1 (en) | Array substrate, method for manufacturing the same and liquid crystal display device | |
| CN103021942B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103474439A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN103413834A (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104335332A (zh) | 半导体装置及其制造方法 | |
| CN101533858A (zh) | 一种薄膜晶体管及其制作方法、图像显示装置 | |
| CN102629590A (zh) | 一种薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |