CN103021874A

CN103021874A - 半导体芯片封装及用于制造该半导体芯片封装的方法

Info

Publication number: CN103021874A
Application number: CN2012103647781A
Authority: CN
Inventors: 金龙石; 梁珍赫
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2011-09-27
Filing date: 2012-09-26
Publication date: 2013-04-03
Also published as: JP2013074297A; KR20130033863A

Abstract

本发明公开了一种半导体芯片封装及用于制造该半导体芯片封装的方法。根据本发明的一个示例性实施例，用于使用Sn镀覆来制造半导体芯片封装的方法包括：（a）在形成在IC基板上的凸块垫上形成Sn基金属镀覆层；（b）在裸芯片的电极垫上形成Cu填料；（c）将裸芯片的Cu填料设置在IC基板的金属镀覆层上并使Cu填料和金属镀覆层彼此结合；以及（d）用绝缘体填充彼此结合的IC基板和裸芯片之间的空间。此外，半导体芯片封装由该方法制造。

Description

半导体芯片封装及用于制造该半导体芯片封装的方法

相关申请的交叉引用

本申请要求于2011年9月27提交的题为“半导体芯片封装及用于制作该半导体芯片封装的方法”的韩国专利申请系列No.10-2011-0097810的利益，因此将该韩国专利申请整体通过引证结合到本申请中。

技术领域

本发明涉及一种半导体芯片封装及用于制造该半导体芯片封装的方法。更特别地，本发明涉及这样一种用于制造半导体芯片封装的方法及通过该方法制造的半导体芯片封装：其中实现了细节距（fine pitch）并简化了制造工艺。

背景技术

IC基板是用作用于将半导体电路芯片安装在电子产品上的中间物的印刷电路板（PCB）。通过加工硅晶片而制造的半导体裸芯片或裸片集成在IC芯片中。在这种情况下，将裸芯片和主基板彼此连接的中间物正是也被称为IC封装基板或者简单地称为封装基板的IC基板。IC基板将裸芯片和主基板彼此电连接，提供负载功率，并且能够实现输入和输出（I/O）信号。此外，IC基板也用于保护集成的裸芯片免受外部冲击。

用于将裸芯片和IC基板彼此连接的方法包括多种方法，例如引线结合法、倒装芯片结合法、以及卷带自动结合法（TAB）。目前，随着电子工业的发展，由于包括便携式电话、游戏机、摄像机、数字多媒体广播（DMB）、以及类似物的便携式电子产品必须具有小形状因素和高功能，因此芯片尺寸趋于相同或者减小，同时I/O数趋于增加。结果，代替引线结合法，现有技术中的倒装芯片法的市场正在增加。在这种情况下，对于SMD类型，在产品中形成凸块（bump）。

在使用现有技术中的倒装芯片法的半导体装置中，形成用于将IC基板和其上可以安装裸芯片的主基板彼此连接的焊料凸块。在现有技术的半导体装置中，用于连接裸芯片和IC基板的凸块通常通过金属掩膜形成凹凸（MMP）方法形成。然而，在这种情况下，通过细节距分离金属掩膜板的限制（大约为150μm的限度）导致失效和生产力的退化。结果，已出现BSP（D/F掩膜形成凹凸）方法。

发明内容

在现有技术中，诸如细节距的实现或者由预焊料（pre-solder）之间的桥状物（bridge）导致的短路故障、以及工艺简化的问题依然存在。

本发明的一个目的是提供这样一种半导体芯片封装技术：其不同于Cu柱方法，并且能够实现细节距，消除由桥状物导致的短路故障，并且简化工艺。

根据本发明的一个示例性实施例，提供了一种用于使用Sn镀覆来制造半导体芯片封装的方法，该方法包括：（a）在形成在IC基板上的凸块垫上形成Sn基金属镀覆层；（b）在裸芯片的电极垫上形成Cu填料；（c）将裸芯片的Cu填料设置在IC基板的金属镀覆层上并使Cu填料和金属镀覆层彼此结合；以及（d）用绝缘体填充彼此结合的IC基板和裸芯片之间的空间。

可以通过使用电镀或自催化镀覆方法对金属镀覆层进行镀覆。

可以通过使用包含二硫基（disulfide group）的作为还原剂的化合物来执行自催化镀覆。

此外，可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金来对金属镀覆层进行镀覆。

金属镀覆层的厚度可以在2μm或更大的范围内。

在步骤（a）中，可以将阻焊层施加至具有形成在其上的凸块垫的IC基板，以使形成有金属镀覆层的区域暴露。

在步骤（c）中，可以通过使用热、压缩、热压缩、或者超声波使Cu填料和金属镀覆层彼此结合。

根据本发明的另一个示例性实施例，提供了一种使用Sn镀覆的半导体芯片封装，包括：IC基板，具有形成在所述IC基板上的凸块垫；Sn基金属镀覆层，形成在凸块垫上；Cu填料，结合至金属镀覆层；裸芯片，具有形成在所述裸芯片下方的电极垫，所述电极垫结合在Cu填料上；以及绝缘层，填充在IC基板和裸芯片之间的剩余空间中。

金属镀覆层可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金来镀覆。

金属镀覆层的厚度可以在2μm或更大的范围内。

阻焊层可以施加至除凸块垫的至少部分区域以外的具有凸块垫的IC基板，并且金属镀覆层可以形成在除阻焊层以外的凸块垫的部分区域上。

半导体芯片封装结合在主基板上以形成封装。

半导体芯片封装可以通过使用倒装芯片结合法、BGA方法、以及引线结合法中的任何一种结合在主基板上。

附图说明

图1A至图1E是示意性地示出了根据本发明的一个示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法的工艺的图示；以及

图2是示意性地示出了根据本发明的一个示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法的流程图。

具体实施方式

将参照附图对用于实现上述目的的本发明的示例性实施例进行描述。在描述本发明的示例性实施例时，相同的参考标号将用来描述相同的构件，并且将省略重复的或允许限制性地解释本发明的意图的额外描述。

应理解的是，当在本描述中仅将元件提及为“连接至”或“接合至”另一个元件而非“直接连接至”或“直接接合至”另一个元件时，该元件可以“直接连接至”或“直接接合至”另一个元件，或者连接至或接合至另一个元件，且具有介于其间的其他元件。另外，在本说明书中，空间相对术语，“在...之上（on）”、“在…上方（above）”、“上面的（upper）”、“在…下方（below）”、“下面的（lower）”等，它们应被解释为处于“直接接触”状态中，或者在没有元件与作为基底的物体“直接接触”的描述的情况下，处于其间可以插入其他元件的状态中。此外，空间相对术语，“在...之上（on）”、“在…上方（above）”、“上面的（upper）”、“在…下方（below）”、“下面的（lower）”等，可以用于描述一个元件对于另一个元件的关系。在这种情况下，当作为基座的元件的方向翻转或改变，空间相对术语可以包括用于与此对应的相关术语的方向的概念。

虽然在本描述中使用单数形式，但是其可以包括复数形式，只要不与本发明的概念相反，并且解释起来不矛盾或者用作明显不同的意思。

应理解的是，本描述中使用的“包括”、“具有”、“包含”、“构造成包括”等不排除一个或多个其他特征、构件、或者它们的组合的存在或附加。

另外，本说明书中涉及的图是用于解释本发明的实施例的理想视图。在这些图中，为了清楚起见，可以放大膜、层、区域等的尺寸、厚度等。此外，在这些图中图示的区域的形式是为了示出特定形状而非为了限制本发明的范围。

首先，将参照附图对根据本发明的第一示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法进行详细地描述。

图1A至图1E是示意性地示出了根据本发明的一个示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法的工艺的图示。

参照图1A至图1E和/或图2，将对根据第一示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法进行描述。参照图1A至图1E和/或图2，用于使用Sn镀覆来制造半导体芯片封装的方法包括下面将描述的步骤（a）至（d）（S100至S400）。

首先，参照图1A和/或图2，在步骤（a）（S100）中，在形成在IC基板10上的凸块垫11上形成Sn基金属镀覆层21。在这种情况下，Sn基金属包括Sn或Sn合金。在该示例性实施例中，通过使用具有相对低的熔点的Sn基材料来形成金属镀覆层21，可以确保可靠性并且可以简化工艺。

在这种情况下，作为金属垫形成在IC基板10上的凸块垫11可以由例如通常用于基板配线的Cu材料制成，但是凸块垫11的材料不限于此。

更特别地，根据一个实例，金属镀覆层21可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金进行镀覆。例如，可以使用Sn镀覆或者基于两种成分的Sn合金（诸如Sn-Zn）或基于三种成分的Sn合金（诸如Sn-Zn-In）。在这种情况下，在一个实例中，金属镀覆层21可以通过使用Sn或Sn合金通过电镀方法或自催化镀覆方法镀覆，更特别地可以通过自催化镀覆方法镀覆。

此外，下面将描述用于形成金属镀覆层21的一个实例。在步骤（a）（S100）中，可以通过电镀或自催化镀覆方法对Sn基金属镀覆层21进行镀覆。金属镀覆层21的厚度需要较大，以提高与Cu填料25的结合可靠性。可以通过使用电镀或自催化镀覆方法形成厚的镀覆层。

当在电极镀覆期间电流密度不均匀地分布在基板上时，镀覆厚度可能变得不均匀，并且因为通过非电镀方法比通过电镀方法可以更密集地或均匀地形成镀膜，在一个更详细的实例中可以使用自催化镀覆方法。

在这种情况下，因为Sn具有低活性，因此不容易镀覆，并且结果，对于自催化镀覆，可能需要用于镀覆具有低活性的Sn的还原剂。在一个实例中，通过使用作为还原剂的包含二硫基（即，-S-S-）的化合物，可以执行自催化镀覆。在由本申请人提交的韩国专利申请No.2008-0009198中详细公开了使用包含二硫基的还原剂的自催化镀覆。包含二硫基（即，-S-S-）的化合物具有在金属产品的表面上具有极好吸附能力的硫原子，并且因为分子结构可以在还原反应中通过分子内反应转变，因此在该示例性实施例中该化合物可以用作还原剂。

在这种情况下，还原剂可以是具有围绕二硫基的对称结构的化合物。此外，还原剂是包含R1-S-S-R2的化合物，R1-S-S-R2为化学式，并且R1和R2可以为C1-C6烷基。例如，作为还原剂，可以使用聚二硫二丙烷磺酸钠（bis-(3-sodium sulfopropyl)-disulfide）。

此外，在Sn或Sn合金的自催化镀覆期间，镀液可以包括络合剂和抗氧化剂中的至少一者。络合剂用于在镀覆期间通过氧化防止金属离子浸没在镀液中。络合剂可以包括乙二胺四乙酸（EDTA）和柠檬酸钠中的至少一者。此外，抗氧化剂用于防止金属离子在镀液中氧化。抗氧化剂可以是次磷酸钠。

此外，虽然在图1A中未示出，在IC基板10的凸块垫11上形成Sn晶种层，并且此后，可以通过使用自催化镀覆进行镀覆。在这种情况下，Sn晶种层用于进一步提高Sn离子的吸附性。

下面将描述在步骤（a）（S100）中形成的金属镀覆层21的另一个实例。金属镀覆层21的厚度可以在2μm或更大的范围内。通过将金属镀覆层21的厚度设定为2μm或更大，就与Cu填料25的结合可靠性以及经济方面而言，该厚度范围可以是完全适合的。因为金属镀覆层21应作为粘合剂，金属镀覆层21需要具有预定厚度或更大以维持足够的粘合强度。根据该示例性实施例，通过将厚度设定为2μm或更大，可以维持足够的粘合强度。例如，为了确保金属镀覆层21的厚度在2μm或更大的范围内，或者适当地为2μm至6μm，可以通过使用电镀方法或自催化镀覆方法对金属镀覆层21进行镀覆，并且在一个更详细的实例中，可以使用自催化镀覆方法。

此外，参照图1A，将描述本发明的另一个实例。参照图1A，在步骤（a）（S100）中，可以将阻焊层15施加至其中凸块垫11形成为使将形成金属镀覆层21的区域暴露的IC基板10。在这种情况下，作为用于形成阻焊层15的阻焊剂（solder resist），可以使用用于制造半导体基板的已知材料。

接下来，参照图1B和/或图2，在步骤（b）（S200）中，在裸芯片30的电极垫31上形成Cu填料25。在这种情况下，Cu填料25用于维持IC基板10和裸芯片30之间的预定高度。即，Cu填料25作为将IC基板10和裸芯片30彼此连接的凸块。在这种情况下，通过将Cu填料25的高度维持在预定高度以应付外部冲击，在IC基板10和裸芯片30之间执行底部填充（under fill）40。在这种情况下，可以Cu填料25和电极垫31之间施加用于提高粘合性的导体粘合材料（未示出）。

此外，在这种情况下，Cu填料25的填料结构适合于在后加工中当将裸芯片30结合至IC基板10时准确地设置在形成在IC基板10的凸块垫11上的金属镀覆层21上。

继续地，参照图1C和图1D或/和图2，在步骤（c）（S300）中，将裸芯片30的Cu填料25设置在IC基板10的金属镀覆层21上（参见图1C）并使Cu填料25和金属镀覆层21彼此结合（参见图1D）。在该示例性实施例中，通过使用Cu填料25的结构，可以更容易地将形成在裸芯片30中的Cu填料25设置在IC基板10的金属镀覆层21上。

此外，在一个实例中，在步骤（c）（S300）中，可以通过使用热、压缩、热压缩、或超声波使Cu填料25和金属镀覆层21彼此接合。

另外，参照图1E和/或图2，在步骤（d）（S400）中，将绝缘层40填充在彼此结合的IC基板10和裸芯片30之间。在这种情况下，作为绝缘层40，可以使用用在半导体基板制造工艺中的已知材料。

接下来，将参照附图对根据本发明的第二示例性实施例的使用Sn镀覆的半导体芯片封装进行详细地描述。可以参照用于使用Sn镀覆来制造半导体芯片封装的方法的示例性实施例来描述本发明的第二示例性实施例。在这种情况下，重复的描述可以省略。

图1E是示意性地示出了根据本发明的一个示例性实施例的使用Sn镀覆的半导体芯片封装的图示。

参照图1E，根据本发明的一个示例性实施例的使用Sn镀覆的半导体芯片封装包括IC基板10、金属镀覆层21、Cu填料25、裸芯片30、以及绝缘层40。

在这种情况下，将凸块垫11形成在IC基板10的顶部上。凸块垫11可以由例如通常用于半导体基板配线的Cu材料制成，然而，用于凸块垫11的材料不限于此。

此外，参照图1E，在一个实例中，将阻焊层15施加至除凸块垫11的至少部分区域以外的具有凸块垫11的IC基板10。在这种情况下，将金属镀覆层21形成在凸块垫11的至少部分区域中。

接下来，参照图1E，将金属镀覆层21形成在IC基板10的凸块垫11上。在这种情况下，金属镀覆层21为Sn基镀覆层。在该示例性实施例中，用具有相对低的熔点以确保可靠性并简化制造工艺的Sn基材料对金属镀覆层21进行镀覆。

此外，在一个实例中，可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金对金属镀覆层21进行镀覆。在这种情况下，可以通过使用电镀或自催化镀覆方法对金属镀覆层21进行镀覆。更特别地，可以通过使用自催化镀覆方法对金属镀覆层21进行镀覆。此外，在金属镀覆层21中，将Sn晶种层在IC基板10的凸块垫11上形成，并且此后，可以用Sn或Sn合金通过使用自催化镀覆方法对Sn晶种层进行镀覆。

在另一个实例中，金属镀覆层21的厚度可以在2μm或更大的范围内。通过确保金属镀覆层21的厚度在2μm或更大的范围，就与Cu填料25的结合可靠性以及经济方面而言，该厚度范围可以是完全适合的。例如，为了确保金属镀覆层21的厚度在2μm或更大的范围内，或者适当地为2μm至6μm，金属镀覆层21可以通过使用电镀方法或自催化镀覆方法镀覆，并且在一个更详细的实例中，可以使用自催化镀覆方法。

此外，在一个实例中，当将阻焊层15施加至具有凸块垫11的IC基板时，可以将金属镀覆层21形成在除阻焊层15以外的凸块垫11的部分区域上。

继续地，参照图1E，将铜填料25结合至形成在IC基板10的凸块垫11上的金属镀覆层21。铜填料25作为使IC基板10和裸芯片30彼此相连接的凸块，并且在IC基板10和裸芯片30之间可以维持预定高度。将铜填料25结合至裸芯片30的电极垫31，并且此后，将裸芯片30的铜填料25设置在IC基板10的凸块垫11上的金属镀覆层21上，以通过使用热、压缩、热压缩、以及超声波使铜填料25和金属镀覆层21彼此结合。

继续地，参照图1E，将裸芯片30形成在铜填料25上。在这种情况下，将裸芯片30下方的电极垫31结合在铜填料25上。在这种情况下，可以在电极垫31和铜填料25之间施加用于提高粘合性的导体粘合材料。

此外，参照图1E，将绝缘层40填充在IC基板10和裸芯片30之间的剩余空间中。在这种情况下，作为填充材料，可以使用用在半导体基板制造工艺中的已知绝缘材料。

此外，在本发明的另一个实例中，虽然未示出，但是将使用Sn镀覆的半导体芯片封装的示例性实施例结合在主基板上以形成封装。例如，主基板（未示出）可以是多层结构层压的基板。

在这种情况下，在另一个实例中，可以通过使用倒装芯片结合法、BGA方法、以及引线结合法中的任何一种将半导体芯片封装结合在主基板上。

如上面所阐明的，根据本发明的示例性实施例，可以获得细节距，消除由桥状物导致的短路故障，并简化工艺。

根据本发明的一个示例性实施例，厚的金属镀覆层通过使用Sn基电镀或自催化镀覆方法来实现，以去除现有的表面处理工艺，简化工艺，并消除由预焊料之间的桥状物导致的短路故障。结果，可以应用细节距。

显然，根据本发明的多个示例性实施例直接陈述的多个效果可以由本领域的技术人员从根据本发明的示例性实施例的多个构造中推导出。

为了有助于本发明所属技术领域的技术人员的理解，已示例性地提供了附图和上述示例性实施例。此外，根据上述构造的各种组合的示例性实施例显然可以由本领域的技术人员从上述详细解释中实现。因此，在不背离本发明的必要特征的前提下，本发明的多个示例性实施例可以以改变的形式实现。此外，本发明的范围应根据权利要求来解释并包括由本领域的技术人员所做的各种修改、变更、以及同等。

Claims

1.一种用于使用Sn镀覆来制造半导体芯片封装的方法，所述方法包括：

（a）在形成在IC基板上的凸块垫上形成Sn基金属镀覆层；

（b）在裸芯片的电极垫上形成Cu填料；

（c）将所述裸芯片的所述Cu填料设置在所述IC基板的所述金属镀覆层上并使所述Cu填料和所述金属镀覆层彼此结合；以及

（d）用绝缘体填充彼此结合的所述IC基板与所述裸芯片之间的空间。

2.根据权利要求1所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，通过使用电镀或自催化镀覆方法对所述金属镀覆层进行镀覆。

3.根据权利要求2所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，通过使用包含二硫基的作为还原剂的化合物来执行所述自催化镀覆。

4.根据权利要求1所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，通过使用Sn、或作为Sn合金的包含Zn和In中的至少一者的Sn合金来对金属镀覆层进行镀覆。

5.根据权利要求1所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，所述金属镀覆层的厚度在2μm或更大的范围内。

6.根据权利要求1至5中任一项所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，在步骤（a）中，将阻焊层施加至具有形成在上方的所述凸块垫的所述IC基板，以使形成有所述金属镀覆层的区域暴露。

7.根据权利要求1至5中任一项所述的用于使用Sn镀覆来制造半导体芯片封装的方法，其中，在步骤（c）中，通过使用热、压缩、热压缩、或者超声波使所述Cu填料和所述金属镀覆层彼此结合。

8.一种使用Sn镀覆的半导体芯片封装，包括：

IC基板，具有形成在所述IC基板上的凸块垫；

Sn基金属镀覆层，形成在所述凸块垫上；

Cu填料，结合至所述金属镀覆层；

裸芯片，具有形成在所述裸芯片下方的电极垫，所述电极垫结合在所述Cu填料上；以及

绝缘层，填充在所述IC基板与所述裸芯片之间的剩余空间中。

9.根据权利要求8所述的使用Sn镀覆的半导体芯片封装，其中，所述金属镀覆层通过使用Sn、或作为Sn合金的包含Zn和In中的至少一者的Sn合金来镀覆。

10.根据权利要求8所述的使用Sn镀覆的半导体芯片封装，其中，所述金属镀覆层的厚度在2μm或更大的范围内。

11.根据权利要求8所述的使用Sn镀覆的半导体芯片封装，其中，阻焊层施加至除所述凸块垫的至少部分区域以外的具有形成在上方的所述凸块垫的所述IC基板，并且

所述金属镀覆层形成在除所述阻焊层以外的所述凸块垫的部分区域上。

12.根据权利要求8至10中任一项所述的使用Sn镀覆的半导体芯片封装，其中，所述半导体芯片封装结合在主基板上以形成封装。

13.根据权利要求12所述的使用Sn镀覆的半导体芯片封装，其中，所述半导体芯片封装通过使用倒装芯片结合法、BGA方法、以及引线结合法中的任何一种结合在所述主基板上。