CN102983141A - 具有氧化物薄膜晶体管的平板显示装置及其制造方法 - Google Patents

具有氧化物薄膜晶体管的平板显示装置及其制造方法 Download PDF

Info

Publication number
CN102983141A
CN102983141A CN2012102418728A CN201210241872A CN102983141A CN 102983141 A CN102983141 A CN 102983141A CN 2012102418728 A CN2012102418728 A CN 2012102418728A CN 201210241872 A CN201210241872 A CN 201210241872A CN 102983141 A CN102983141 A CN 102983141A
Authority
CN
China
Prior art keywords
step coverage
pattern
gate line
grid
panel display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102418728A
Other languages
English (en)
Other versions
CN102983141B (zh
Inventor
蔡志恩
李泰根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120049742A external-priority patent/KR102029389B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102983141A publication Critical patent/CN102983141A/zh
Application granted granted Critical
Publication of CN102983141B publication Critical patent/CN102983141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种具有氧化物薄膜晶体管的平板显示装置及其制造方法。所述平板显示装置包括：基板；栅极线和数据线，所述栅极线和数据线在所述基板上形成为彼此交叉并限定多个像素区域；薄膜晶体管，所述薄膜晶体管形成在所述栅极线和数据线的交叉部处，并且每个薄膜晶体管都包括氧化物沟道层；像素电极和公共电极，所述像素电极和公共电极形成在所述像素区域中，并且在所述像素电极和公共电极之间具有钝化层；以及台阶覆盖补偿图案，所述台阶覆盖补偿图案形成在由所述栅极线和所述薄膜晶体管的栅极形成的台阶部处。

Description

具有氧化物薄膜晶体管的平板显示装置及其制造方法
相关申请的交叉引用
本申请要求享有于2011年9月2日提交的韩国专利申请No.10-2011-0089283和于2012年5月10日提交的韩国专利申请No.10-2012-0049742的优先权，在此援引所述专利申请的全部内容作为参考。
技术领域
本公开内容涉及一种具有氧化物薄膜晶体管的平板显示装置及其制造方法。
背景技术
用于在屏幕上显示各种信息的图像显示装置是信息和通讯时代的核心技术之一。一直在开发这种图像显示装置以使它们更薄、更轻和更便携，此外还具有高性能。实际上，由于减小的重量和体积（重量和体积是阴极射线管（CRT）公知的缺点），在显示领域中平板显示装置受到关注。平板显示装置包括例如通过控制有机发光层的发光量来显示图像的OLED（有机发光二极管）装置。
OLED装置是在电极之间使用薄发光层的自发光显示装置。这样，OLED装置能变得像纸一样薄。这种OLED装置通过经封装基板发光来显示图像。封装基板包括单元驱动器阵列（cell driver array）、有机发光阵列以及以矩阵形状布置且每个都构造有3色（即红色、绿色和蓝色）子像素的多个像素。
为了实现多种颜色，OLED装置使用分别构造为发出红光、绿光和蓝光的有机发光层。有机发光层夹在两电极之间并用于形成有机发光二极管。
OLED装置需要能被更快地驱动的薄膜晶体管。为此，代替非晶硅薄膜，OLED装置使用氧化物薄膜，所述氧化物薄膜诸如是IGZO（铟镓锌氧化物）薄膜。
图1是显示一种根据现有技术的平板显示装置内的像素结构的平面图。图2是显示沿图1中的线I-I’截取的像素结构的截面图。
参照图1和图2，现有技术的平板显示装置包括多条栅极线11和多条数据线13。彼此交叉的栅极线11和数据线13限定了多个像素区域。在每个像素区域中设置有像素电极9和公共电极25。
此外，在栅极线11和数据线13的交叉部处设置有薄膜晶体管TFT。薄膜晶体管TFT包括形成于基板10上的栅极1、栅极绝缘层12、沟道层14、源极15和漏极。漏极与像素区域内的像素电极9直接连接。
此外，在公共电极25形成在像素电极上方的结构中，公共线26形成在除像素区域之外的所有区域上并与公共电极25一体形成。换句话说，与公共电极25形成为一体的公共线26与非显示区域内的薄膜晶体管TFT、栅极线11和数据线13重叠。同时，为了防止产生寄生电容，通过去除公共线26与薄膜晶体管TFT的沟道层14相对的一部分来形成开口OP。
在诸如OLED装置之类的平板显示装置的驱动器电路中使用的薄膜晶体管要求具有非常高速的响应特性。这样，代替非晶硅（a-Si：H），由诸如铟镓锌氧化物IGZO这样的氧化物材料形成沟道层14。
当由氧化物材料形成沟道层14时，为了改善沟道层14的特性，使用SiO2基绝缘膜用于沟道层14的形成。也就是说，如果由具有氧化物的材料形成沟道层14，则诸如栅极绝缘层或钝化层之类的绝缘层由SiO2基材料来形成，以便改善沟道层14的特性。
然而，与SiNX基绝缘膜相比，SiO2基绝缘膜具有较低的锥度（taper）和界面特性。由此，当堆叠SiO2基绝缘膜时经常产生缺陷。例如，SiO2基绝缘膜在台阶覆盖（step coverage）区域中具有不均匀的厚度或者断开。
沿着栅极线11的边缘和薄膜晶体管TFT的栅极1的拐角发生的台阶覆盖区域中的这种不均匀的厚度或者断开可导致在区域A和B中经常产生短路故障。
在图1的A区域中，例如，栅极线11和栅极1每个都具有大约
Figure BDA00001879103400021
Figure BDA00001879103400022
的厚度，由SiO2基材料形成的钝化层19具有大约
Figure BDA00001879103400023
的厚度，像素电极9或公共电极25具有大约
Figure BDA00001879103400024
的厚度。
因为由SiO2基材料形成的钝化层19具有较差的锥度特性，所以在与源极15交叉的栅极1的边缘产生钝化层19的断开缺陷。由此，形成在薄膜晶体管TFT上方的公共线26可与设置在公共线26之下的数据线13或源极15电性并联（shunt）。
此外，例如，由SiO2基材料形成的栅极绝缘层12中的断开可使得栅极1及栅极线11与源极及漏极、数据线13和公共线26电性并联，所述源极及漏极、数据线13和公共线26与栅极1及栅极线11交叉。特别是，栅极1和栅极线11比绝缘膜和其他电极厚。这样，由SiO2基材料形成的栅极绝缘层12很容易在台阶覆盖区域中断开。
发明内容
因此，本发明的实施方式涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的具有氧化物薄膜晶体管的平板显示装置及其制造方法。
本发明的实施方式的一个目的是提供一种具有氧化物薄膜晶体管的平板显示装置及其制造方法，所述具有氧化物薄膜晶体管的平板显示装置使用在薄膜晶体管的电极的交叉部以及信号线（即，栅极线和数据线）的其他交叉部处形成的台阶覆盖补偿图案，适于防止由于台阶覆盖而导致的绝缘膜的断开和短路缺陷。
本发明的实施方式的另一个目的是供一种具有氧化物薄膜晶体管的平板显示装置及其制造方法，所述具有氧化物薄膜晶体管的平板显示装置通过在形成蚀刻阻止部时同时在电极的交叉部处和信号线的其他交叉部处形成台阶覆盖补偿图案而无需额外的制造工艺，适于防止在薄膜晶体管的电极或诸如栅极线和数据线之类的信号线之间的短路故障。
在下面的描述中将列出本发明的其它特征和优点，这些特征和优点的一部分从下面的描述将变得显而易见的，或者可从本发明的实施而获悉。通过书面描述、权利要求书以及附图中特别指出的结构可实现和获得本实施方式的优点。
根据本发明的实施方式的一个大体方面，一种具有氧化物薄膜晶体管的平板显示装置包括：基板；栅极线和数据线，所述栅极线和数据线在所述基板上形成为彼此交叉并限定多个像素区域；所述薄膜晶体管，所述薄膜晶体管形成在所述栅极线和数据线的交叉部处，并且每个薄膜晶体管都包括氧化物沟道层；像素电极和公共电极，所述像素电极和公共电极形成在所述像素区域中，并且在所述像素电极和公共电极之间具有钝化层；以及台阶覆盖补偿图案，所述台阶覆盖补偿图案形成在由所述栅极线与所述薄膜晶体管的栅极形成的台阶部处。
此外，在上述平板显示装置中，所述台阶部可包括每个所述薄膜晶体管中包含的栅极与源极/漏极的交叉部、所述数据线与所述栅极线的交叉部以及所述漏极与所述栅极线的交叉部的至少一个交叉部。
此外，上述平板显示装置可进一步包括形成在所述薄膜晶体管的所述氧化物沟道层上的蚀刻阻止部。
此外，在上述平板显示装置中，所述台阶覆盖补偿图案可通过连接部与所述蚀刻阻止部连接。
此外，在上述平板显示装置中，所述台阶覆盖补偿图案可以形成为覆盖与所述薄膜晶体管的所述栅极、所述栅极和所述源极/漏极的交叉部、所述数据线和所述栅极线的交叉部以及所述漏极和所述栅极线的交叉部对应的所有区域的一体。
此外，在上述平板显示装置中，所述氧化物沟道层可以是由铟镓锌氧化物IGZO形成的。
此外，在上述平板显示装置中，所述台阶覆盖补偿图案可比所述蚀刻阻止部厚。
此外，在上述平板显示装置中，所述台阶覆盖补偿图案可在大约
Figure BDA00001879103400041
Figure BDA00001879103400042
的厚度范围内。
根据本发明的实施方式的另一大体方面，一种制造具有氧化物薄膜晶体管的平板显示装置的方法包括以下步骤：在基板上形成栅极和栅极线，所述栅极线与将要通过随后工艺形成的数据线彼此交叉并且限定像素区域；在设置有所述栅极和栅极线的所述基板上形成栅极绝缘层；在所述栅极绝缘层上在所述像素区域中形成像素电极；在所述栅极的上方形成氧化物沟道层，其中所述栅极绝缘层是在所述氧化物沟道层和所述栅极之间；在所述氧化物沟道层上形成蚀刻阻止部，并且在由所述栅极和所述栅极线形成的台阶部形成台阶覆盖补偿图案；在具有所述蚀刻阻止部和所述台阶覆盖补偿图案的所述基板上形成与所述氧化物沟道层接触的所述数据线、源极和漏极；形成覆盖具有所述数据线和所述源极和漏极的所述基板的钝化层；以及在所述钝化层上形成公共电极。
此外，在上述方法中，所述台阶部可包括所述薄膜晶体管每个中包含的栅极和源极/漏极的交叉部、所述数据线和所述栅极线的交叉部以及所述漏极和所述栅极线的交叉部中的至少一个交叉部。
此外，在上述方法中，所述氧化物沟道层可以是由铟镓锌氧化物IGZO形成的。
此外，在上述方法中，所述蚀刻阻止部和所述台阶覆盖补偿图案的形成可包括以下步骤：在具有所述氧化物沟道层的所述基板上顺序形成所述绝缘层和光刻胶膜；使用半色调掩模和衍射掩模之一将所述光刻胶膜构图为第一光刻胶图案和第二光刻胶图案；对所述绝缘层进行使用所述第一光刻胶图案和第二光刻胶图案作为蚀刻掩模的第一蚀刻工艺，从而连同在所述栅极与将要通过随后工艺形成的源极和漏极的重叠区域中的第二绝缘层图案一起，在所述氧化物沟道层上形成第一绝缘层图案；对所述第一光刻胶图案和第二光刻胶图案进行第一灰化工艺，以暴露所述第一绝缘层图案，并且在所述第二绝缘层图案上留下第三光刻胶图案；对暴露的第一绝缘层图案进行第二蚀刻工艺，以形成所述蚀刻阻止部；以及对所述第三光刻胶图案进行第二灰化工艺，以暴露所述第二绝缘层图案，从而形成所述台阶覆盖补偿图案，其中所述蚀刻阻止部和所述台阶覆盖补偿图案可以具有不同的厚度。
此外，在上述方法中，所述台阶覆盖补偿图案可比所述蚀刻阻止部厚。
此外，在上述方法中，所述台阶覆盖补偿图案可以在大约
Figure BDA00001879103400051
的厚度范围内。
根据下面附图和详细描述，其他系统、方法、特征和优点对于本领域技术人员来说将是或将变得显而易见。所有这种附加的系统、方法、特征和优点意在包含在该描述中，在本公开内容的范围内并由下面的权利要求书保护。在该部分中的任何内容都不应作为对权利要求书的限制。下面结合实施方式讨论进一步的方面和优点。本公开内容前面的一般性描述和下面的详细描述都是示例性的和解释性的，意在提供对如所要求保护的本公开内容的进一步的解释。
附图说明
被包括来提供对实施方式的进一步理解且并入并组成本申请的一部分的附图图解了本公开内容的实施方式，并与说明书一起用于解释本公开内容。在附图中：
图1是显示一种根据现有技术的平板显示装置内的像素结构的平面图；
图2是沿图1中的线I-I’截取的截面图；
图3是显示根据本公开内容第一实施方式的平板显示装置内的像素结构的平面图；
图4是沿图3中的线II-II’截取的截面图；
图5A至图5E是图解根据本公开内容第一实施方式的制造平板显示装置的方法的截面图；
图6A至图6D是图解根据本公开内容第二实施方式的制造平板显示装置的方法的截面图；
图7A是显示根据本公开内容第三实施方式的平板显示装置内的像素结构的平面图；
图7B是沿图7A中的线III-III’截取的截面图；
图8A是显示根据本公开内容第四实施方式的平板显示装置内的像素结构的平面图；以及
图8B是沿图8A中的线IV-IV’截取的截面图。
具体实施方式
现在详细描述本公开内容的具体实施方式，附图中图解了这些实施方式的例子。以下介绍的这些实施方式作为例子提供，以将其精神传达给本领域普通技术人员。因此，这些实施方式可以以不同形态实施，而不限于这里描述的这些实施方式。在附图中，为了便于解释，装置的尺寸、厚度等可被放大。只要有可能，在包括附图的整个公开内容中将使用相同的附图标记表示相同或相似的部件。
图3是显示根据本公开内容第一实施方式的平板显示装置内的像素结构的平面图。图4是沿图3中的线II-II’截取的截面图。
参照图3和图4，根据本公开内容第一实施方式的具有氧化物薄膜晶体管的平板显示装置可包括多条栅极线111和多条数据线113。彼此交叉的栅极线111和数据线113限定了多个像素区域。在每个像素区域内形成有像素电极109和公共电极125。
平板显示装置可进一步包括设置于栅极线111和数据线113的交叉部处的薄膜晶体管TFT。薄膜晶体管TFT可包括形成在基板100上的栅极101、栅极绝缘层112、沟道层114、源极115a和漏极115b以及蚀刻阻止部120。蚀刻阻止部120形成在彼此面对的源极115a和漏极115b之间的沟道层114上。漏极115b与形成在栅极绝缘层112上的像素电极109直接连接。
此外，平板显示装置可包括钝化层119、公共电极125和公共线126。钝化层119形成在薄膜晶体管TFT上方。公共电极125和公共线126形成在钝化层119上并彼此结合成一体。公共电极125在像素区域内与像素电极109重叠。此外，公共电极125形成为包括多个条形电极，所述多个条形电极以固定间隔彼此分隔。
与公共电极125结合成一体的公共线126设置在非显示区域中，在所述非显示区域中形成有栅极线111、数据线113和薄膜晶体管TFT。为了防止在与沟道层114相对应的非显示区域的一部分中产生寄生电容，通过去除与沟道层114相对的公共线126的一部分来形成开口OP。
特别是，平板显示装置可包括沿栅极101和栅极线111形成的多个台阶覆盖补偿图案121。台阶覆盖补偿图案121可形成在栅极101与源极115a的交叉部、栅极101与漏极115b的交叉部、数据线113与栅极线111的交叉部以及漏极115b与栅极线111的交叉部的至少一个交叉部处。
如图4所示，在形成蚀刻阻止部120时，同时形成包括在本实施方式的平板显示装置中的台阶覆盖补偿图案121。可以以与蚀刻阻止部120相同的厚度以
Figure BDA00001879103400071
的厚度范围形成台阶覆盖补偿图案121。
然而，因为栅极101和栅极线111比其它电极和线厚，所以台阶覆盖补偿图案121为蚀刻阻止部120的两倍厚。例如，当蚀刻阻止部120大约是在
Figure BDA00001879103400072
的厚度范围时，可以以大约
Figure BDA00001879103400074
的厚度范围形成台阶覆盖补偿图案121（如图6A至6D）。如此，台阶覆盖补偿图案121可补偿由对应于
Figure BDA00001879103400075
的栅极101和栅极线111的厚度而导致的台阶覆盖。
在通过台阶覆盖补偿图案121进行台阶覆盖补偿之后，形成源极115a和漏极115b以及数据线113。这样，在与栅极101和栅极线111交叉的源极115a和漏极115b以及数据线113中不会产生任何额外的台阶覆盖。
此外，即使在设置有源极115a和漏极115b以及数据线113的基板100上形成SiO2基材料的钝化层119，沿着栅极101的拐角和栅极线111的边缘（形成台阶覆盖补偿图案的区域）也不会产生钝化层119的任何断开缺陷。这是由已通过台阶覆盖补偿图案121进行了台阶覆盖补偿的事实产生的结果。
据此，可防止由于钝化层119的断开，在钝化层119上形成的公共线126与源极115a和漏极115b以及数据线113并联的短路缺陷。
现在将详细描述根据本公开内容第一实施方式的制造平板显示装置的工艺。
首先，通过在基板100上形成金属膜并对该金属膜进行第一掩模工序来提供栅极101和栅极线111。然后，在设置有栅极101和栅极线111的基板100上形成栅极绝缘层112。栅极绝缘层112可由SiO2基绝缘膜和SiNX基绝缘膜之一形成。
栅极101和栅极线111可由具有低电阻的不透明导电材料形成。作为这种具有低电阻的不透明导电材料的例子，可使用从包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组中选出的一种材料。可选择地，栅极101和栅极线111可以以多层结构形成，在所述多层结构中堆叠有至少一个透明导电材料膜和至少一个不透明导电材料膜。在该情形中，作为该透明导电材料的例子，可使用氧化铟锡ITO、氧化铟锌IZO或其他物质。
当如上所述形成栅极101、栅极线111和栅极绝缘层112时，可在栅极绝缘层112上与栅极101相对形成沟道层114。可通过在设置有栅极绝缘层112的基板100的整个表面上形成氧化物层并将该氧化物层构图来制备沟道层114。
氧化物层可由包括铟In、锌Zn、镓Ga、铪Hf等中的至少一种的非晶态氧化物形成。例如，当通过溅射工艺形成Ga-In-Zn-O的氧化物半导体时，可使用每个都由In2O3、Ga2O3和ZnO形成的多个靶材或由Ga-In-Zn氧化物形成的单一靶材。可选择地，当通过溅射工艺形成Hf-In-Zn-O的氧化物半导体时，可使用每个都由HfO2、In2O3和ZnO形成的多个靶材或由Hf-In-Zn氧化物形成的单一靶材。
在基板100上形成上述沟道层114之后，在像素区域内形成像素电极109。可通过在基板100的整个表面上形成透明导电材料层并对该透明导电材料层进行第二掩模工序来制备像素电极109，所述透明导电材料层诸如是氧化铟锡ITO、氧化铟锌IZO和氧化铟锡锌ITZO。
之后，在设置有像素电极109和沟道层114的基板100上形成蚀刻阻止部120和台阶覆盖补偿图案121。更具体的说，可在沟道层114上形成蚀刻阻止部120。在栅极101和栅极线111与之后将要形成的源极115a和漏极115b以及数据线113交叉的交叉部处形成台阶覆盖补偿图案121。可通过在设置有像素电极109和沟道层114的基板的整个表面上形成绝缘层并对该绝缘层进行第三掩模工序来制备蚀刻阻止部120和台阶覆盖补偿图案121，所述第三掩模工序使用半色调掩模和衍射掩模之一。
此时，例如，用于形成蚀刻阻止部120和台阶覆盖补偿图案121的绝缘层可以以与具有大约
Figure BDA00001879103400091
的台阶覆盖补偿图案121相同的厚度形成。
此外，使用半色调掩模或衍射掩模的第三掩模工序使蚀刻阻止部120在厚度上可变为台阶覆盖补偿图案121的大约一半。之后将参照图6A至图6D来解释形成蚀刻阻止部120和台阶覆盖补偿图案121的工艺。
如此，形成较厚的台阶覆盖补偿图案补偿沿着栅极101的拐角和栅极线111的边缘产生的台阶覆盖。这样，在台阶覆盖补偿图案121的形成之后形成的钝化层119不会在栅极101的拐角和栅极线111的边缘，即台阶覆盖区域中断开。
在形成蚀刻阻止部120和台阶覆盖补偿图案121之后，在沟道层114的两端形成源极115a和漏极115b，在源极115a和漏极115b之间具有蚀刻阻止部120。据此，完成薄膜晶体管。同时，形成数据线113。可通过在设置有蚀刻阻止部120和台阶覆盖补偿图案121的基板100的整个表面上形成金属膜并对该金属膜进行第四掩模工序来制备数据线113、源极115a和漏极115b。
如附图所示，形成在栅极101与源极115a和漏极115b的交叉部处的台阶覆盖补偿图案121比蚀刻阻止部120厚。因此，在源极115a和漏极115b中不会产生任何台阶覆盖。
源极和漏极金属膜可由具有低电阻的不透明导电材料形成。作为该不透明导电材料的例子，可使用从包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组中选出的一种材料。可选择地，源极和漏极金属膜可以以多层结构形成，在所述多层结构中堆叠有至少一个透明导电材料膜和至少一个不透明导电材料膜。在该情形中，作为透明导电材料的例子，可使用氧化铟锡ITO、氧化铟锌IZO或其他物质。
在基板100上形成上述数据线113、源极115a和漏极115b之后，在基板100的整个表面上形成SiO2基材料的钝化层119。随后，通过在钝化层119上形成诸如ITO、ITZO和IZO之类的透明导电材料层并对该透明导电材料层进行第五掩模工序来提供公共电极125和公共线126。同时，蚀刻薄膜晶体管的沟道层114上方的透明导电材料层，由此形成开口。
如附图所示，第一实施方式的平板显示装置包括具有较差锥度特性的钝化层119。然而，在栅极101和栅极线111的台阶覆盖区域中形成台阶覆盖补偿图案121，从而在台阶覆盖补偿图案121的形成之后形成的源极115a和漏极115b中不会产生重复的台阶覆盖。因此，可防止钝化层119的断开。
同时，现有技术导致沿着栅极的拐角和栅极线的边缘产生台阶覆盖。此外，在与栅极和栅极线交叉的源极、漏极和数据线中重复产生台阶覆盖。由此，通过随后工艺形成的钝化层在台阶覆盖区域中断开。然而，第一实施方式的平板显示装置可使用台阶覆盖补偿膜来防止钝化层的断开。
图5A至图5C是图解根据本公开内容一个实施方式的制造平板显示装置的一种方法的截面图。
参照图3和图5A至图5E，通过在基板100上形成金属膜并对该金属膜进行第一光刻掩模工序来提供栅极101。然后，在设置有栅极101的基板100上形成栅极绝缘层112。栅极绝缘层112可由SiO2基绝缘膜和SiNX基绝缘膜之一形成。在栅极101的形成时同时地形成栅极线111。
栅极101可由具有低电阻的不透明导电材料形成。作为这种具有低电阻的不透明导电材料的例子，可使用从包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组中选出的一种材料。可选择地，栅极101可以以多层结构形成，在所述多层结构中堆叠有至少一个透明导电材料膜和至少一个不透明导电材料膜。在该情形中，作为该透明导电材料的例子，可使用氧化铟锡ITO、氧化铟锌IZO或其他物质。
当如上所述形成栅极101和栅极绝缘层112时，可在栅极绝缘层112上与栅极101相对形成沟道层114。可通过在设置有栅极绝缘层112的基板100的整个表面上形成氧化物层并将该氧化物层构图来制备沟道层114。
氧化物层可由包括铟In、锌Zn、镓Ga、铪Hf等中的至少一种的非晶态氧化物形成。例如，当通过溅射工艺形成Ga-In-Zn-O的氧化物半导体时，可使用每个都由In2O3、Ga2O3和ZnO形成的多个靶材或由Ga-In-Zn氧化物形成的单一靶材。可选择地，当通过溅射工艺形成Hf-In-Zn-O的氧化物半导体时，可使用每个都由HfO2、In2O3和ZnO形成的多个靶材或由Hf-In-Zn氧化物形成的单一靶材。
在基板100上形成上述沟道层114之后，在像素区域内形成像素电极109。可通过在基板100的整个表面上形成透明导电材料层并对该透明导电材料层进行第二光刻掩模工序来制备像素电极109，所述透明导电材料层诸如是氧化铟锡ITO、氧化铟锌IZO和氧化铟锡锌ITZO。可以在沟道层114的形成时形成这种像素电极109。
之后，在沟道层114上形成蚀刻阻止部120。可通过在设置有像素电极109和沟道层114的基板的整个表面上形成绝缘层并对该绝缘层进行第三光刻掩模工序来制备蚀刻阻止部120。在蚀刻阻止部120的形成时同时地形成台阶覆盖补偿图案121。在栅极101和栅极线111与之后将要形成的源极115a和漏极115b以及数据线113交叉的交叉部处形成台阶覆盖补偿图案121。可以以与台阶覆盖补偿图案121相同的厚度形成蚀刻阻止部120。
然而，在由栅极线111和栅极101导致的具有大台阶高度的台阶覆盖的情形下，可使用半色调掩模或衍射掩模来执行第三光刻掩模工序。如此，在栅极101和栅极线111与之后将要形成的源极115a和漏极115b以及数据线113交叉的交叉部处形成的台阶覆盖补偿图案121可变得比在沟道层114上形成的蚀刻阻止部120厚。之后将参照图6A至图6D来解释形成彼此厚度不同的蚀刻阻止部120和台阶覆盖补偿图案的工艺。
在如上所述在基板100上形成蚀刻阻止部120和台阶覆盖补偿图案121后，如图5D所示，可通过在基板100的整个表面上形成源极/漏极金属膜并对该源极/漏极金属膜进行第四掩模工序来制备源极115a/漏极115b和数据线113。
如附图所示，在栅极101与源极115a和漏极115b的交叉部处形成台阶覆盖补偿图案121。因此，在源极115a和漏极115b中不会产生任何台阶覆盖。
源极和漏极金属膜可由具有低电阻的不透明导电材料形成。作为该不透明导电材料的例子，可使用从包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组中选出的一种材料。可选择地，源极和漏极金属膜可以以多层结构形成，在所述多层结构中堆叠有至少一个透明导电材料膜和至少一个不透明导电材料膜。在该情形中，作为该透明导电材料的例子，可使用氧化铟锡ITO、氧化铟锌IZO或其他物质。
在台阶覆盖补偿图案121上以覆盖沟道层114和蚀刻阻止部120的两端的方式形成源极/漏极115a和115b。此外，漏极115b与像素电极109直接接触。
当在基板100上形成上述源极/漏极115a和115b时，如图5E所示，在基板100的整个表面上形成SiO2基材料的钝化层119。随后，通过在钝化层119上形成透明导电材料层并对该透明导电材料层进行第五光刻掩模工序来提供公共电极125和公共线126，所述透明导电材料诸如是ITO、ITZO和IZO。同时，蚀刻薄膜晶体管的沟道层114上方的透明导电材料层，由此形成开口。
这样，本实施方式使得沿着栅极101的拐角和栅极线111的边缘所产生的台阶覆盖可被台阶覆盖补偿图案121所补偿。据此，可防止钝化层119沿栅极101的拐角和栅极线111的边缘的断开。
更具体的说，第一实施方式的平板显示装置包括具有较差锥度特性的钝化层119。然而，在栅极101和栅极线111的台阶覆盖区域中形成台阶覆盖补偿图案121，从而在台阶覆盖补偿图案121的形成之后形成的源极115a和漏极115b中不会产生重复的台阶覆盖。因此，可防止钝化层119的断开。
换句话说，现有技术导致沿栅极的拐角和栅极线的边缘产生台阶覆盖。此外，在与栅极和栅极线交叉的源极、漏极和数据线中重复产生台阶覆盖。由此，通过随后工艺形成的钝化层在台阶覆盖区域中断开。然而，第一实施方式的平板显示装置可使用台阶覆盖补偿图案来防止钝化层的断开。
图6A至图6D是图解根据本公开内容第二实施方式的制造平板显示装置的截面图。
参照图3和6A至6D，在基板100上顺序形成栅极101、栅极绝缘层112和沟道层114。随后，在上述基板100的整个表面上形成具有大约
Figure BDA00001879103400122
的厚度范围的绝缘层130。绝缘层130可由诸如SiNX基材料或SiO2基材料之类的绝缘材料形成。
当在基板100上形成绝缘层130时，在绝缘层130上形成光刻胶膜并通过对该光刻胶膜使用半色调掩模和衍射掩模之一进行曝光工艺以及显影工艺，将该光刻胶膜构图为第一光刻胶图案200a和第二光刻胶图案200b。第一光刻胶图案200a和第二光刻胶图案200b可具有彼此不同的厚度。
之后，对绝缘层130进行使用第一和第二光刻胶图案作为蚀刻掩模的第一蚀刻工艺，以形成第一绝缘层图案130a和第二绝缘层图案130b。随后，对第一光刻胶图案200a和第二光刻胶图案200b进行灰化工艺。这样，在第二绝缘层图案130b上留下第三光刻胶图案200c。同时，第一绝缘层图案130a暴露在外面。
在第一绝缘层图案130a和第二绝缘层图案130b形成之后，如图6B所示，对通过第三光刻胶图案200c暴露的第一绝缘层图案130a进行第二蚀刻工艺。这样，第一绝缘层图案130a被改造成为蚀刻阻止部120，所述蚀刻阻止部120具有例如大约
Figure BDA00001879103400131
的厚度范围。此外，通过第二灰化工艺去除第三光刻胶图案200c，暴露出第二绝缘层图案130b。第二绝缘层图案130b用作台阶覆盖补偿图案121a。这些台阶覆盖补偿图案121a沿着栅极101的拐角形成。此外，台阶覆盖补偿图案121a还以具有与沿栅极101的拐角的那些台阶覆盖补偿图案121相同的形状而沿着栅极线111的边缘形成。
这样，本实施方式使得可用同一掩模工序形成台阶覆盖补偿图案121a和蚀刻阻止部120，但台阶覆盖补偿图案121a可比蚀刻阻止部120厚。例如，台阶覆盖补偿图案121a为蚀刻阻止部120的两倍厚。如此，台阶覆盖补偿图案可补偿在较厚的栅极101的拐角或栅极线111的边缘处产生的台阶覆盖。
然后，如图6D所示，通过在基板100的整个表面上形成源极/漏极金属膜并对该源极/漏极金属膜进行光刻掩模工序来制备源极/漏极115a和115b以及数据线113。
如附图所示，在栅极101与源极115a和漏极115b的交叉部处形成台阶覆盖补偿图案121a。因此，在源极115a和漏极115b中不会产生任何台阶覆盖。
在台阶覆盖补偿图案121a上以覆盖沟道层114和蚀刻阻止部120的两端的方式形成源极115a和漏极115b。此外，漏极115b与像素电极109直接接触。
当在基板100上形成上述源极/漏极115a和115b时，在基板100的整个表面上形成SiO2基材料的钝化层119。随后，通过在钝化层119上形成透明导电材料层并对该透明导电材料层进行另一光刻掩模工序来提供公共电极125和公共线126，所述透明导电材料诸如是ITO、IZO和ITZO。同时，蚀刻薄膜晶体管的沟道层114上方的透明导电材料层，由此形成开口。
因为在薄膜晶体管的电极的交叉部以及信号线（即，栅极线和数据线）的另外的交叉部处形成台阶覆盖补偿图案，所以本公开内容可防止由于台阶覆盖而导致的绝缘膜的断开和短路缺陷。
此外，因为当形成蚀刻阻止部时在薄膜晶体管的电极的交叉部处以及信号线（即，栅极线和数据线）的其他交叉部处形成台阶覆盖补偿图案，所以本公开内容的第二实施方式可防止薄膜晶体管的电极或信号线之间的断开和短路缺陷而无需额外的制造工艺。
图7A是显示根据本公开内容第三实施方式的平板显示装置内的像素结构的平面图。图7B是沿图7A中的线III-III’截取的截面图。
在图7A和图7B中，涉及与图3和图4中结构相同的部件以与图3和图4中相同的结构形成。这样，将主要解释与图3和图4中不同的图7A和图7B中的那些部件。
参照图3、图7A和图7B，像第一实施方式的平板显示装置一样，第三实施方式的平板显示装置可包括形成在以下交叉部中至少一个交叉部处的台阶覆盖补偿图案221：栅极101与源极115a的交叉部；栅极101与漏极115b的交叉部；栅极线111与数据线113的交叉部；以及漏极115b与栅极线111的交叉部。
然而，与第一实施方式的平板显示装置不同的是，第三实施方式的平板显示装置可进一步包括用于将蚀刻阻止部220与台阶覆盖补偿图案221相连的连接部（linkers）222。蚀刻阻止部220、台阶覆盖补偿图案221和连接部222可由同一种材料形成。
连接部222优选形成在与栅极101重叠的源极115a的拐角处以及形成在与栅极101重叠的漏极115b的拐角处。
此外，因为连接部222布置在与栅极101重叠的区域中，所以连接部222可以以与蚀刻阻止部相同的厚度形成。
换句话说，如图7B所示，本公开内容的第三实施方式可使得连接部222和台阶覆盖补偿图案221以与蚀刻阻止部220相同的厚度形成。可替代地，像本公开内容的第二实施方式的台阶覆盖补偿图案一样，台阶覆盖补偿图案221可形成为蚀刻阻止部220和连接部222的大约两倍厚。
更具体的说，在栅极101和栅极线111上不会产生严重的台阶覆盖。这样，连接部222与蚀刻阻止部220一样较薄地形成。同时，布置在由栅极101的拐角和栅极线111的边缘导致的台阶覆盖区域中的台阶覆盖补偿图案221较厚地形成。
可通过修改用于第二实施方式中所述的第四掩模工序的半色调掩模或衍射掩模来调整台阶覆盖补偿图案221、蚀刻阻止部220和连接部222的这样的厚度。
因此，因为在薄膜晶体管的电极的交叉部处以及信号线（即，栅极线和数据线）的其他交叉部处形成台阶覆盖补偿图案，所以本公开内容的第三实施方式可防止由于台阶覆盖而导致的绝缘膜的断开和短路缺陷。
此外，因为当形成蚀刻阻止部时在薄膜晶体管的电极的交叉部处以及信号线（即，栅极线和数据线）的其他交叉部处形成台阶覆盖补偿图案，所以本公开内容的第三实施方式可防止薄膜晶体管的电极或信号线之间的断开和短路缺陷而无需额外的制造工艺。
图8A是显示根据本公开内容第四实施方式的平板显示装置内的像素结构的平面图。图8B是沿图8A中的线IV-IV’截取的截面图。
在图8A和图8B中，涉及与图3和图4中结构相同的部件以与图3和图4中相同的结构形成。这样，将主要解释与图3和图4中不同的图8A和图8B中的那些部件。
参照图3、图8A和图8B，与第一、第二和第三实施方式的平板显示装置不同，第四实施方式的平板显示装置可包括形成在各自与以下部分对应的所有区域处的台阶覆盖补偿图案320：薄膜晶体管TFT的栅极；栅极线111与数据线113的交叉部；以及漏极115a与栅极线111的其他交叉部。这样，台阶覆盖补偿图案320可包括形成为延伸到数据线与栅极线的交叉部的第一翼部（wing）321a、以及形成为延伸到漏极115b与栅极线111的交叉部的第二翼部321b。
此外，与第一实施方式的平板显示装置不同，在第四实施方式的平板显示装置中，通过去除公共线126的一部分来形成第一开口OP1，并且通过部分去除台阶覆盖补偿图案320来形成第二开口OP2。第二开口OP2用于源极115a和漏极115b与沟道层114之间的电连接。
换句话说，在第四实施方式的平板显示装置中，台阶覆盖补偿图案320与薄膜晶体管TFT的沟道层114的重叠区域起蚀刻阻止部的作用。这样，与第一开口OP1不同，通过部分去除台阶覆盖补偿图案320来形成第二开口OP2。
据此，源极115a和漏极115b可经通过部分去除台阶覆盖补偿图案320而形成的第二开口OP2来接触沟道层114。
以与第一翼部321a和第二翼部321b相同的厚度形成台阶覆盖补偿图案320。
然而，与第二实施方式的台阶覆盖补偿图案不同，这种台阶覆盖补偿图案320可具有彼此不同的厚度。例如，与栅极101和栅极线111重叠的台阶覆盖补偿图案320的那一部分可以在大约
Figure BDA00001879103400161
的厚度范围内，位于与栅极101和栅极线111的边缘对应的台阶覆盖区域处的台阶覆盖补偿图案320的其余部分可形成为具有大约
Figure BDA00001879103400162
的厚度范围。
换句话说，与栅极101和栅极线111重叠的台阶覆盖补偿图案320以及第一翼部321a和第二翼部321b在厚度上大约为不与栅极101和栅极线111重叠的台阶覆盖补偿图案320以及第一翼部321a和第二翼部321b的一半。
因此，因为在薄膜晶体管的电极的交叉部处以及信号线（即，栅极线和数据线）的其他交叉部处形成台阶覆盖补偿图案，所以本公开内容的第四实施方式可防止由于台阶覆盖而导致的绝缘膜的断开和短路缺陷。
此外，因为当形成蚀刻阻止部时在薄膜晶体管的电极的交叉部处以及信号线（即，栅极线和数据线）的其他交叉部处形成台阶覆盖补偿图案，所以本公开内容的第四实施方式可防止薄膜晶体管的电极或信号线之间的断开和短路缺陷而无需额外的制造工艺。
尽管仅针对上述实施方式有限地解释了本公开内容，但本领域普通技术人员应当理解，本公开内容并不限于这些实施方式，而是在不脱离本公开内容的精神的情况下，各种变化或修改都是可能的。因此，本公开内容的范围应当仅由所附的权利要求书及其等同物确定。

Claims (14)

1.一种具有氧化物薄膜晶体管的平板显示装置，所述平板显示装置包括：
基板；
栅极线和数据线，所述栅极线和数据线在所述基板上形成为彼此交叉并限定多个像素区域；
所述薄膜晶体管，所述薄膜晶体管形成在所述栅极线与所述数据线的交叉部处，并且每个所述薄膜晶体管都包括氧化物沟道层；
像素电极和公共电极，所述像素电极和所述公共电极形成在所述像素区域中，并且在所述像素电极与所述公共电极之间具有钝化层；以及
台阶覆盖补偿图案，所述台阶覆盖补偿图案形成在由所述栅极线与所述薄膜晶体管的栅极形成的台阶部处。
2.根据权利要求1所述的平板显示装置，其中所述台阶部包括以下交叉部中的至少一个交叉部：每个所述薄膜晶体管中包含的栅极与源极和漏极的交叉部；所述数据线与所述栅极线的交叉部；以及所述漏极与所述栅极线的交叉部。
3.根据权利要求1所述的平板显示装置，进一步包括蚀刻阻止部，所述蚀刻阻止部形成在所述薄膜晶体管的所述氧化物沟道层上。
4.根据权利要求3所述的平板显示装置，其中所述台阶覆盖补偿图案通过连接部与所述蚀刻阻止部连接。
5.根据权利要求3所述的平板显示装置，其中所述台阶覆盖补偿图案形成为一体，并且形成为一体的所述台阶覆盖补偿图案覆盖与所述薄膜晶体管的所述栅极、所述栅极与所述源极和漏极的交叉部、所述数据线与所述栅极线的交叉部以及所述漏极与所述栅极线的交叉部对应的所有区域。
6.根据权利要求1所述的平板显示装置，其中所述氧化物沟道层是由铟镓锌氧化物IGZO形成的。
7.根据权利要求1所述的平板显示装置，其中所述台阶覆盖补偿图案比所述蚀刻阻止部厚。
8.根据权利要求7所述的平板显示装置，其中所述台阶覆盖补偿图案在大约
Figure FDA00001879103300021
的厚度范围内。
9.一种制造具有氧化物薄膜晶体管的平板显示装置的方法，所述方法包括以下步骤：
在基板上形成栅极和栅极线，所述栅极线与将要通过随后工艺形成的数据线彼此交叉并且限定像素区域；
在设置有所述栅极和所述栅极线的所述基板上形成栅极绝缘层；
在所述栅极绝缘层上在所述像素区域中形成像素电极；
在所述栅极的上方形成氧化物沟道层，其中所述栅极绝缘层是在所述氧化物沟道层和所述栅极之间；
在所述氧化物沟道层上形成蚀刻阻止部，并且在由所述栅极与所述栅极线形成的台阶部形成台阶覆盖补偿图案；
在具有所述蚀刻阻止部和所述台阶覆盖补偿图案的所述基板上形成与所述氧化物沟道层接触的所述数据线、源极和漏极；
形成覆盖具有所述数据线和所述源极和漏极的所述基板的钝化层；以及
在所述钝化层上形成公共电极。
10.根据权利要求9所述的方法，其中所述台阶部包括以下交叉部中的至少一个交叉部：每个所述薄膜晶体管中包含的栅极与源极和漏极的交叉部；所述数据线与所述栅极线的交叉部；以及所述漏极与所述栅极线的交叉部。
11.根据权利要求9所述的方法，其中所述氧化物沟道层是由铟镓锌氧化物IGZO形成的。
12.根据权利要求9所述的方法，其中所述蚀刻阻止部和所述台阶覆盖补偿图案的形成包括以下步骤：
在具有所述氧化物沟道层的所述基板上顺序形成绝缘层和光刻胶膜；
使用半色调掩模和衍射掩模之一将所述光刻胶膜构图为第一光刻胶图案和第二光刻胶图案；
对所述绝缘层进行使用所述第一光刻胶图案和所述第二光刻胶图案作为蚀刻掩模的第一蚀刻工艺，从而连同第二绝缘层图案一起，在所述氧化物沟道层上形成第一绝缘层图案，所述第二绝缘层图案在所述栅极与将要通过随后工艺形成的所述源极和漏极的重叠区域中；
对所述第一光刻胶图案和所述第二光刻胶图案进行第一灰化工艺，以暴露所述第一绝缘层图案，并且在所述第二绝缘层图案上留下第三光刻胶图案；
对所暴露的第一绝缘层图案进行第二蚀刻工艺，以形成所述蚀刻阻止部；以及
对所述第三光刻胶图案进行第二灰化工艺，以暴露所述第二绝缘层图案，从而形成所述台阶覆盖补偿图案，
其中所述蚀刻阻止部和所述台阶覆盖补偿图案具有不同的厚度。
13.根据权利要求12所述的方法，其中所述台阶覆盖补偿图案比所述蚀刻阻止部厚。
14.根据权利要求13所述的方法，其中所述台阶覆盖补偿图案在大约
Figure FDA00001879103300031
的厚度范围内。
CN201210241872.8A 2011-09-02 2012-07-12 具有氧化物薄膜晶体管的平板显示装置及其制造方法 Active CN102983141B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20110089283 2011-09-02
KR10-2011-0089283 2011-09-02
KR10-2012-0049742 2012-05-10
KR1020120049742A KR102029389B1 (ko) 2011-09-02 2012-05-10 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102983141A true CN102983141A (zh) 2013-03-20
CN102983141B CN102983141B (zh) 2015-07-01

Family

ID=47752420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210241872.8A Active CN102983141B (zh) 2011-09-02 2012-07-12 具有氧化物薄膜晶体管的平板显示装置及其制造方法

Country Status (2)

Country Link
US (2) US8921861B2 (zh)
CN (1) CN102983141B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235456A (zh) * 2013-04-23 2013-08-07 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104076596A (zh) * 2014-03-21 2014-10-01 友达光电股份有限公司 灰度式光掩模、薄膜晶体管及主动元件阵列基板
CN110010652A (zh) * 2017-12-27 2019-07-12 乐金显示有限公司 电致发光显示设备及其制造方法
CN113130546A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 具有氧化物半导体图案的显示装置
CN114155811A (zh) * 2020-09-07 2022-03-08 乐金显示有限公司 电致发光显示装置
US12022704B2 (en) 2019-12-31 2024-06-25 Lg Display Co., Ltd. Display apparatus having an oxide semiconductor pattern

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
KR20160080974A (ko) 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102338190B1 (ko) * 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
CN105097845A (zh) 2015-08-24 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102409603B1 (ko) * 2015-08-28 2022-06-20 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치
KR102567547B1 (ko) 2016-03-22 2023-08-17 삼성디스플레이 주식회사 디스플레이 장치
US10564498B2 (en) 2016-07-19 2020-02-18 a.u. Vista Inc. Display systems and related methods involving bus lines with low capacitance cross-over structures
CN107403732B (zh) * 2017-06-21 2019-10-25 武汉华星光电半导体显示技术有限公司 改善氧化物半导体薄膜晶体管阈值电压的方法
US10204800B2 (en) 2017-06-21 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for improving threshold voltage of oxide semiconductor thin film transistor
CN107799466B (zh) * 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
KR20210092861A (ko) 2020-01-16 2021-07-27 삼성디스플레이 주식회사 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702531A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20110012116A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN102104050A (zh) * 2009-12-22 2011-06-22 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783115B2 (ja) * 2005-10-18 2011-09-28 東芝モバイルディスプレイ株式会社 基板装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101286531B1 (ko) * 2007-10-02 2013-07-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702531A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20110012116A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN102104050A (zh) * 2009-12-22 2011-06-22 乐金显示有限公司 薄膜晶体管基板及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235456A (zh) * 2013-04-23 2013-08-07 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
WO2014172970A1 (zh) * 2013-04-23 2014-10-30 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103235456B (zh) * 2013-04-23 2016-07-06 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
US9799688B2 (en) 2013-04-23 2017-10-24 Boe Technology Group Co., Ltd. Array substrate with uniform charge distribution, method for manufacturing the same and display device
CN104076596A (zh) * 2014-03-21 2014-10-01 友达光电股份有限公司 灰度式光掩模、薄膜晶体管及主动元件阵列基板
CN110010652A (zh) * 2017-12-27 2019-07-12 乐金显示有限公司 电致发光显示设备及其制造方法
CN110010652B (zh) * 2017-12-27 2023-06-06 乐金显示有限公司 电致发光显示设备及其制造方法
CN113130546A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 具有氧化物半导体图案的显示装置
US12022704B2 (en) 2019-12-31 2024-06-25 Lg Display Co., Ltd. Display apparatus having an oxide semiconductor pattern
CN114155811A (zh) * 2020-09-07 2022-03-08 乐金显示有限公司 电致发光显示装置
CN114155811B (zh) * 2020-09-07 2024-01-23 乐金显示有限公司 电致发光显示装置

Also Published As

Publication number Publication date
US8921861B2 (en) 2014-12-30
US20150079732A1 (en) 2015-03-19
CN102983141B (zh) 2015-07-01
US9165953B2 (en) 2015-10-20
US20130056724A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
US9324736B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
KR101841770B1 (ko) 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
CN108022948A (zh) 有机发光显示装置及其制造方法
CN102117824B (zh) 有机发光显示设备及其制造方法
CN104795434A (zh) Oled像素单元、透明显示装置及制作方法、显示设备
CN106997893B (zh) 有机发光显示装置及其制造方法
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
US11839110B2 (en) Organic light-emitting display device
WO2015087466A1 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR102029389B1 (ko) 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR20150062692A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20170079632A (ko) 유기전계 발광표시장치 및 그 제조방법
US20220093650A1 (en) Display device
KR20150002280A (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법
KR20080048720A (ko) 평판표시패널 및 그 제조방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant