CN102971794B - 用于动态存储器终止的方法和设备 - Google Patents

用于动态存储器终止的方法和设备 Download PDF

Info

Publication number
CN102971794B
CN102971794B CN201180032081.8A CN201180032081A CN102971794B CN 102971794 B CN102971794 B CN 102971794B CN 201180032081 A CN201180032081 A CN 201180032081A CN 102971794 B CN102971794 B CN 102971794B
Authority
CN
China
Prior art keywords
termination
resistance value
storer
unit
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180032081.8A
Other languages
English (en)
Other versions
CN102971794A (zh
Inventor
J·A·麦考尔
K·S·贝恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102971794A publication Critical patent/CN102971794A/zh
Application granted granted Critical
Publication of CN102971794B publication Critical patent/CN102971794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本发明描述的是用于响应于终止信号电平在对于存储器的存储器输入-输出（I/O）接口的一个或多个有限终止阻抗值设置之间动态切换的方法和设备。该方法包括：为存储器输入-输出（I/O）接口的终止单元设置第一终止阻抗值设置；当存储器未被存取时，将所述第一终止阻抗值设置分配给终止单元；以及响应于终止信号电平从第一终止阻抗值设置切换到第二终止阻抗值设置。

Description

用于动态存储器终止的方法和设备
发明领域
本发明的实施例一般涉及存储器的领域。更具体，本发明的实施例涉及用于响应于终止信号电平在对于存储器的存储器输入-输出（I/O）接口的一个或多个有限终止阻抗值设置之间动态切换的方法和设备。
背景
在计算机系统的典型存储器系统中，存储器控制器帮助计算机系统中存储器模块的存取。存储器模块可包括被称为列（rank）的一个或多个存储器。存储器控制器经由输入-输出（I/O）接口和传输线与存储器模块的列通信。I/O接口存在于存储器控制器端和存储器模块端。存储器控制器经由其I/O接口向列发送很多信号，包括地址信号、控制信号、时钟信号等，以从列访问数据或向列发送数据。
为了列和存储器控制器之间的正确通信，在存储器控制器和/或列的I/O接口上设置终止阻抗。术语正确通信在本文中指的是在存储器模块和存储器控制器之间发送和/或接收预期数据，其中预期数据满足性能规范，例如，时序、电压余量、信号完整性等。终止阻抗的值确定在存储器控制器和列之间通信的信号质量。
通常，在由存储器控制器发起的存储器存取（例如，存储器读）期间，列处I/O接口的终止阻抗被设置成一值，该值用于降低列和存储器控制器之间通信的信号上的噪声。对于双数据率3（DDR3）I/O接口，存储器控制器仅操作上用于正被存取的列的DDR3I/O接口上的终止阻抗设置为单个有限终止值。未被存取的列的DDR3I/O接口的终止阻抗被设置为高阻抗值（通过使终止器件三态化导致的无限阻抗）作为默认终止阻抗值。
使DDR3I/O接口的默认终止阻抗值为高阻抗值的一个原因是节省功耗。规范要求DDR3I/O接口具有中间抽头终止方案，该方案具有连接到电源节点的上拉终止电阻器和连接到接地供电节点的下拉终止电阻器。这一中间抽头终止方案提供从电源节点经由下拉终止电阻器和上拉终止电阻器至接地节点的电路径。当启用中间抽头终止方案时，该电路径是功耗源。
为了在列上没有存储器存取时减少DDR3I/O接口上的功耗，列的终止阻抗保持为默认的高阻抗值。这种高终止阻抗（即，无限阻抗）减少在存储器控制器和其它活动列之间通信的读取信号上的时序和电压余量。随着对较高速的存储器I/O接口的要求不断增加，例如，1600-3200百万次传输/秒（MT/s）的DDR3I/O接口速度与双数据率4（DDR4）I/O接口的800-1600MT/s，默认的高终止阻抗值降低存储器系统的性能。
附图简述
从以下给出的详细描述并从本发明的各实施例的附图，可更全面地理解本发明的实施例，然而它们不应该被理解为将本发明限于特定实施例，而是仅用于解释和理解。
图1是根据本发明的一个实施例的包括存储器控制器和存储器模块的存储器系统，用于向存储器模块内的列动态提供有限终止阻抗设置。
图2A是根据本发明的一个实施例的用于向列动态提供有限终止阻抗设置的存储器控制器。
图2B是根据本发明的一个实施例的用于向存储器列的管芯上终止单元动态提供有限终止阻抗设置的存储器列。
图3是根据本发明的一个实施例的用于向存储器列动态提供有限终止阻抗设置的流程图。
图4是根据本发明的一个实施例的用于实现向存储器列提供动态存储器终止阻抗设置的方法的计算机系统。
详细描述
本发明的实施例涉及用于响应于终止信号电平在对于存储器的存储器输入-输出（I/O）接口的一个或多个有限终止阻抗值设置之间动态切换的方法和设备。
在一个实施例中，存储器控制器从寄存器读取第一有限阻抗值设置并将该值设置分配给未被存取的存储器列之一的终止单元。与当没有存储器存取时将列的高阻抗终止值作为默认值（如双数据率3（DDR3）I/O接口的情形）相反，在本文的实施例中，将第一可编程的有限阻抗值设置分配给未被存取的列的终止单元。在一个实施例中，当终止信号电平置位时，第二终止阻抗值设置被分配给被存取的列。在本文讨论的实施例中，第一和第二终止阻抗值是可编程的。
在一个实施例中，当存储器控制器发起从列之一的存储器存取，其数据被存取的列的终止单元被配置成具有第二终止阻抗值。在这一实施例中，当终止信号电平置位时，被访问的列的终止单元操作上用于将其终止阻抗值设置从第一有限可编程终止阻抗值设置转变为第二终止阻抗值设置。如下所讨论的，终止信号是管芯上的终止信号。
本文的实施例导致与配置成在列的存储器存取期间从高阻抗终止值设置转变为有限阻抗终止值设置的传统架构相比，在列的存储器存取的时序和电压余量方面提高20-30%。因此，本文的实施例导致存储器系统的较高合格率（即，较少的失败部分），因为时序余量改进了不允许动态切换其终止单元的终止阻抗值设置的存储器系统。
术语动态切换在本文中指的是在不导致终止单元转变成高阻抗状态或任意其它中间阻抗状态的情况下在列的终止单元的有限阻抗值设置之间的切换。当终止信号电平从一种逻辑电平改变到另一种逻辑电平时，响应于存储器存取，直接发生从一种终止阻抗值设置至另一种终止阻抗值设置的这种切换。
术语高阻抗在本文中指的是通过关闭终止单元（即，将终止单元设置成三态）导致的无限阻抗，导致终止单元端处的传输线上的信号全反射。在一个实施例中，I/O接口是具有终止单元的双数据率4（DDR4）接口，该终止单元包括上拉电阻器且不包括下拉电阻器。在一个实施例中，I/O接口包括具有下拉电阻器但不具有上拉电阻器的终止单元。
在本发明的一个实施例中，一个或多个列包括同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）、DDR4SDRAM和/或任何其他类型的随机存取存储器设备。在一个实施例中，列驻留在存储器模块中。
为了不混淆本发明的实施例，参考具有也被称为列的一个或多个SDRAM的双列直插存储器模块（DIMM）讨论本文的实施例，其中DIMM经由DDR4I/O接口与存储器模块通信耦合。然而，以上的实施例不是限制实施例。可利用具有不同存储器模块（除DIMM外）、不具有存储器模块的存储器及其它I/O接口（例如，比DDR4I/O接口新的I/O接口）的其它实施例，而不改变本发明的实质。
在以下描述中，讨论了许多细节以提供对本发明的各实施例的更透彻说明。然而，将对本领域技术人员明显的是，没有这些具体细节也可实践本发明的实施例。在其它实例中，以框图形式而非详细地示出了公知的结构和设备以免模糊本发明的实施例。
注意，在实施例的相应附图中，以线表示信号。一些线可能较粗以指示更多的组成信号路径，和/或在一端或多端具有箭头以指示主要的信息流动方向。这些指示不旨在是限制性的。相反，结合一个或多个示例性实施例使用线以便于更容易理解电路和逻辑单元。出于设计需要或偏好指定的任何所表示的信号实际上可包括一个或多个信号，该信号可沿任意方向传播，且可利用任何适当类型的信号方案来实现，例如，差分对、单端等。
图1是根据本发明的一个实施例的包括操作上用于动态设置存储器模块1021-N的可编程有限终止阻抗值的存储器控制器101的存储器系统100。在一个实施例中，存储器控制器101集成在微处理器（CPU）内。在其它实施例中，存储器控制器101是主板上的分离的集成电路（IC），且经由主板路由（未示出）和连接器（未示出）耦合到CPU（未示出）和存储器模块1021-N。
在本发明的一个实施例中，存储器模块1021包括一个或多个存储器、寄存器设备、缓冲器设备等。该一个或多个存储器也被称为列。在一个实施例中，列1031-N是SDRAM。在一个实施例中，列1031-N共享相同的地址、命令和控制总线。在一个实施例中，列1031-N不在存储器模块上。在一个实施例中，存储器控制器101经由包括数据信号105、时钟信号106、地址信号107、管芯上的终止信号109及任意其它信号的信号与存储器模块1021通信，以导致存储器控制器101和存储器模块1021-N之间的通信。
在一个实施例中，列1031-N的每个I/O引脚/焊盘（未示出）具有终止单元1041-N。在一个实施例中，终止单元1041-N实现在列1031-N的管芯内，即ODT单元。在其它实施例中，终止单元1041-N实现在管芯外。
为了不混淆本发明的实施例，未示出每个列的I/O引脚/焊盘。同样，本文实施例讨论的终止单元1041-N是ODT单元以消除存储器存取期间传输线上的信号反射。本领域技术人员可用管芯外的终止单元替换ODT单元，而不改变实施例的实质。
在一个实施例中，当存储器控制器101置位ODT信号109时，被存取的列将其ODT单元设置成具有第二终止阻抗值。在一个实施例中，ODT信号109是控制信号。在一个实施例中，每列有一个ODT引脚，该ODT引脚操作上用于从存储器控制器101接收ODT信号109。在一个实施例中，第二终止阻抗值在模式寄存器中编程，并且响应于ODT信号109被置位而被存取。在一个实施例中，模式寄存器驻留在存储器控制器101中。在另一个实施例中，模式寄存器是存储器模式寄存器（例如，DRAM模式寄存器）并且驻留在每个存储器列中。
在一个实施例中，ODT单元1041包括耦合到I/O引脚的上拉电阻器RT1和下拉电容器。在一个实施例中，根据DDR4I/O接口规范配置/设置电阻器RT1的值。如上所述，与DDR3I/O接口和较早的DDRI/O接口的终止单元相反，本发明的实施例的ODT单元1041-N不具有终止单元内的从电源至接地的电路径。因此，ODT单元1041-N比DDR3I/O接口和较早的DDR I/O接口的终止单元消耗较少的功率，因为当ODT信号109被撤销置位时，存储器控制器101上拉耦合到ODT单元1041-N的传输线上的信号电平。
尽管示出ODT单元1041-N具有一个上拉电阻器，然而任何数量的上拉电阻器可构成该上拉电阻器，其中上拉电阻器操作上用于经由逻辑（未示出）导通或断开，以实现第一和/或第二终止阻抗值。在一个实施例中，第一阻抗值是180欧姆而第二阻抗值是60欧姆。
在一个实施例中，存储器控制器101包括用于动态配置ODT单元1041-N的终止阻抗的逻辑单元108。在一个实施例中，逻辑单元108操作上用于在存储器控制器101未存取来自列的存储器时将ODT单元1041-N的阻抗设置为第一有限终止阻抗值设置。在这一实施例中，ODT信号109的电平被撤销置位。在一个实施例中，逻辑单元动态响应于ODT信号109的置位将ODT单元1041-N中的任一个的阻抗值设置从第一终止阻抗值设置动态切换到第二终止阻抗值设置。
术语置位在本文中指的是从逻辑低电平转变至逻辑高电平。类似地，术语撤销置位在本文中指的是从逻辑高电平转变至逻辑低电平。因此，撤销置位的信号是逻辑低电平信号而置位的信号是逻辑高电平信号。
图2A是根据本发明的一个实施例的用于向存储器模块的列动态提供有限终止阻抗设置的存储器控制器200（与图1的101相同）。在一个实施例中，存储器控制器101包括寄存器201，其具有分别是值1和值2的第一和第二终止阻抗值。在一个实施例中，第一和第二终止阻抗值是可编程的值。在一个实施例中，第一和第二终止阻抗值是在存储器系统引导时设置的预定值。在一个实施例中，寄存器201可经由操作系统编程。在一个实施例中，第一和第二终止阻抗值是有限值。
在参考图2B讨论的一个实施例中，寄存器201是驻留在列1031-N中的DRAM模式寄存器，且操作上用于存储可编程的第一和第二终止阻抗值。在一个实施例中，多个列1031-N中每个列的DRAM模式寄存器可经由操作系统和/或存储器控制器101存取。在一个实施例中，存储器控制器101和/或基本输入-输出系统（BIOS）操作上用于基于系统存储器编程每个列的DRAM模式寄存器。
图2B是根据本发明的一个实施例的包括操作上用于存储ODT单元1041的可编程第一和第二终止阻抗值的DRAM模式寄存器211的存储器列1031的高级逻辑框图210。为了不模糊本发明的实施例，示出单个存储器列1031具有用于单个I/O引脚/焊盘的单个ODT单元1041。然而，根据本发明的实施例，存储器列1031具有用于每个引脚/焊盘的多个ODT单元，且相同的描述适用于所有的存储器列1031-N。在一个实施例中，存储器列1031驻留在存储器模块中。在其它实施例中，存储器列1031不驻留在存储器模块中。在一个实施例中，存储器列1031经由接收器212从存储器控制器101接收ODT信号109。
在一个实施例中，取决于ODT信号109的逻辑电平，耦合到接收器212的终止逻辑单元212（出于简化目的而示为单个框）将第一或第二终止阻抗值分配给ODT单元1041。在一个实施例中，终止逻辑单元212包括参考图2A讨论的第一和第二逻辑单元202和203。在一个实施例中，终止单元212从以下参考图2A讨论的第一和第二逻辑单元202和203接收信号，以将来自DRAM模式寄存器211的第一和第二终止阻抗值提供给ODT单元1041。
在一个实施例中，当ODT信号109被撤销置位时，第一终止阻抗值（值1）——也是ODT单元1041的默认终止阻抗值——被从DRAM模式寄存器211分配给ODT单元1041。在一个实施例中，当ODT信号109被置位时，第二终止阻抗值（值2）被从DRAM模式寄存器211分配给ODT单元1041。在一个实施例中，DRAM模式寄存器211中的终止阻抗值（值1和值2）可经由硬件或软件编程。
返回参考图2A，在一个实施例中，存储器控制器101还包括第一逻辑单元202和第二逻辑单元203。在一个实施例中，第一逻辑单元202操作上用于将来自寄存器201的第一终止阻抗值设置分配给对应于未被存储器控制器101访问的列1031-N的ODT单元1041-N中的任一个。在这一实施例中，ODT信号109的电平被撤销置位。在一个实施例中，第一逻辑单元202操作上用于将存储在DRAM模式寄存器中的第一终止阻抗值设置分配给列的ODT单元。在一个实施例中，第一逻辑单元202操作上用于通过导通或断开ODT单元1041-N的上拉电阻器以将其配置成具有第一终止阻抗值设置来分配第一终止阻抗值设置。
如上所述，当设置未被存储器控制器101访问的列的ODT单元1041-N的第一终止阻抗值时，ODT信号109的电平被撤销置位。在一个实施例中，第二逻辑单元203操作上用于响应于ODT信号109被置位而对被存取的列的ODT单元1041-N将第一终止阻抗值设置动态切换到第二终止阻抗值设置。
在这一实施例中，第二逻辑单元203操作上用于将终止单元1041-N的多个电阻器中与被存储器控制器101存取的列的I/O引脚/焊盘对应的电阻器导通或断开。在一个实施例中，第一和第二逻辑单元经由存储器控制器101的I/O发射器204将第一和第二终止值设置分配给ODT单元1041-N。在一个实施例中，第一和第二逻辑单元操作上用于将来自每个列1031-N的DRAM模式寄存器中存储的值的第一和第二终止值设置分配给每个列的ODT单元1041-N。
图3是根据本发明的一个实施例的用于向列动态提供有限终止阻抗设置的流程图300。参考图1和图2A-B的实施例讨论流程图。
在框301，第一阻抗值被设置在存储器控制器101的寄存器201中或一个或多个列1031-N中。如上所述，第一阻抗值（值1）是与未被存储器控制器101访问的列对应的I/O引脚/焊盘的ODT单元1041-N中任一个的有限阻抗值。在框301，第二阻抗值（值2）也被设置在存储器控制器101的寄存器201中或一个或多个列1031-N中。如上所述，在一个实施例中，寄存器201驻留在各列1031-N中（参见，图2B的DRAM模式寄存器211）。第二阻抗值也是与被存储器控制器101访问的列对应的I/O引脚/焊盘的ODT单元1041-N中任一个的有限阻抗值。在一个实施例中，存储器控制器101操作上用于经由操作系统设置第一和第二阻抗值。
在框302，经由第一逻辑单元202和/或经由图2B的逻辑单元212将第一终止阻抗值设置分配给与未被存储器控制器101访问的列对应的I/O引脚的ODT单元1041-N中的任一个。在一个实施例中，第一终止阻抗值是与未被存储器控制器101访问的列对应的I/O引脚/焊盘的ODT单元1041-N的默认阻抗值。在一个实施例中，将第一终止阻抗值分配给未被访问的ODT单元1041-N。在这一实施例中，ODT信号109的电平被撤销置位。
在框303，第二逻辑单元203和/或图2B的逻辑单元212响应于ODT信号109的置位将第一终止阻抗值设置动态切换到第二终止阻抗值设置。在框303，第二阻抗值设置被分配给与被存储器控制器101访问的列对应的I/O引脚/焊盘的ODT单元1041-N中的任一个。在这一实施例中，ODT信号109的电平置位。
以上实施例允许来自一个或多个存储器模块1021-N的列1031-N的存储器系统的不同列根据哪些列被存取以及ODT信号109的逻辑电平而具有不同的可编程有限终止阻抗值设置。有限阻抗终止值响应于被存取的列以及ODT信号109的电平而从第一有限终止阻抗值设置动态切换到第二有限终止阻抗值设置，反之亦然。
与仅允许在高阻抗（无限阻抗）值设置和有限阻抗值设置之间切换的存储器系统相比，以上实施例导致对于整个存储器系统而言改进的时序和电压余量。改进的时序和电压余量的一个原因是当存储器被存取时和当它们未被存取时由ODT单元的不同有限终止阻抗值设置导致的存储器控制器和列之间的传输线上的信号反射减小。本发明的实施例因此允许具有DDR4I/O接口的存储器系统具有有限可编程终止阻抗作为其默认阻抗值。
本发明的实施例还可经由存储在机器可读存储介质上的可编程计算机可执行指令来实现。例如，图3的方法是可通过计算机编程和执行的。该机器可读存储介质可以包括，但不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡或适于存储电子指令或计算机可执行指令的其它类型的机器可读存储介质。例如，本发明诸实施例可以作为计算机程序来下载，其作为数据信号经由通信链路（例如，调制解调器或网络连接）从远程计算机（例如，服务器）传输到请求计算机（例如，客户机）。
图4示出根据本发明的一个实施例的用于实现本文中公开的方法的系统400。在一个实施例中，系统400包括但不限于：台式计算机、膝上型计算机、上网本、笔记本计算机、个人数字助理（PDA）、服务器、工作站、蜂窝电话、移动计算设备、因特网设备或任何其他类型的计算设备。在另一实施例中，用于实现本文中公开的方法的系统400可以是片上系统式（SOC）系统。
在一个实施例中，处理器410具有用于执行系统400的指令的处理核412。在一个实施例中，处理核412包括但不限于：用于取得指令的预取逻辑、用于解码指令的解码逻辑、用于执行指令的执行逻辑等。在一个实施例中，处理器410具有用于高速缓存系统400的指令和/或数据的高速缓存存储器416。在一个实施例中，高速缓存存储用于执行图3的方法的指令。在本发明的另一实施例中，高速缓存存储器416包括1级、2级和3级高速缓存存储器、或者处理器410内的任何其他配置的高速缓存存储器。
存储器控制器101——也被称为存储器控制中枢（MCH）414——操作上用于执行使得处理器410能访问包括易失性存储器432和/或非易失性存储器434的存储器430并与之进行通信的功能。易失性存储器432包括但不限于：同步动态随机访问存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）、和/或任何其他类型的随机存取存储器设备。非易失性存储器434包括但不限于：闪存、相变存储器（PCM）、只读存储器（ROM）、电可擦除可编程只读存储器（EEPROM）、或任何其他类型的非易失性存储器设备。
存储器430存储将由处理器410执行的信息和指令。在一个实施例中，存储器430还可在处理器410执行指令的同时存储临时变量或其他中间信息。在一个实施例中，芯片组420经由点对点(PtP或P-P)接口417和422与处理器410连接。在一个实施例中，芯片组420使得处理器410能连接至系统400中的其他模块。在本发明的一个实施例中，接口417和422根据诸如快通互连（QPI）等PtP通信协议进行操作。
在一个实施例中，芯片组420经由接口426连接至显示设备440。在一个实施例中，该显示器440包括但不限于：液晶显示器（LCD）、阴极射线管（CRT）显示器、或任何其他形式的视觉显示设备。在本发明的一个实施例中，处理器410和芯片组420被合并成SOC。另外，芯片组420连接至一条或多条总线450和455，这些总线互联各个模块474、460、462、464和466。在一个实施例中，如果总线速度或通信协议中存在失配，则总线450和455可经由总线桥472互联在一起。在一个实施例中，芯片组420经由接口424与非易失性存储器460、大容量存储设备462、键盘/鼠标464以及网络接口466耦合，但不限于此。
在一个实施例中，大容量存储设备464包括但不限于固态驱动器、硬盘驱动器、通用串行闪存驱动器、或任何其他形式的计算机数据存储介质。在一个实施例中，网络接口466是通过使用任何类型的公知网络接口标准来实现的，这些标准包括但不限于：以太网接口、通用串行总线（USB）接口、外围组件互连（PCI）快速接口、无线接口和/或任何其他合适类型的接口。在一个实施例中，无线接口根据IEEE802.11标准及其相关系列、家庭插座AV（HomePlugAV：HPAV)、超宽带（UWB）、蓝牙、WiMax或任何其他形式的无线通信协议来操作，但不限于此。
虽然图4中所示的模块被描绘为系统400内的分开的块，但是这些块中的一些块所执行的功能可被集成在单个半导体电路内，或者可使用两个或更多个分开的集成电路来实现。例如，尽管高速缓存存储器416被描绘为处理器410内的分开的块，但是高速缓存存储器416各自可被集成到处理器核412中。在一个实施例中，系统400可包括一个以上的处理器/处理核。
文本中所用的术语“操作上”意味着设备、模块、系统、逻辑单元、协议等在设备、模块、系统或逻辑单元处于掉电状态下能操作或适于操作其所需功能。
在本说明书中对“实施例”、“一个实施例”、“某些实施例”的引用意味着结合这些实施例所描述的特定特征、结构或特性被包括在至少某些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”、“某些实施例”的多次出现不一定都指代相同的实施例。如果说明书声明“可”、“可能”或“可以”包括组件、特征、结构或特性，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求书提到“一”或“一个”元件，这并不意味着仅有一个该元件。如果说明书或权利要求书提及“附加”元件，这不排除有一个以上的附加元件。
尽管已结合本发明的具体实施例描述了本发明，但是显然，本领域技术人员根据以上描述将会认识到这些实施例的很多替换、修改和变型。例如，当ODT信号109撤销置位而不是置位时，可发生终止阻抗值从第一阻抗值至第二阻抗值的动态切换。在这一实施例中，ODT信号109响应于来自列的存储器存取而被撤销置位。在一个实施例中，耦合到存储器控制器101的存储器是独立DRAM。
本发明的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有这些替换、修改和变型。

Claims (29)

1.一种用于动态存储器终止的方法，包括：
为存储器输入-输出(I/O)接口的终止单元设置第一终止阻抗值设置；
当存储器未被存取时，将所述第一终止阻抗值设置作为默认值设置分配给终止单元；以及
响应于终止信号电平从第一终止阻抗值设置切换到第二终止阻抗值设置，其中第一和第二终止阻抗值是有限值，其中第一阻抗值大于第二阻抗值，且其中第一和第二终止值设置存储在存储器的寄存器中。
2.如权利要求1所述的方法，其特征在于，设置第一终止阻抗值包括经由操作系统将存储器中的寄存器设置成具有第一终止阻抗值。
3.如权利要求1所述的方法，其特征在于，所述第一和第二终止阻抗值是在包括存储器的存储器系统引导时设置的预定值。
4.如权利要求1所述的方法，其特征在于，所述终止信号电平是存储器的管芯上终止(ODT)信号。
5.如权利要求4所述的方法，其特征在于，当管芯上终止(ODT)信号被置位时并且当存储器被存取时，发生从第一终止阻抗值设置值到第二终止阻抗值设置的切换。
6.如权利要求4所述的方法，其特征在于，当管芯上终止(ODT)信号被撤销置位时，发生将第一终止阻抗值设置分配给终止单元。
7.如权利要求1所述的方法，其特征在于，所述终止单元包括操作上导通或断开的多个上拉电阻器，且其中将第一终止阻抗值设置分配给终止单元包括导通或断开所述多个上拉电阻器中的电阻器。
8.如权利要求1所述的方法，其特征在于，所述存储器的输入-输出(I/O)接口是存储器的双数据率4(DDR4)接口。
9.如权利要求1所述的方法，其特征在于，所述存储器驻留在存储器模块中，所述存储器模块是具有一个或多个动态随机存取存储器(DRAM)的双列直插存储器模块(DIMM)。
10.如权利要求1所述的方法，其特征在于，所述存储器是动态随机存取存储器(DRAM)。
11.一种用于动态存储器终止的设备，包括：
接口，操作上用于存取具有寄存器的存储器，所述寄存器具有用于所述存储器的输入-输出(I/O)接口的终止单元的第一终止阻抗值设置；
第一逻辑单元，操作上用于当存储器未被存取时，将所述第一终止阻抗值设置作为默认值设置分配给终止单元；以及
第二逻辑单元，操作上用于响应于终止信号电平从第一终止阻抗值设置切换到第二终止阻抗值设置，其中第一和第二终止阻抗值是有限值，其中第一阻抗值大于第二阻抗值，且其中第一和第二终止值设置存储在存储器的寄存器中。
12.如权利要求11所述的设备，其特征在于，所述存储器的输入-输出(I/O)接口是存储器的双数据率4(DDR4)接口。
13.如权利要求11所述的设备，其特征在于，所述存储器是动态随机存取存储器(DRAM)。
14.如权利要求11所述的设备，其特征在于，所述存储器驻留在存储器模块中，所述存储器模块是具有一个或多个动态随机存取存储器(DRAM)的双列直插存储器模块(DIMM)。
15.如权利要求11所述的设备，其特征在于，所述终止单元包括响应于终止信号电平而操作上导通或断开的多个上拉电阻器。
16.如权利要求11所述的设备，其特征在于，所述第一和第二逻辑单元操作上导通或断开多个上拉电阻器中的电阻器以将终止单元的阻抗分别设置为第一和第二终止阻抗值设置。
17.如权利要求11所述的设备，其特征在于，所述寄存器操作上经由操作系统设置为具有第一和第二终止阻抗值。
18.如权利要求11所述的设备，其特征在于，所述终止信号电平是存储器的管芯上终止(ODT)信号。
19.如权利要求18所述的设备，其特征在于，所述第二逻辑单元操作上用于在管芯上终止(ODT)信号被置位时并且当存储器被存取时从第一终止阻抗值设置切换到第二终止阻抗值设置。
20.如权利要求17所述的设备，其特征在于，所述第一逻辑单元操作上用于在管芯上终止(ODT)信号被撤销置位时将第一终止阻抗值设置分配给终止单元。
21.一种用于动态存储器终止的系统，包括：
具有寄存器的存储器，所述寄存器操作上存储所述存储器的输入-输出(I/O)接口的终止单元的第一终止阻抗值设置，所述存储器包括：
寄存器，操作上用于存储第一和第二终止值设置；以及
耦合到所述存储器的存储器控制器，操作上用于调节所述存储器的输入-输出(I/O)接口的终止阻抗设置，所述存储器控制器包括：
第一逻辑单元，操作上用于当存储器未被存取时，将所述第一终止阻抗值设置作为默认值设置分配给终止单元；以及
第二逻辑单元，操作上用于响应于终止信号电平从第一终止阻抗值设置切换到第二终止阻抗值设置，其中第一和第二终止阻抗值是有限值，其中第一阻抗值大于第二阻抗值。
22.如权利要求21所述的系统，其特征在于，所述存储器的输入-输出(I/O)接口是存储器的双数据率4(DDR4)接口。
23.如权利要求21所述的系统，其特征在于，所述存储器是动态随机存取存储器(DRAM)。
24.如权利要求21所述的系统，其特征在于，所述存储器驻留在存储器模块中，所述存储器模块是具有一个或多个动态随机存取存储器(DRAM)的双列直插存储器模块(DIMM)。
25.如权利要求21所述的系统，其特征在于，所述终止单元包括响应于终止信号电平而操作上导通或断开的多个上拉电阻器。
26.如权利要求21所述的系统，其特征在于，所述第一和第二逻辑单元操作上导通或断开多个上拉电阻器中的电阻器以将终止单元的阻抗分别设置为第一和第二终止阻抗值设置。
27.如权利要求21所述的系统，其特征在于，所述寄存器操作上经由操作系统设置为具有第一和第二终止阻抗值。
28.如权利要求21所述的系统，其特征在于，所述终止信号电平是存储器的管芯上终止(ODT)信号。
29.如权利要求28所述的系统，其特征在于，所述第二逻辑单元操作上用于在管芯上终止(ODT)信号被置位时并且当存储器被存取时从第一终止阻抗值设置切换到第二终止阻抗值设置，且其中所述第一逻辑单元操作上用于在管芯上终止(ODT)信号被撤销置位时将第一终止阻抗值设置分配给终止单元。
CN201180032081.8A 2010-06-28 2011-06-27 用于动态存储器终止的方法和设备 Active CN102971794B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/824,698 US8274308B2 (en) 2010-06-28 2010-06-28 Method and apparatus for dynamic memory termination
US12/824,698 2010-06-28
PCT/US2011/042029 WO2012006025A2 (en) 2010-06-28 2011-06-27 A method and apparatus for dynamic memory termination

Publications (2)

Publication Number Publication Date
CN102971794A CN102971794A (zh) 2013-03-13
CN102971794B true CN102971794B (zh) 2015-06-03

Family

ID=45351946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180032081.8A Active CN102971794B (zh) 2010-06-28 2011-06-27 用于动态存储器终止的方法和设备

Country Status (6)

Country Link
US (1) US8274308B2 (zh)
EP (2) EP2586028B1 (zh)
JP (1) JP5670565B2 (zh)
KR (2) KR20130030277A (zh)
CN (1) CN102971794B (zh)
WO (1) WO2012006025A2 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019573B2 (ja) * 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
KR20120077049A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 다수의 칩을 포함하는 시스템과 패키지, 콘트롤러
KR101858578B1 (ko) * 2011-12-21 2018-05-18 에스케이하이닉스 주식회사 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
US8885435B2 (en) * 2012-09-18 2014-11-11 Silicon Image, Inc. Interfacing between integrated circuits with asymmetric voltage swing
US9747230B2 (en) * 2012-10-15 2017-08-29 Rambus Inc. Memory rank and ODT configuration in a memory system
EP3651154A1 (en) 2012-11-30 2020-05-13 INTEL Corporation Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
US9152257B2 (en) 2012-12-28 2015-10-06 Intel Corporation Low swing voltage mode driver
US9088445B2 (en) * 2013-03-07 2015-07-21 Qualcomm Incorporated Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed
US20140304445A1 (en) * 2013-04-09 2014-10-09 William Michael Gervasi Memory bus loading and conditioning module
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
CN104332176A (zh) * 2014-11-14 2015-02-04 福州瑞芯微电子有限公司 一种省掉内存odt引脚的方法和系统
US10255220B2 (en) 2015-03-30 2019-04-09 Rambus Inc. Dynamic termination scheme for memory communication
US9910482B2 (en) 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US10141935B2 (en) 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
CN105575419B (zh) * 2015-12-17 2018-04-27 上海斐讯数据通信技术有限公司 同步动态随机存储器
KR20170143127A (ko) 2016-06-20 2017-12-29 삼성전자주식회사 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법
US9965222B1 (en) * 2016-10-21 2018-05-08 Advanced Micro Devices, Inc. Software mode register access for platform margining and debug
US10496584B2 (en) * 2017-05-11 2019-12-03 Samsung Electronics Co., Ltd. Memory system for supporting internal DQ termination of data buffer
KR102471160B1 (ko) 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10657009B2 (en) * 2018-01-22 2020-05-19 Dell Products, L.P. System and method to dynamically increase memory channel robustness at high transfer rates
KR20200058084A (ko) * 2018-11-19 2020-05-27 에스케이하이닉스 주식회사 반도체장치
TWI694378B (zh) * 2019-02-13 2020-05-21 慧榮科技股份有限公司 記憶體介面的阻抗組態方法及電腦程式產品
US10897239B1 (en) 2019-09-06 2021-01-19 International Business Machines Corporation Granular variable impedance tuning
JP2021043848A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
KR20230139379A (ko) 2022-03-25 2023-10-05 창신 메모리 테크놀로지즈 아이엔씨 제어 방법, 반도체 메모리 및 전자 기기
KR20230139380A (ko) 2022-03-25 2023-10-05 창신 메모리 테크놀로지즈 아이엔씨 제어 방법, 반도체 메모리 및 전자 기기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300638A (zh) * 2005-12-07 2008-11-05 英特尔公司 极性驱动的动态片内终结

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10001A (en) * 1853-09-06 Straw-cutter
JP3543336B2 (ja) * 1993-07-20 2004-07-14 株式会社ルネサステクノロジ 半導体装置および半導体装置の配線方式
EP1306849B1 (en) * 2001-10-19 2008-02-27 Samsung Electronics Co., Ltd. Devices and methods for controlling active termination resistors in a memory system
US20040032319A1 (en) * 2002-08-17 2004-02-19 Kye-Hyun Kyung Devices and methods for controlling active termination resistors in a memory system
KR20050001167A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 반도체 메모리 소자의 종단장치
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
KR100691583B1 (ko) * 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
US7342411B2 (en) * 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
US20070247185A1 (en) * 2006-03-30 2007-10-25 Hideo Oie Memory system with dynamic termination
US7827275B2 (en) * 2006-06-08 2010-11-02 Samsung Electronics Co., Ltd. Method and system for remotely accessing devices in a network
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
JP5019573B2 (ja) * 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
KR100853468B1 (ko) 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
US7864604B2 (en) * 2007-09-27 2011-01-04 Intel Corporation Multiple address outputs for programming the memory register set differently for different DRAM devices
US7952944B2 (en) * 2008-04-30 2011-05-31 International Business Machines Corporation System for providing on-die termination of a control signal bus
JP5430880B2 (ja) * 2008-06-04 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル メモリモジュール及びその使用方法、並びにメモリシステム
US7710144B2 (en) * 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
JP2010170296A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
KR101606452B1 (ko) * 2009-03-12 2016-03-28 삼성전자주식회사 아더 터미네이션을 구현하는 멀티 칩 패키지 구조의 반도체메모리 장치 및 터미네이션 제어 방법
JP2010282511A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール及びこれを備えるメモリシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300638A (zh) * 2005-12-07 2008-11-05 英特尔公司 极性驱动的动态片内终结

Also Published As

Publication number Publication date
JP2013534014A (ja) 2013-08-29
WO2012006025A3 (en) 2012-03-08
US20110316580A1 (en) 2011-12-29
CN102971794A (zh) 2013-03-13
EP2586028A4 (en) 2016-06-15
EP2586028A2 (en) 2013-05-01
EP3324411B1 (en) 2021-04-28
KR101645552B1 (ko) 2016-08-05
KR20150047635A (ko) 2015-05-04
WO2012006025A2 (en) 2012-01-12
EP3324411A1 (en) 2018-05-23
KR20130030277A (ko) 2013-03-26
EP2586028B1 (en) 2018-01-03
US8274308B2 (en) 2012-09-25
JP5670565B2 (ja) 2015-02-18

Similar Documents

Publication Publication Date Title
CN102971794B (zh) 用于动态存储器终止的方法和设备
US9595963B2 (en) Method and apparatus for dynamic memory termination
JP5113159B2 (ja) 段階的オンダイターミネーションを備えた集積回路
US8041865B2 (en) Bus termination system and method
EP1151387B2 (en) Apparatus and method for topography dependent signaling
KR101570118B1 (ko) 메모리의 동적 전력 관리를 위한 방법 및 시스템
US9460813B2 (en) Memory system
US10164635B2 (en) Low voltage transmitter with variable output swing
US10579280B2 (en) On-die termination control for memory systems
US10171268B2 (en) Asymmetric on-state resistance driver optimized for multi-drop DDR4
US10157659B1 (en) Power reduction technique during read/write bursts
US11750188B2 (en) Output driver with strength matched power gating
EP4396818A1 (en) Output driver with strength matched power gating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant