CN102957914B - 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 - Google Patents
图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 Download PDFInfo
- Publication number
- CN102957914B CN102957914B CN201210380168.0A CN201210380168A CN102957914B CN 102957914 B CN102957914 B CN 102957914B CN 201210380168 A CN201210380168 A CN 201210380168A CN 102957914 B CN102957914 B CN 102957914B
- Authority
- CN
- China
- Prior art keywords
- picture
- decoding
- block
- peripheral information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/177—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a group of pictures [GOP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/103—Selection of coding mode or of prediction mode
- H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/55—Motion estimation with spatial constraints, e.g. at image or region borders
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
提供一种图像解码装置,试图一边解决周围的宏块的依存关系,一边抑制并行处理的开销来提高并行化效率,从而减少电路成本。图像解码装置(100)包括∶第一以及第二解码电路(101,102),具有传送右周围信息或左周围信息的传送部;第一以及第二传送完成检测部(104,105),检测左周围信息或右周围信息是否被传送到第一以及第二解码电路(101,102);在检测出左周围信息或右周围信息已被传送的情况下,第一以及第二解码电路(101,102)的每一个,对位于区域的一端的解码对象宏块进行解码,区域之间的边界线与按照相互相邻的块连续被解码的顺序的解码方向正交。
Description
本申请是申请日为2009年5月21日,申请号为200980000584.X,发明创造名称为图像解码装置、图像解码方法、图像编码装置、以及图像编码方法的申请的分案申请。
技术领域
本发明涉及解码并编码运动图像信息的图像解码装置以及图像编码装置,尤其涉及通过并行处理进行解码并编码的图像解码装置以及图像编码装置。
背景技术
对于对运动图像信息进行压缩编码(以下,简单地称为“编码”)的技术,采用利用了帧间差分的MPEG(MotionPicturesExpertsGroup∶运动图像专家组)编码方式的情况多。对于MPEG编码方式,近些年,除了采用以往的MPEG-2(ISO/IEC13818-2)或MPEG-4(ISO/IEC14496-2)以外,还采用了像H.264/MPEG-4AVC(ISO/IEC14496-10)(以下,简单地称为“H.264”)或VC-1(SMPTE421M)那样的新的编码方式。
在这些编码方式中,将一个画面(图片)划分为由规定像素数组成的块(亮度成分∶16像素×16像素),以该块为单位进行解码处理或编码处理。该块被称为宏块。
图18是示出H.264的相邻宏块的依存关系的图。在以H.264为代表的新的编码方式中,在对宏块进行编码时,利用编码对象的宏块和其周围的宏块的相关性,从而提高压缩效率。因此,为了对任意的某个宏块MB10进行解码或编码,如图18示出,需要参考与宏块MB10相邻的左相邻宏块MB11、左上相邻宏块MB12、上相邻宏块MB13、右上相邻宏块MB14这四个相邻宏块的处理结果,并且,需要预先对相邻宏块MB11至MB14进行解码或编码。
并且,为了高速进行解码处理或编码处理,提出了利用对宏块进行解码的多个解码单元或对宏块进行编码的多个编码单元(以下,简单地称为“宏块处理单元”),从而并行执行解码处理或编码处理的图像解码装置或图像编码装置。在这些图像解码装置或图像编码装置中,对于所述的相邻宏块的依存关系,不是由个别的宏块处理单元来解决,而需要使并行工作的多个宏块处理单元联锁来解决。于是,在以往的技术中提出了解决该依存关系的方法(例如,参照专利文献1)。
图19是示出所述专利文献1所记载的图像解码装置以及图像编码装置的处理顺序的图。在图19中,对宏块MB附上的编号示出图片Pic内的宏块MB的处理顺序,相同编号的宏块MB被进行并行处理。如图19示出,图像解码装置以及图像编码装置,从图片Pic的左上的宏块MB开始处理,在对任意的某个宏块MB进行处理的情况下,对该宏块MB、和位于该宏块MB的下一行且与该宏块MB相隔一列的左边的宏块MB进行并行处理,从而解决所述相邻宏块的依存关系。
也就是说,根据所述的依存关系,为了对宏块MB进行处理(解码或编码),而需要示出位于其处理对象宏块MB的左、左上、上以及右上且与其处理对象宏块MB相邻的相邻宏块MB的处理结果的信息。但是,在对图片Pic的各个行(宏块行)进行并行处理的情况下,若想要对位于各个行的相同列的宏块MB单纯地进行并行处理,则不能得到对各个处理对象宏块MB需要的相邻宏块MB的信息。因此,不能实现这些并行处理。于是,在所述专利文献1的图像解码装置以及图像编码装置中,通过在各个行使处理对象宏块MB位于不同的列,从而并行地处理图片Pic的各个行。
如此,通过针对并行工作的宏块处理单元,设定处理对象宏块的位置(列),从而处理对象宏块MB的各个相邻宏块的处理总是预先完成,因此,能够解决所述的相邻宏块的依存关系,且能实现对图片Pic的各行的并行处理。
专利文献1∶(日本)特开2007-251865号公报
但是,在所述专利文献1所记载的图像解码装置以及图像编码装置中存在的问题是,为了解决所述依存关系,在宏块处理单元相互之间需要频繁通信,因此,解码或编码的开销(overhead)变大,并行化的效率降低。也就是说,每当处理宏块时,宏块处理单元需要将其处理结果传送给其它的宏块处理单元,因此,处理的开销变大,实现性的难度也变高。而且,按每个宏块的行需要宏块处理单元,并且,各个宏块处理单元需要用于蓄积并传送处理结果的存储器。其结果为,图像解码装置以及图像编码装置整体还存在的问题是,由于保持作为处理结果的相邻宏块的信息的存储器的容量变大,因此电路成本变大。
发明内容
于是,鉴于所述的问题,本发明的目的在于提供一种图像解码装置、图像编码装置、图像解码方法以及图像编码方法,试图一边解决以H.264为代表的新的编码方式中存在的关于周围的宏块的信息的依存关系,一边抑制并行处理的开销来提高并行化效率,从而减少电路成本。
为了实现所述目的,本发明涉及的图像解码装置,多个解码部,通过反复将位于解码对象块的周围的已解码的块的信息作为周围信息,并参考该周围信息对所述解码对象块进行解码,从而对所述编码图片内与各个解码部相对应的区域的图像并行进行解码;传送部,按所述多个解码部中包含的每个解码部,将由该解码部参考且由其它的解码部生成的所述周围信息作为传送对象周围信息,从所述其它的解码部传送到该解码部;以及检测部,按每个所述解码部,检测所述传送对象周围信息是否被传送到该解码部,所述传送对象周围信息是在对位于与该解码部相对应的所述区域的一端的解码对象块进行解码时被参考的信息;所述多个解码部的每一个,在所述检测部检测出所述传送对象周围信息被传送到该解码部的情况下,对位于与该解码部相对应的所述区域的一端的解码对象块进行解码;所述区域之间的边界线与按照相互相邻的块连续被解码的顺序的解码方向正交。例如,所述解码方向是水平方向,所述多个解码部中的任一个解码部,对所述编码图片内在水平方向排列的两个区域中的一方的图像进行解码,所述多个解码部中的其它的解码部,对所述两个区域中的其它的图像进行解码。
据此,由于区域之间的边界线与解码方向正交,因此,在对各个区域的图像的并行解码中,不是每当编码图片内的所有的块依次被解码时,特意生成传送对象周围信息而被传送,而是只在包含该边界线的一部分的块被解码时,生成传送对象周围信息而被传送。也就是说,各个解码部,不需要每当对与解码部相对应的区域内的所有的块进行解码时,将通过该块的解码而生成的所有的周围信息作为传送对象周围信息,而只在包含区域内的所述边界线的一部分的块被解码时,将过该解码而生成的周围信息作为传送对象周围信息即可。因此,不像以往的技术那样,由于不频繁传送周围信息,因此能够抑制传送频度。其结果为,即使对宏块的解码需要周围信息的H.264等的编码方式,也能够解决相邻宏块的依存关系,并且抑制并行处理的开销,从而能够提高并行化效率。并且,在以往的技术中,由于按照宏块行的数量需要较多的解码部,且按照该解码部的数量需要存储由该解码部生成的周围信息的存储器,因此需要较多的存储容量。但是,在本发明中,能够抑制解码部的数量,且能够减少用于装置整体的存储容量。其结果为,能够试图电路成本的减少、高性能化以及低成本化。
而且,除了以所述的图像解码装置来实现本发明以外,还可以以图像编码装置、这些装置中的处理工作的方法、用于使这些装置进行处理工作的程序、存储该程序的存储介质来实现本发明。
本发明的图像解码装置以及图像编码装置,在利用与周围的宏块之间的相关性来提高压缩效率的编码方式中,一边以少的信息传送量来解决关于周围的宏块的信息的依存关系,一边高效率地使多个解码部或编码部并行工作,从而能够实现高性能化以及低成本化。
附图说明
图1是本发明的实施例1涉及的运动图像解码装置的结构框图。
图2是本发明的实施例1涉及的图像解码装置的工作的说明图。
图3是本发明的实施例1涉及的相邻宏块和周围信息的说明图。
图4A是示出本发明的实施例1涉及的解码对象宏块为右端解码对象块时的相邻宏块的图。
图4B是示出本发明的实施例1涉及的解码对象宏块为左端解码对象块时的相邻宏块的图。
图5是示出本发明的实施例1涉及的第一解码电路和第二解码电路的处理的时序的一个例子的图。
图6是示出本发明的实施例1涉及的第一解码电路对宏块行进行解码时的工作的流程图。
图7是示出本发明的实施例1涉及的第二解码电路对宏块行进行解码时的工作的流程图。
图8是本发明的实施例1的变形例1涉及的图像解码装置的结构框图。
图9是本发明的实施例1的变形例2涉及的图像解码装置的结构框图。
图10A是本发明的实施例1的变形例2涉及的编码流的结构图。
图10B是本发明的实施例1的变形例2涉及的加工流的结构图。
图10C是本发明的实施例1的变形例2涉及的选择流的结构图。
图11A是示出本发明的实施例1的变形例3涉及的由MBAFF构成编码图片时的宏块的解码顺序的图。
图11B是示出本发明的实施例1的变形例3涉及的由MBAFF构成编码图片时的周围信息的说明图。
图12是本发明的实施例2涉及的运动图像编码装置的结构框图。
图13是本发明的实施例2涉及的图像编码装置的工作的说明图。
图14是示出本发明的实施例2涉及的第一编码电路和第二编码电路的处理的时序的一个例子的图。
图15是示出本发明的实施例2涉及的第一编码电路对宏块行进行编码时的工作的流程图。
图16是示出本发明的实施例2涉及的第二编码电路对宏块行进行编码时的工作的流程图。
图17是本发明的实施例3涉及的实现H.264刻录器的AV处理部的方框图。
图18是示出H.264的相邻宏块的依存关系的图。
图19是示出专利文献1所记载的图像解码装置以及图像编码装置的处理顺序的图。
具体实施方式
以下,参照附图说明本发明的实施例。
(实施例1)
图1是本发明的实施例1涉及的图像解码装置的结构框图。
本实施例的图像解码装置100包括∶划分部130,将以H.264对示出运动图像的数据进行编码而得到的编码流Str划分,从而输出划分编码流Str1、Str2;第一解码电路101,对一方的划分编码流Str1进行解码;第二解码电路102,与该第一解码电路101的解码处理并行,对另一方的划分编码流Str2进行解码;信息传送总线(数据总线)103,用于在第一解码电路101以及第二解码电路102之间传送信息;以及第一传送完成检测部104和第二传送完成检测部105,检测在第一解码电路101以及第二解码电路102之间进行的信息的传送完成。
而且,如图1中的虚线的方框示出,第一解码电路101以及第一传送完成检测部104,可以构成为例如LSI(LargeScaleIntegration∶大规模集成电路)等的一个集成电路,同样,第二解码电路102以及第二传送完成检测部105,也可以构成为例如LSI等的一个集成电路。并且,在本实施例中,第一解码电路101以及第二解码电路102的每一个包括传送部,经由所述信息传送总线103向另一方的解码电路传送后述的左周围信息或左周围信息(传送对象周围信息)。
划分部130,将编码流Str划分,使得划分编码流Str1中包含编码流Str中的各个编码图片的左边的部分(左划分编码图片),划分编码流Str2中包含剩余的右边的部分(右划分编码图片)。而且,划分部130,根据各个编码图片中包含的宏块的宏块(MB)地址,将编码流Str划分。
第一解码电路101,从划分部130获得划分编码流Str1,并进行解码。具体而言,第一解码电路101,依次对划分编码流Str1中包含的左划分编码图片进行解码。此时,第一解码电路101,从左划分编码图片中位于上端的宏块行开始向下方,按每个宏块行对该左划分编码图片进行解码。而且,该宏块行是指,左划分编码图片中由在水平方向排列的多个宏块组成的组。并且,第一解码电路101,在对宏块行进行解码时,从左端的宏块开始向右边依次对宏块进行解码,即,在水平方向依次对宏块进行解码。而且,第一解码电路101,输出通过所述的解码而生成的解码图像数据120。
进而,第一解码电路101,若对位于左划分编码图片的右端的宏块进行了解码,则将通过该解码而生成的左周围信息,经由信息传送总线103传送给第二解码电路102,使得第二解码电路102的解码处理中满足相邻宏块的依存关系。
而且,相邻宏块是指,针对解码对象宏块左边相邻的左相邻宏块、左上相邻的左上相邻宏块、上相邻的上相邻宏块、以及右上边相邻的右上相邻宏块之中的任一个。而且,相邻宏块的依存关系是指,若编码图片中存在相邻宏块,则参考示出相邻宏块的解码结果的周围信息,解码对象宏块被解码(运动矢量预测、画面内预测或解块滤波处理)的关系。而且,所述四个相邻宏块为能够参考的周围信息的最大范围,并不需要参考所有的周围信息。并且,在解码对象宏块被进行画面间预测编码的情况下,周围信息是相邻宏块的解码后的运动矢量以及像素值,在解码对象宏块被进行画面内预测编码的情况下,周围信息是相邻宏块的像素值。并且,在解码对象宏块位于右划分编码图片的左上端的情况下,左周围信息是左划分编码图片中的左相邻宏块的周围信息,在解码对象宏块位于右划分编码图片的上端以外的左端的情况下,左周围信息是左划分编码图片中的左相邻宏块以及左上相邻宏块的周围信息。
第二解码电路102,从划分部130获得划分编码流Str2,并进行解码。具体而言,第二解码电路102,依次对划分编码流Str2中包含的右划分编码图片进行解码。此时,第二解码电路102,从右划分编码图片中位于上端的宏块行开始向下方,按每个宏块行对该右划分编码图片进行解码。而且,该宏块行是指,右划分编码图片中由在水平方向排列的多个宏块组成的组。并且,第二解码电路102,在对宏块行进行解码时,从左端的宏块开始向右边依次对宏块进行解码,即,在水平方向依次对宏块进行解码。而且,第二解码电路102,输出通过所述的解码而生成的解码图像数据121。
进而,第二解码电路102,若对位于右划分编码图片的左端的宏块进行了解码,则将通过该解码而生成的右周围信息,经由信息传送总线103传送给第一解码电路101,使得第一解码电路101的解码处理中满足相邻宏块的依存关系。而且,在解码对象宏块位于左划分编码图片的上端以外的右端的情况下,右周围信息是右划分编码图片中的右上相邻宏块的周围信息。
第一传送完成检测部104,若检测出对第一解码电路101的解码处理需要的右周围信息从第二解码电路102被传送到第一解码电路101,则向第一解码电路101通知此事宜。在第一解码电路101对位于左划分编码图片的右端的宏块(右端解码对象块)进行解码时,若右划分编码图片中存在该右端解码对象块的右上相邻的宏块(右上相邻宏块),则需要该右上相邻宏块的右周围信息。因此,第一传送完成检测部104,若检测出右上相邻宏块的右周围信息已被传送,则向第一解码电路101通知此事宜,从而使右端解码对象块的解码开始。换而言之,第一解码电路101,在对右端解码对象块进行解码的情况下,在从第一传送完成检测部104没有通知时,不进行该解码而等待,在接受该通知后,才开始该解码。
第二传送完成检测部105,若检测出对第二解码电路102的解码处理需要的左周围信息从第一解码电路101被传送到第二解码电路102,则向第二解码电路102通知此事宜。在第二解码电路102对位于右划分编码图片的左端的宏块(左端解码对象块)进行解码时,若左划分编码图片中存在该左端解码对象块的左上相邻的宏块(左上相邻宏块)、以及左相邻的宏块(左相邻宏块),则需要该左上相邻宏块以及左相邻宏块的左周围信息。并且,若左划分编码图片中没有左上相邻宏块、且只存在左相邻宏块,则需要该左相邻宏块的左周围信息。因此,第二传送完成检测部105,若检测出左上相邻宏块以及左相邻宏块的左周围信息已被传送,或检测出只左相邻宏块的左周围信息已被传送,则向第二解码电路102通知此事宜,从而使左端解码对象块的解码开始。换而言之,第二解码电路102,在对左端解码对象块进行解码的情况下,在从第二传送完成检测部105没有通知时,不进行该解码而等待,在接受该通知后,才开始该解码。
在这些图像解码装置100中,若第一解码电路101对宏块进行了解码,则将通过该解码得到的信息作为对其它的宏块的解码需要的周围信息来存储到第一解码电路101包括的存储器。而且,第一解码电路101,在对宏块进行解码的情况下,若编码图片中存在与该宏块相邻的四个相邻宏块(左相邻宏块、左上相邻宏块、上相邻宏块以及右上相邻宏块)之中的任一个,则参考通过该相邻宏块的解码得到的、且存储在存储器的周围信息,对解码对象宏块进行解码。但是,在第一解码电路101不对编码图片中的相邻宏块进行解码,而第二解码电路102对该相邻宏块进行解码的情况下,该相邻宏块的周围信息未被存储在第一解码电路101的存储器。于是,第一解码电路101,将从第二解码电路102传送的相邻宏块的周围信息作为右周围信息来获得,并存储在存储器,在编码图片中存在的所有的相邻宏块的周围信息齐全时,参考包含右周围信息的所有的周围信息,对解码对象宏块进行解码。
同样,若第二解码电路102对宏块进行了解码,则将通过该解码得到的信息作为对其它的宏块的解码需要的周围信息来存储到第二解码电路102包括的存储器。而且,第二解码电路102,在对宏块进行解码的情况下,若编码图片中存在与该宏块相邻的四个相邻宏块之中的任一个,则参考通过该相邻宏块的解码得到的、且存储在存储器的周围信息,对解码对象宏块进行解码。但是,在第二解码电路102不对编码图片中的相邻宏块进行解码,而第一解码电路101对该相邻宏块进行解码的情况下,该相邻宏块的周围信息未被存储在第二解码电路102的存储器。于是,第二解码电路102,将从第一解码电路101传送的相邻宏块的周围信息作为左周围信息来获得,并存储在存储器,在编码图片中存在的所有的相邻宏块的周围信息齐全时,参考包含左周围信息的所有的周围信息,对解码对象宏块进行解码。
如此,在本实施例的图像解码装置100中,在第一解码电路101以及第二解码电路102之间传送左周围信息以及右周围信息,从而能够实现利用了相邻宏块的解码结果的基于H.264的宏块的解码。
图2是本实施例的图像解码装置100的工作的说明图。
划分部130,通过将编码图片Pic划分为左右两部分,从而生成左划分编码图片Pic1以及右划分编码图片Pic2。
在此,编码图片Pic,由在水平方向以及垂直方向排列的多个宏块MB构成。并且,第一解码电路101以及第二解码电路102在对编码图片Pic的宏块行进行解码时,在水平方向依次对多个宏块进行解码。而且,图2中的各个宏块MB内所示的1至2N+2的数字(N为2以上的整数),示出宏块被解码的大概的顺序。因此,划分部130,在与由第一解码电路101以及第二解码电路102的宏块的解码方向正交的方向,将编码图片Pic划分。也就是说,划分部130,将编码图片Pic划分,使得左划分编码图片Pic1和右划分编码图片Pic2的边界线与所述的解码方向正交。
而且,本实施例的划分部130,将编码图片Pic划分,使得左划分编码图片Pic1以及右划分编码图片Pic2的每一个的尺寸相同。其结果为,左划分编码图片Pic1以及右划分编码图片Pic2的每一个的宏块行中包含的宏块的数量均为N个。
第一解码电路101对左划分编码图片Pic1进行解码,第二解码电路102对右划分编码图片Pic2进行解码。
具体而言,首先,第一解码电路101,依次对左划分编码图片Pic1的上端的宏块行的各个宏块MB进行解码,即,依次对从左上端的宏块MB(第1)到右上端的宏块MB(第N)为止的各个宏块MB进行解码。由于第N宏块MB位于左划分编码图片Pic1的右端,因此,第一解码电路101,将对该第N宏块MB进行解码而得到的左周围信息传送给第二解码电路102。
其次,第一解码电路101,依次对左划分编码图片Pic1的从上第2个宏块行的各个宏块MB进行解码,即,依次对从第N+1宏块MB到第2N宏块MB为止的各个宏块MB进行解码。此时,第二解码电路102,依次对右划分编码图片Pic2的上端的宏块行的各个宏块MB进行解码,即,依次对从左上端的宏块MB(第N+1)到右上端的宏块MB(第2N)为止的各个宏块MB进行解码。也就是说,第一解码电路101以及第二解码电路102,并行执行左划分编码图片Pic1的从上第2个宏块行的解码、和右划分编码图片Pic2的上端的宏块行的解码。
在此,第二解码电路102,在对右划分编码图片Pic2的第N+1宏块MB进行解码时,由于该宏块MB是左端解码对象块,因此需要用于对该左端解码对象块MB进行解码的左周围信息。在编码图片Pic中,左划分编码图片Pic1的第N宏块MB相邻于该左端解码对象块MB(第N+1),以作为左相邻宏块。于是,第二解码电路102,为了对所述的第N+1左端解码对象块进行解码,而需要示出该左相邻宏块的解码结果的左周围信息。因此,第二解码电路102,直到接受从第一解码电路101传送了左相邻宏块的左周围信息的通知为止,不对该左端解码对象块进行解码而等待,在接受通知后,才进行解码。
在此,第一解码电路101,在对左划分编码图片Pic1的第2N宏块MB进行解码时,由于该宏块MB是右端解码对象块,因此需要用于对该左端解码对象块MB进行解码的右周围信息。在编码图片Pic中,右划分编码图片Pic2的第N+1宏块MB相邻于与该右端解码对象块MB(第2N),以作为右上相邻宏块。于是,第一解码电路101,为了对所述的第2N右端解码对象块进行解码,而需要示出该右上相邻宏块的解码结果的右周围信息。因此,第一解码电路101,直到接受从第二解码电路102传送了右上相邻宏块的右周围信息的通知为止,不对该右端解码对象块进行解码而等待,在接受通知后,才进行解码。
其次,第一解码电路101,依次对左划分编码图片Pic1的从上第3个宏块行的各个宏块MB进行解码,即,依次对从第2N+1宏块MB到第3N宏块MB为止的各个宏块MB进行解码。此时,第二解码电路102,依次对右划分编码图片Pic2的从上第2个宏块行的各个宏块MB进行解码,即,依次对从第2N+1宏块MB到第3N宏块MB为止的各个宏块MB进行解码。也就是说,第一解码电路101以及第二解码电路102,并行执行左划分编码图片Pic1的从上第3个宏块行的解码、和右划分编码图片Pic2的从上第2个宏块行的解码。
在此,第二解码电路102,在对右划分编码图片Pic2的第2N+1宏块MB进行解码时,由于该宏块MB是左端解码对象块,因此需要用于对该左端解码对象块MB进行解码的左周围信息。在编码图片Pic中,左划分编码图片Pic1的第N宏块MB相邻于与该左端解码对象块MB(第2N+1),以作为左上相邻宏块,并且,左划分编码图片Pic1的第2N宏块MB相邻于与该左端解码对象块MB(第2N+1),以作为左相邻宏块。于是,第二解码电路102,为了对所述的第2N+1左端解码对象块进行解码,而需要示出该左相邻宏块以及左上相邻宏块的解码结果的左周围信息。因此,第二解码电路102,直到接受从第一解码电路101传送了左相邻宏块以及左上相邻宏块的左周围信息的通知为止,不对该左端解码对象块进行解码而等待,在接受通知后,才进行解码。
图3是相邻宏块和周围信息的说明图。
第一解码电路101,例如,对左划分编码图片Pic1的宏块MBa进行解码。此时,第一解码电路101,在存储器存储有∶示出具有该解码对象宏块MBa的宏块行LL3中包含的宏块Bam至Bak的每一个的解码结果的周围信息;以及示出紧在宏块行LL3的上方的宏块行LL2中包含的宏块Ba1至Ban的解码结果的周围信息。也就是说、第一解码电路101,在紧在解码对象宏块的上方的宏块行中包含的从左上相邻宏块到右端为止的各个宏块、和具有解码对象宏块的宏块行中包含的从左端到左相邻宏块为止的各个宏块已经被解码的情况下,在存储器至少存储有这些宏块的解码结果,以作为周围信息。因此,第一解码电路101包括的存储器至少具有用于记忆由第一解码电路101生成的(1个宏块行+1个宏块)的周围信息、和从第二解码电路102接受的1个宏块的周围信息的容量。
而且,第一解码电路101,参考存储在存储器的左相邻宏块Bak、左上相邻宏块Ba1、上相邻宏块Ba2以及右上相邻宏块Ba3的周围信息,对宏块MBa进行解码。也就是说,第一解码电路101,若左划分编码图片Pic1中存在作为相邻宏块的左相邻宏块、左上相邻宏块、上相邻宏块以及右上相邻宏块的每一个,则参考这些相邻宏块的周围信息,对解码对象宏块进行解码。
与所述相同,第二解码电路102,例如,对右划分编码图片Pic2的宏块MBb进行解码。此时,第二解码电路102,在存储器存储有∶示出具有该解码对象宏块MBb的宏块行RL2中包含的宏块Bbm至Bbk的每一个的解码结果的周围信息;以及示出紧在宏块行RL2的上方的宏块行RL1中包含的宏块Bb1至Bbn的解码结果的周围信息。也就是说、第二解码电路102,在紧在解码对象宏块的上方的宏块行中包含的从左上相邻宏块到右端为止的各个宏块、和具有解码对象宏块的宏块行中包含的从左端到左相邻宏块为止的各个宏块已经被解码的情况下,在存储器至少存储有这些宏块的解码结果,以作为周围信息。因此,第二解码电路102包括的存储器至少具有用于记忆由第二解码电路102生成的(1个宏块行+1个宏块)的周围信息、和从第一解码电路101接受的1个宏块的周围信息的容量。
而且,第第二解码电路102,参考存储在存储器的左相邻宏块Bbk、左上相邻宏块Bb1、上相邻宏块Bb2以及右上相邻宏块Bb3的周围信息,对宏块MBb进行解码。也就是说,第二解码电路102,若右划分编码图片Pic2中存在作为相邻宏块的左相邻宏块、左上相邻宏块、上相邻宏块以及右上相邻宏块的每一个,则参考这些相邻宏块的周围信息,对解码对象宏块进行解码。
图4A是示出解码对象宏块为右端解码对象块时的相邻宏块的图。
例如,在左划分编码图片Pic1中解码对象宏块MBa是右端解码对象块的情况下,有时该解码对象宏块MBa的右上相邻宏块MB1存在于右划分编码图片Pic2。在此情况下,该右划分编码图片Pic2中包含的右上相邻宏块MB1的右周围信息,不被存储在第一解码电路101的存储器,而被存储在第二解码电路102的存储器。于是,第一解码电路101,从第二解码电路102获得该右划分编码图片Pic2中包含的右上相邻宏块MB1的右周围信息,参考该右周围信息,对解码对象宏块MBa进行解码。
而且,在解码对象宏块MBa位于左划分编码图片Pic1的右上端的情况下,右上相邻宏块不存在于右划分编码图片Pic2。在此情况下,第一解码电路101,不参考右周围信息,而对解码对象宏块进行解码。
图4B是示出解码对象宏块为左端解码对象块时的相邻宏块的图。
例如,在右划分编码图片Pic2中解码对象宏块MBb是左端解码对象块的情况下,有时该解码对象宏块MBb的左上相邻宏块MB2以及左相邻宏块MB3存在于左划分编码图片Pic1。在此情况下,该左划分编码图片Pic1中包含的左上相邻宏块MB2以及左相邻宏块MB3的每一个的左周围信息,不被存储在第二解码电路102的存储器,而被存储在第一解码电路101的存储器。于是,第二解码电路102,从第二解码电路102获得该左划分编码图片Pic1中包含的左上相邻宏块MB2以及左相邻宏块MB3的每一个的左周围信息,参考这些左周围信息,对解码对象宏块MBb进行解码。
而且,在解码对象宏块MBb位于右划分编码图片Pic2的左上端的情况下,左上相邻宏块不存在于左划分编码图片Pic1。在此情况下,第二解码电路102,不参考左上相邻宏块的左周围信息,而参考左相邻宏块的左周围信息,对解码对象宏块进行解码。
图5是示出第一解码电路101和第二解码电路102的处理的时序的一个例子的图。而且,该图5示出的时序是,为了易懂第一解码电路101以及第二解码电路102的处理工作而示出的一个例子。
首先,第一解码电路101,在时刻t0,开始左划分编码图片Pic1的上端的宏块行L1的解码。在时刻t1,若宏块行L1的解码结束,第一解码电路101,则将示出右端解码对象块的解码结果的左周围信息传送给第二解码电路102。进而,第一解码电路101,开始左划分编码图片Pic1的从上第2个宏块行L2的解码。并且,第二解码电路102,在时刻t2,若获得从第一解码电路101传送来的左周围信息,则参考该左周围信息,开始右划分编码图片Pic2的上端的宏块行R1的解码。
在此,第一解码电路101,若对宏块行L2的从右端第2个宏块进行了解码,由于没有对下次成为解码对象的宏块(右端解码对象块)的解码需要的右周围信息,因此,从时刻t3停止解码处理,从而处于等待状态。另一方面,第二解码电路102,在时刻t4,若宏块行R1的左端解码对象块的解码完成,则将示出其解码结果的右周围信息传送给第一解码电路101。
第一解码电路101,在时刻t5,从第二解码电路102获得右周围信息,若从第一传送完成检测部104接受该右周围信息被传送到第一解码电路101的通知,则解除等待状态,参考该右周围信息,对宏块行L2的右端解码对象块进行解码。一方面,第二解码电路102,在时刻t5,完成宏块行R1的解码,准备开始下一个宏块行R2的解码。但是,第二解码电路102,由于没有对宏块行R2的左端解码对象块的解码需要的左周围信息,因此,从时刻t5停止解码处理,从而处于等待状态。
另一方面,第一解码电路101,在时刻t6,若宏块行L2的右端解码对象块的解码完成,则将示出其解码结果的左周围信息传送给第二解码电路102。进而,第二解码电路102,开始下一个宏块行L3的解码。另一方面,第二解码电路102,在时刻t7,从第一解码电路101获得左周围信息,若从第二传送完成检测部105接受该左周围信息被传送到第二解码电路102的通知,则解除等待状态,参考该左周围信息,开始对宏块行R2的解码,对左端解码对象块进行解码。
在此,第一解码电路101,若对宏块行L3的从右端第2个宏块进行了解码,由于没有对下次成为解码对象的宏块(右端解码对象块)的解码需要的右周围信息,因此,从时刻t8停止解码处理,从而处于等待状态。
图6是示出第一解码电路101对宏块行进行解码时的工作的流程图。
首先,第一解码电路101,判断对解码对象宏块的解码需要的所有的周围信息是否已齐全(步骤S100)。例如,第一解码电路101,在解码对象宏块是右端解码对象宏块的情况下,判断是否从第一传送完成检测部104接受右周围信息已被传送的通知。在此,第一解码电路101,在判断为已齐全的情况下(步骤S100的“是”),参考周围信息,对解码对象宏块进行解码(步骤S102)。另一方面,第一解码电路101,在判断为未齐全的情况下(步骤S100的“否”),由于对解码对象宏块不能进行解码,因此等待。
若步骤S102对解码对象宏块进行了解码,第一解码电路101,则判断该解码后的宏块是否位于宏块行的右端(步骤S104)。在此,第一解码电路101,在判断为位于右端的情况下(步骤S104的“是”),将示出该位于右端的的宏块的解码结果的左周围信息传送给第二解码电路102(步骤S106)。另一方面,第一解码电路101,在判断为不位于右端的情况下(步骤S104的“否”),将位于该解码后的宏块的右相邻的宏块作为下一个解码对象宏块,从而反复执行从步骤S100开始的处理。据此,宏块行被解码,并且,反复进行这些宏块行的解码,从而编码图片Pic的左划分编码图片Pic1被解码。
图7是示第二解码电路102对宏块行进行解码时的工作的流程图。
首先,第二解码电路102,判断对解码对象宏块的解码需要的所有的周围信息是否已齐全(步骤S200)。例如,第二解码电路102,在解码对象宏块是左端解码对象宏块的情况下,判断是否从第二传送完成检测部105接受左周围信息已被传送的通知。在此,第二解码电路102,在判断为已齐全的情况下(步骤S200的“是”),参考周围信息,对解码对象宏块进行解码(步骤S202)。另一方面,第二解码电路102,在判断为未齐全的情况下(步骤S200的“否”),由于对解码对象宏块不能进行解码,因此等待。
若步骤S202对解码对象宏块进行了解码,第二解码电路102,则判断该解码后的宏块是否位于宏块行的左端(步骤S204)。在此,第二解码电路102,在判断为位于左端的情况下(步骤S204的“是”),将示出该位于左端的的宏块的解码结果的右周围信息传送给第一解码电路101(步骤S206)。另一方面,第二解码电路102,在判断为不位于左端的情况下(步骤S204的“否”),进一步,判断该解码后的宏块是否位于宏块行的右端(步骤S208)。另一方面,第一解码电路101,在判断为位于右端的情况下(步骤S208的“是”),结束该宏块行的解码处理,在判断为不位于右端的情况下(步骤S208的“否”),将位于该解码后的宏块的右相邻的宏块作为下一个解码对象宏块,从而反复执行从步骤S200开始的处理。据此,宏块行被解码,并且,反复进行这些宏块行的解码,从而编码图片Pic的右划分编码图片Pic2被解码。
如上所述,在本实施例中,由于区域(左划分编码图片Pic1以及右划分编码图片Pic2)之间的边界线与解码方向正交,因此,在对各个区域的图像的并行解码中,不是每当编码图片Pic内的所有的宏块依次被解码时,特意传送周围信息,而是只在包含该边界线的一部分的宏块被解码时,作为左周围信息或右周围信息的周围信息被传送。因此,不像以往的技术那样,由于不频繁传送周围信息,因此能够抑制传送频度。其结果为,即使对宏块的解码需要周围信息的H.264等的编码方式,也能够解决相邻宏块的依存关系,并且抑制并行处理的开销,从而能够提高并行化效率。并且,在以往的技术中,由于按照宏块行的数量需要较多的解码部,且按照该解码部的数量需要存储由该解码部生成的周围信息的存储器,因此需要较多的存储容量。但是,在本实施例中,能够抑制解码部的数量,且能够减少用于装置整体的存储容量。其结果为,能够试图电路成本的减少、高性能化以及低成本化。
(变形例1)
在此,说明本实施例的变形例1。在本变形例涉及的图像解码装置中,第一解码电路101与第二解码电路102之间的左周围信息以及右周围信息的收受方法,与所述实施例1的图像解码装置100不同。
图8是本涉及的图像解码装置的结构框图。
本变形例涉及的图像解码装置100a包括划分部130、第一解码电路101、第二解码电路102、第一传送完成检测部104、第二传送完成检测部105、第一存储体141以及第二存储体142。
而且,在图8中,对于具有与所述实施例1的图像解码装置100的构成要素相同的功能以及结构的构成要素,附上与所述实施例1的图像解码装置100构成要素相同的符号,省略详细说明。
在本变形例涉及的图像解码装置100a中,第一解码电路101和第二解码电路102,不经由信息传送总线103收发左周围信息以及右周围信息,而访问第一存储体141以及第二存储体142,从而收受左周围信息以及右周围信息。换而言之,通过切换第一存储体141以及第二存储体142,从而第一解码电路101以及第二解码电路102共享左周围信息以及右周围信息。
第一存储体141,具有用于存储由第一解码电路101生成的周围信息的区域,被第一解码电路101以及第二解码电路102访问。
第二存储体142,具有用于存储由第二解码电路102生成的周围信息的区域,被第一解码电路101以及第二解码电路102访问。
第一解码电路101,每当对左划分编码图片Pic1的宏块进行解码后,将通过该解码而生成的周围信息存储到第一存储体141。并且,第一解码电路101,在对宏块进行解码时,若第一存储体141存储有相邻宏块的周围信息,则读出该周围信息,并参考该周围信息,对宏块进行解码。
第二解码电路102,每当对右划分编码图片Pic2的宏块进行解码后,将通过该解码而生成的周围信息存储到第二存储体142。并且,第二解码电路102,在对宏块进行解码时,若第二存储体142存储有相邻宏块的周围信息,则读出该周围信息,并参考该周围信息,对宏块进行解码。
在此,在左划分编码图片Pic1中,解码对象宏块是右端解码对象块、且解码对象宏块不位于左划分编码图片Pic1的上端的情况下,对该右端解码对象块的解码需要的右上相邻宏块的周围信息未被存储在第一存储体141。也就是说,由于该右上相邻宏块位于右划分编码图片Pic2,因此,右上相邻宏块被第二解码电路102解码,在第二存储体142存储有该右上相邻宏块的周围信息。
于是,第一解码电路101,在对不位于左划分编码图片Pic1的上端的右端解码对象块进行解码时,将存储在第二存储体142的右上相邻宏块的周围信息作为右周围信息来获得,参考该右周围信息,对右端解码对象块进行解码。
与所述相同,在右划分编码图片Pic2中,解码对象宏块是左端解码对象块的情况下,对该左端解码对象块的解码需要的左相邻宏块(以及左上相邻宏块)的周围信息未被存储在第二存储体142。也就是说,由于该左相邻宏块(以及左上相邻宏块)位于左划分编码图片Pic1,因此,左相邻宏块(以及左上相邻宏块)被第一解码电路101解码,在第一存储体141存储有左相邻宏块(以及左上相邻宏块)的周围信息。
于是,第二解码电路102,在对右划分编码图片Pic2的左端解码对象块进行解码时,将存储在第一存储体141的左相邻宏块(以及左上相邻宏块)的周围信息作为左周围信息来获得,参考该左周围信息,对左端解码对象块进行解码。
第一传送完成检测部104,判断对右端解码对象块的解码需要的右周围信息是否被传送到第一解码电路101,即,判断右周围信息是否被存储到第二存储体142,在判断为被存储的情况下,向第一解码电路101通知该右周围信息已被传送。
第一传送完成检测部104,判断对左端解码对象块的解码需要的左周围信息是否被传送到第二解码电路102,即,判断左周围信息是否被存储到第一存储体141,在判断为被存储的情况下,向第二解码电路102通知该左周围信息已被传送。
而且,在本变形例中,第一解码电路101以及第二解码电路102,将所有的周围信息存储到第一存储体141以及第二存储体142,但也可以只将右周围信息右周围信息存储到第一存储体141以及第二存储体142。
(变形例2)
在此,说明本实施例的变形例2。在本变形例涉及的图像解码装置中,与变形例1相同,第一解码电路101与第二解码电路102之间的左周围信息以及右周围信息的收受方法,与所述实施例1的图像解码装置100不同。
图9是本变形例涉及的图像解码装置的结构框图。
本变形例涉及的图像解码装置100b包括第一解码电路101、第二解码电路102、第一传送完成检测部104、第二传送完成检测部105以及选择器151。也就是说,本变形例涉及的图像解码装置100b的特点是,不像所述实施例1的图像解码装置100那样不包括划分部130以及信息传送总线103,而利用选择器151使第一解码电路以及第二解码电路分别处理右周围信息或左周围信息所混在一起的流。
而且,在图9中,对于具有与所述实施例1的图像解码装置100的构成要素相同的功能以及结构的构成要素,附上与所述实施例1的图像解码装置100构成要素相同的符号,省略详细说明。
选择器151,获得编码流Str,并输出到第一解码电路101。进而,选择器151,在获得编码流Str的期间,若从第二解码电路102获得右周围信息Inf2,则停止编码流Str的输出,而输出该右周围信息Inf2。而且,选择器151,若该右周围信息Inf2的输出完成,则再次开始编码流Str的输出。如此,选择器151,选择编码流Str或右周围信息Inf2,并输出到第一解码电路101。其结果为,选择器151,将在编码流Str的中途右周围信息Inf2所混在一起的选择流Stra输出到第一解码电路101。
第一传送完成检测部104,若检测出从选择器151向第一解码电路101传送了右周围信息Inf2,则向第一解码电路101通知此事宜。
第一解码电路101,若从选择器151获得选择流Stra,则从该选择流Stra提取属于左划分编码图片Pic1的部分,并且进行解码。此时,第一解码电路101,若从第一传送完成检测部104接受右周围信息Inf2已被传送的通知,则参考该右周围信息Inf2,对左划分编码图片Pic1的右端解码对象块进行解码。
进而,第一解码电路101,从选择流Stra提取属于右划分编码图片Pic2的部分,并向该部分附加通过所述解码而获得的左周围信息。而且,第一解码电路101,将向属于右划分编码图片Pic2的部分附加了左周围信息的集合作为加工流Strb,来输出到第二解码电路102。
第二传送完成检测部105,若检测出从第一解码电路101向第二解码电路102传送了左周围信息,则向第二解码电路102通知此事宜。
第二解码电路102,若从第一解码电路101获得加工流Strb,则对该加工流Strb中包含的属于右划分编码图片Pic2的部分进行解码。此时,第二解码电路102,若从第二传送完成检测部105接受左周围信息已被传送的通知,则参考该左周围信息,对右划分编码图片Pic2的左端解码对象块进行解码。进而,第二解码电路102,将通过该解码而生成的右周围信息Inf2输出到第一解码电路101。
图10A是编码流的结构图。
编码流Str由交替排列的部分流Str1和部分流Str2构成,该部分流Str1相当于左划分编码图片Pic1的宏块行,该部分流Str2相当于右划分编码图片Pic2的宏块行。
图10B是加工流Strb的结构图。
加工流Strb由交替排列的左周围信息Inf1和部分流Str2构成,该部分流Str2相当于右划分编码图片Pic2的宏块行。
图10C是选择流Stra的结构图。
选择流Stra由交替排列的部分流Str1以及部分流Str2、和右周围信息Inf2构成,该部分流Str1以及部分流Str2包含在编码流Str中。
如此,在本变形例中,向包含编码图片Pic的全部或一部分的流附加周围信息,并将其输入到第一解码电路101以及第二解码电路102的每一个。
(变形例3)
在此,说明本实施例中的变形例3。本变形例涉及的图像解码装置100的特点是,与MBAFF(MacroBlockAdaptiveFrameField∶宏块自适应帧/场)相对应。
图11A是示出由MBAFF构成编码图片Pic时的宏块的解码顺序的图。而且,图11A中的各个宏块MB内所示的数字(N为2以上的整数),示出宏块被解码的顺序。
在编码图片Pic由MBAFF构成的情况下,需要按每两个宏块行对编码图片Pic进行解码。也就是说,若对第一宏块MB进行了解码,则需要对下相邻的第二宏块进行解码,其次,对右上相邻的第三宏块进行解码,其次,对下相邻的第四宏块进行解码。
于是,本变形例涉及的图像解码装置100的第一解码电路101以及第二解码电路102的每一个,在左划分编码图片Pic1或右划分编码图片Pic2中,按所述图11A示出的顺序,对宏块进行解码。
图11B是示出由MBAFF构成编码图片Pic时的周围信息的说明图。
第一解码电路101以及第二解码电路102的每一个,例如,对由上下相邻的宏块MBpa、MBpb构成的宏块组MBp1进行解码。此时,第一解码电路101以及第二解码电路102的每一个,参考示出与宏块组MBp1相邻的四个宏块组MBp2至MBp5的解码结果的周围信息。在此,宏块组MBp2由宏块MBpc、MBpd构成,且与宏块组MBp1左相邻。宏块组MBp3由宏块MBpe、MBpf构成,且与宏块组MBp1左上相邻。宏块组MBp4由宏块MBpg、MBph构成,且与宏块组MBp1上相邻。宏块组MBp5由宏块MBpi、MBpj构成,且与宏块组MBp1右上相邻。
也就是说,本变形例涉及的图像解码装置100,在编码图片由MBAFF构成的情况下,通过将上下相邻的两个宏块作为一个宏块来处理,从而能够得到与所述实施例相同的效果。
(实施例2)
本实施例的图像编码装置是一种装置,根据H.264,以宏块为单位对图片进行编码,且具有与实施例1的图像编码装置相同的特点。本实施例的图像编码装置与实施例1的图像编码装置的区别仅在于,对宏块进行编码还是解码,不过,以下,利用图12至16进行详细说明。
图12是本发明的实施例2的图像编码装置的结构框图。
本实施例的图像解编码装置200包括∶划分部230,将运动图像数据Pin划分,从而输出划分运动图像数据Pin1、Pin2;第一编码电路201,对一方的划分运动图像数据Pin1进行编码;第二编码电路202,与该第一编码电路201的编码处理并行,对另一方的划分运动图像数据Pin2进行编码;信息传送总线203,用于在第一编码电路201以及第二编码电路202之间传送信息;以及第一传送完成检测部204和第二传送完成检测部205,检测在第一编码电路201以及第二编码电路202之间进行的信息的传送完成。
而且,如图12中的虚线的方框示出,第一编码电路201以及第一传送完成检测部204,可以构成为例如LSI(LargeScaleIntegration∶大规模集成电路)等的一个集成电路,同样,第二编码电路202以及第二传送完成检测部205,也可以构成为例如LSI等的一个集成电路。并且,在本实施例的第一编码电路201以及第二编码电路202的编码中包含局部解码,该局部解码是指,为了对其它的图像进行编码而对编码后的图像进行解码。并且,在本实施例中,第一编码电路201以及第二编码电路202的每一个包括传送部,经由所述信息传送总线203向另一方的编码电路传送左周围信息或左周围信息(传送对象周围信息)。
划分部230,将运动图像数据Pin划分,使得划分运动图像数据Pin1中包含运动图像数据Pin中的各个图片的左边的部分(左划分图片),划分运动图像数据Pin2中包含剩余的右边的部分(右划分图片)。而且,划分部230,根据各个图片中包含的宏块的宏块(MB)地址,将运动图像数据Pin划分。
第一编码电路201,从划分部230获得划分运动图像数据Pin1,并进行编码。具体而言,第一编码电路201,依次对划分运动图像数据Pin1中包含的左划分图片进行编码。此时,第一编码电路201,从左划分图片中位于上端的宏块行开始向下方,按每个宏块行对该左划分图片进行编码。并且,第一编码电路201,在对宏块行进行编码时,从左端的宏块开始向右边依次对宏块进行编码,即,在水平方向依次对宏块进行编码。而且,第一编码电路201,输出通过所述的编码而生成的划分编码流、或由局部解码图像数据组成的输出数据220。
进而,第一编码电路201,若对位于左划分图片的右端的宏块进行了编码,则将通过该编码而生成的左周围信息,经由信息传送总线203传送给第二编码电路202,使得第二编码电路202的编码处理中满足相邻宏块的依存关系。
而且,相邻宏块是指,针对编码对象宏块左边相邻的左相邻宏块、左上相邻的左上相邻宏块、上相邻的上相邻宏块、以及右上边相邻的右上相邻宏块之中的任一个。而且,相邻宏块的依存关系是指,若图片中存在相邻宏块,则参考示出相邻宏块的编码结果的周围信息,编码对象宏块被编码(运动矢量预测编码、画面内预测或解块滤波处理)的关系。而且,所述四个相邻宏块为能够参考的周围信息的最大范围,并不需要参考所有的周围信息。并且,在编码对象宏块被进行画面间预测编码的情况下,周围信息是相邻宏块的编码以及解码后的像素值,在编码对象宏块被进行画面内预测编码的情况下,周围信息是相邻宏块的编码以及解码后的像素值。并且,在编码对象宏块位于右划分图片的左上端的情况下,左周围信息是左划分图片中的左相邻宏块的周围信息,在编码对象宏块位于右划分图片的上端以外的左端的情况下,左周围信息是左划分图片中的左相邻宏块以及左上相邻宏块的周围信息。
并且,在本实施例中,周围信息,除了包含以H.264等的编码方式规定的信息以外,还可以包含其它的信息。例如,用于控制编码流的已使用位量、或提取了相邻宏块的图案的特征的数据,也可以包含在周围信息中。
第二编码电路202,从划分部230获得划分运动图像数据Pin2,并进行编码。具体而言,第二编码电路202,依次对划分运动图像数据Pin2中包含的右划分图片进行编码。此时,第二编码电路202,从右划分图片中位于上端的宏块行开始向下方,按每个宏块行对该右划分图片进行编码。而且,该宏块行是指,右划分图片中由在水平方向排列的多个宏块组成的组。并且,第二编码电路202,在对宏块行进行编码时,从左端的宏块开始向右边,依次对宏块进行编码,即,在水平方向,依次对宏块进行编码。而且,第二编码电路202,输出通过所述的编码而生成的划分编码流、或由局部解码图像数据组成的输出数据221。
进而,第二编码电路202,若对位于右划分图片的左端的宏块进行了编码,则将通过该编码而生成的右周围信息,经由信息传送总线203传送给第一编码电路201,使得第一编码电路201的编码处理中满足相邻宏块的依存关系。而且,在编码对象宏块位于左划分图片的上端以外的右端的情况下,右周围信息是右划分图片中的右上相邻宏块的周围信息。
第一传送完成检测部204,若检测出对第一编码电路201的编码处理需要的右周围信息从第二编码电路202被传送到第一编码电路201,则向第一编码电路201通知此事宜。在第一编码电路201对位于左划分图片的右端的宏块(右端编码对象块)进行编码时,若右划分图片中存在该右端编码对象块的右上相邻的宏块(右上相邻宏块),则需要该右上相邻宏块的右周围信息。因此,第一传送完成检测部204,若检测出右上相邻宏块的右周围信息被已被传送,则向第一编码电路101通知此事宜,从而使右端编码对象块的编码开始。换而言之,第一编码电路201,在对右端编码对象块进行编码的情况下,在从第一传送完成检测部204没有通知时,不进行该编码而等待,在接受该通知后,才开始该编码。
第二传送完成检测部205,若检测出对第一编码电路202的编码处理需要的左周围信息从第一编码电路201被传送到第二编码电路202,则向第二编码电路202通知此事宜。在第二编码电路202对位于右划分图片的左端的宏块(左端编码对象块)进行编码时,若左划分图片中存在该左端编码对象块的左上相邻的宏块(左上相邻宏块)、以及左相邻的宏块(左相邻宏块),则需要该左上相邻宏块以及左相邻宏块的左周围信息。并且,若左划分图片中没有左上相邻宏块、且只存在左相邻宏块,则需要该左相邻宏块的左周围信息。因此,第二传送完成检测部205,若检测出左上相邻宏块以及左相邻宏块的左周围信息已被传送,或检测出只左相邻宏块的左周围信息已被传送,则向第二编码电路202通知此事宜,从而使左端编码对象块的编码开始。换而言之,第二编码电路202,在对左端编码对象块进行编码的情况下,在从第二传送完成检测部105没有通知时,不进行该编码而等待,在接受该通知后,才开始该编码。
在这些图像编码装置200中,若第一编码电路201对宏块进行了编码,则将通过该编码得到的信息作为对其它的宏块的编码需要的周围信息来存储到第一编码电路201包括的存储器。而且,第一编码电路201,在对宏块进行编码的情况下,若图片中存在与该宏块相邻的四个相邻宏块(左相邻宏块、左上相邻宏块、上相邻宏块以及右上相邻宏块)之中的任一个,则参考通过该相邻宏块的编码而得到的、且存储在存储器的周围信息,对编码对象宏块进行编码。但是,在第一编码电路201不对图片中的相邻宏块进行编码,而第二编码电路202对该相邻宏块进行了编码的情况下,该相邻宏块的周围信息未被存储在第一编码电路201的存储器。于是,第一编码电路201,将从第二编码电路202传送的相邻宏块的周围信息作为右周围信息来获得,并存储在存储器,在图片中存在的所有的相邻宏块的周围信息齐全时,参考包含右周围信息的所有的周围信息,对编码对象宏块进行编码。
同样,若第二编码电路202对宏块进行了编码,则将通过该编码而得到的信息作为对其它的宏块的编码需要的周围信息来存储到第二编码电路202包括的存储器。而且,第二编码电路202,在对宏块进行编码的情况下,若图片中存在与该宏块相邻的四个相邻宏块(左相邻宏块、左上相邻宏块、上相邻宏块以及右上相邻宏块)之中的任一个,则参考通过该相邻宏块的编码而得到的、且存储在存储器的周围信息,对编码对象宏块进行编码。但是,在第二编码电路202不对图片中的相邻宏块进行编码,而第一编码电路201对该相邻宏块进行了编码的情况下,该相邻宏块的周围信息未被存储在第二编码电路202的存储器。于是,第二编码电路202,将从第一编码电路201传送的相邻宏块的周围信息作为左周围信息来获得,并存储在存储器,在图片中存在的所有的相邻宏块的周围信息齐全时,参考包含左周围信息的所有的周围信息,对编码对象宏块进行编码。
如此,在本实施例的图像编码装置200中,在第一编码电路201以及第二编码电路202之间传送左周围信息以及右周围信息,从而能够实现利用了相邻宏块的编码结果的基于H.264的宏块的编码。
图13是本实施例的图像编码装置200的工作的说明图。
划分部230,通过将图片Pic划分为左右两部分,从而生成左划分图片Pic1以及右划码图片Pic2。
在此,图片Pic,由在水平方向以及垂直方向排列的多个宏块MB构成。并且,第一编码电路201以及第二编码电路202在对图片Pic的宏块行进行编码时,在水平方向依次对多个宏块进行编码。而且,图13中的各个宏块MB内所示的1至2N+2的数字(N为2以上的整数),示出宏块被编码的大概的顺序。因此,划分部230,在与由第一编码电路201以及第二编码电路202的宏块的编码方向正交的方向,将图片Pic划分。也就是说,划分部230,将图片Pic划分,使得左划码图片Pic1和右划分图片Pic2的边界线与所述的编码方向正交。
而且,本实施例的划分部230,将图片Pic划分,使得左划分图片Pic1以及右划分图片Pic2的每一个的尺寸相同。其结果为,左划分图片Pic1以及右划分图片Pic2的每一个的宏块行中包含的宏块的数量均为N个。
第一编码电路201对左划分图片Pic1进行编码,第二编码电路202对右划分图片Pic2进行编码。
具体而言,首先,第一编码电路201,依次对左划分图片Pic1的上端的宏块行的各个宏块MB进行编码,即,依次对从左上端的宏块MB(第1)到右上端的宏块MB(第N)为止的各个宏块MB进行编码。由于第N宏块MB位于左划分图片Pic1的右端,因此,第一编码电路201,将对该第N宏块MB进行编码而得到的左周围信息传送给第二编码电路202。
其次,第一编码电路201,依次对左划分图片Pic1的从上第2个宏块行的各个宏块MB进行编码,即,依次对从第N+1宏块MB到第2N宏块MB为止的各个宏块MB进行编码。此时,第二编码电路202,依次对右划分图片Pic2的上端的宏块行的各个宏块MB进行编码,即,依次对从左上端的宏块MB(第N+1)到右上端的宏块MB(第2N)为止的各个宏块MB进行编码。也就是说,第一编码电路201以及第二编码电路202,并行执行左划分图片Pic1的从上第2个宏块行的编码、和右划分图片Pic2的上端的宏块行的编码。
在此,第二编码电路202,在对右划分图片Pic2的第N+1宏块MB进行编码时,由于该宏块MB是左端编码对象块,因此需要用于对该左端编码对象块MB进行编码的左周围信息。在图片Pic中,左划分图片Pic1的第N宏块MB相邻于与该左端编码对象块MB(第N+1),以作为左相邻宏块。于是,第二编码电路202,为了对所述的第N+1左端编码对象块进行编码,而需要示出该左相邻宏块的编码结果的左周围信息。因此,第二编码电路202,直到接受从第一编码电路201传送了左相邻宏块的左周围信息的通知为止,不对该左端编码对象块进行编码而等待,在接受通知后,才进行编码。
在此,第一编码电路201,在对左划分图片Pic1的第2N宏块MB进行编码时,由于该宏块MB是右端编码对象块,因此需要用于对该左端编码对象块MB进行编码的右周围信息。在图片Pic中,右划分图片Pic2的第N+1宏块MB相邻于与该右端编码对象块MB(第2N),以作为右上相邻宏块。于是,第一编码电路201,为了对所述的第2N右端编码对象块进行编码,而需要示出该右上相邻宏块的编码结果的右周围信息。因此,第一编码电路201,直到接受从第二编码电路202传送了右上相邻宏块的右周围信息的通知为止,不对该右端编码对象块进行编码而等待,在接受通知后,才进行编码。
其次,第一编码电路201,依次对左划分图片Pic1的从上第3个宏块行的各个宏块MB进行编码,即,依次对从第2N+1宏块MB到第3N宏块MB为止的各个宏块MB进行编码。此时,第二编码电路202,依次对右划分图片Pic2的从上第2个宏块行的各个宏块MB进行编码,即,依次对从第2N+1宏块MB到第3N宏块MB为止的各个宏块MB进行编码。也就是说,第一编码电路201以及第二编码电路202,并行执行左划分图片Pic1的从上第3个宏块行的编码、和右划分图片Pic2的从上第2个宏块行的编码。
在此,第二编码电路202,在对右划分图片Pic2的第2N+1宏块MB进行编码时,由于该宏块MB是左端编码对象块,因此需要用于对该左端编码对象块MB进行编码的左周围信息。在图片Pic中,左划分图片Pic1的第N宏块MB相邻于与该左端编码对象块MB(第2N+1),以作为左上相邻宏块,并且,左划分图片Pic1的第2N宏块MB相邻于与该左端编码对象块MB(第2N+1),以作为左相邻宏块。于是,第二编码电路202,为了对所述的第2N+1左端编码对象块进行编码,而需要示出该左相邻宏块以及左上相邻宏块的编码结果的左周围信息。因此,第二编码电路202,直到接受从第一编码电路201传送了左相邻宏块以及左上相邻宏块的左周围信息的通知为止,不对该左端编码对象块进行编码而等待,在接受通知后,才进行编码。
图14是示出第一编码电路201和第二编码电路202的处理的时序的一个例子的图。而且,该图14示出的时序是,为了易懂第一编码电路201以及第二编码电路202的处理工作而示出的一个例子。
首先,第一编码电路201,在时刻t0,开始左划分图片Pic1的从上第1个宏块行L1的编码。在时刻t1,若宏块行L1的编码结束,第一编码电路201,则将示出右端编码对象块的编码结果的左周围信息传送给第二编码电路202。进而,第一编码电路201,开始左划分图片Pic1的从上第2个宏块行L2的编码。并且,第二编码电路202,在时刻t2,若获得从第一编码电路201传送来的左周围信息,则参考该左周围信息,开始右划分图片Pic2的上端的宏块行R1的编码。
在此,第一编码电路201,若对宏块行L2的从右端第2个宏块进行了编码,由于没有对下次成为编码对象的宏块(右端编码对象块)的编码需要的右周围信息,因此,从时刻t3停止编码处理,从而处于等待状态。另一方面,第二编码电路202,在时刻t4,若宏块行R1的左端编码对象块的编码完成,则将示出其编码结果的右周围信息传送给第一编码电路201。
第一编码电路201,在时刻t5,从第二编码电路202获得右周围信息,若从第一传送完成检测部204接受该右周围信息被传送到第一编码电路201的通知,则解除等待状态,参考该右周围信息,对宏块行L2的右端编码对象块进行编码。一方面,第二编码电路202,在时刻t5,完成宏块行R1的编码,准备开始下一个宏块行R2的编码。但是,第二编码电路202,由于没有对宏块行R2的左端编码对象块的编码需要的左周围信息,因此,从时刻t5停止编码处理,从而处于等待状态。
另一方面,第一编码电路201,在时刻t6,若宏块行L2的右端编码对象块的编码完成,则将示出其编码结果的左周围信息传送给第二编码电路202。进而,第一编码电路201,开始下一个宏块行L3的编码。另一方面,第二编码电路202,在时刻t7,从第一编码电路201获得左周围信息,若从第二传送完成检测部205接受该左周围信息被传送到第二编码电路202的通知,则解除等待状态,参考该左周围信息,开始对宏块行R2的编码,对左端编码对象块进行编码。
在此,第一编码电路201,若对宏块行L3的从右端第2个宏块进行了编码,由于没有对下次成为编码对象的宏块(右端编码对象块)的编码需要的右周围信息,因此,从时刻t8停止编码处理,从而处于等待状态。
图15是示出第一编码电路201对宏块行进行编码时的工作的流程图。
首先,第一编码电路201,判断对编码对象宏块的编码需要的所有的周围信息是否已齐全(步骤S300)。例如,第一编码电路201,在编码对象宏块是右端编码对象宏块的情况下,判断是否从第一传送完成检测部204接受右周围信息已被传送的通知。在此,第一编码电路201,在判断为已齐全的情况下(步骤S300的“是”),参考周围信息,对编码对象宏块进行编码(步骤S302)。另一方面,第一编码电路201,在判断为未齐全的情况下(步骤S300的“否”),由于对编码对象宏块不能进行编码,因此等待。
若步骤S302对编码对象宏块进行了编码,第一编码电路201,则判断该编码后的宏块是否位于宏块行的右端(步骤S304)。在此,第一编码电路201,在判断为位于右端的情况下(步骤S304的“是”),将示出该位于右端的的宏块的编码结果的左周围信息传送给第二编码电路202(步骤S306)。另一方面,第一编码电路201,在判断为不位于右端的情况下(步骤S304的“否”),将位于该编码后的宏块的右相邻的宏块作为下一个编码对象宏块,从而反复执行从步骤S300开始的处理。据此,宏块行被编码,并且,反复进行这些宏块行的编码,从而图片Pic的左划分图片Pic1被编码。
图16是示出第二编码电路202对宏块行进行编码时的工作的流程图。
首先,第二编码电路202,判断对编码对象宏块的编码需要的所有的周围信息是否已齐全(步骤S400)。例如,第二编码电路202,在编码对象宏块是左端编码对象宏块的情况下,判断是否从第二传送完成检测部205接受左周围信息已被传送的通知。在此,第二编码电路202,在判断为已齐全的情况下(步骤S400的“是”),参考周围信息,对编码对象宏块进行编码(步骤S402)。另一方面,第二编码电路202,在判断为未齐全的情况下(步骤S400的“否”),由于对编码对象宏块不能进行编码,因此等待。
若步骤S402对编码对象宏块进行了编码,第二编码电路202,则判断该编码后的宏块是否位于宏块行的左端(步骤S404)。在此,第二编码电路202,在判断为位于左端的情况下(步骤S404的“是”),将示出该位于左端的的宏块的编码结果的右周围信息传送给第一编码电路201(步骤S406)。另一方面,第二编码电路202,在判断为不位于左端的情况下(步骤S404的“否”),进一步,判断该编码后的宏块是否位于宏块行的右端(步骤S408)。另一方面,第一编码电路201,在判断为位于右端的情况下(步骤S408的“是”),结束该宏块行的编码处理,在判断为不位于右端的情况下(步骤S408的“否”),将位于该编码后的宏块的右相邻的宏块作为下一个编码对象宏块,从而反复执行从步骤S400开始的处理。据此,宏块行被编码,并且,反复进行这些宏块行的编码,从而图片Pic的右划分图片Pic2被编码。
如上所述,在本实施例中,由于区域(左划分图片Pic1以及右划分图片Pic2)之间的边界线与编码方向正交,因此,在对各个区域的图像的并行编码中,不是每当图片Pic内的所有的宏块依次被编码时,特意传送周围信息,而是只在包含该边界线的一部分的宏块被编码时,作为左周围信息或右周围信息的周围信息被传送。因此,不像以往的技术那样,由于不频繁传送周围信息,因此能够抑制传送频度。其结果为,即使对宏块的编码需要周围信息的H.264等的编码方式,也能够解决相邻宏块的依存关系,并且抑制并行处理的开销,从而能够提高并行化效率。并且,在以往的技术中,由于按照宏块行的数量需要较多的编码部,且按照该编码部的数量需要存储由该编码部生成的周围信息的存储器,因此需要较多的存储容量。但是,在本实施例中,能够抑制编码部的数量,且能够减少用于装置整体的存储容量。其结果为,能够试图电路成本的减少、高性能化以及低成本化。
(实施例3)
本实施例是实施例1的图像解码装置和实施例2的图像编码装置的应用例,也是实现H.264刻录器的AV处理部。
图17是AV处理部的方框图。
本实施例的AV处理部300是再生数字压缩后的声音或图像的DVD刻录器或硬盘刻录器等的AV处理部,例如,构成为LSI等的集成电路。该AV处理部300包括∶图像编码解码部301,兼备所述的实施例1的图像解码装置以及实施例2的图像编码装置的功能以及结构;声音编码解码部302;图像输出入部303;图像处理部304;声音输出入部305;声音处理部306;总线307;AV控制部308;存储器输出入部309;流输出入部311。
存储器310,具有存储流数据、编码数据或解码数据等的数据的区域,且与存储器输出入部309连接。
总线307,传送示出声音和图像的流数据Strd或声音图像的解码数据等的数据。流输出入部311,获得流数据Strd,且与总线307连接。
图像编码解码部301,对图像进行编码以及解码,且与总线307连接。
在此,图像编码解码部301包括实施例1的图像解码装置100、100a或100b、和实施例2的图像编码装置200。流数据Strd包含图1示出的编码流Str或图12的输出数据220、221。进而,同样,存储器310和AV处理部300之间的信号包含图1示出的解码图像数据120、121或图12的运动图像数据Pin。解码图像数据120、121或图12的运动图像数据Pin,也可以包含在被输入到图像输出入部303的图像信号VSig中。
图像处理部304,对图像信号VSig进行预处理以及后处理,且与总线307连接。图像输出入部303,将由图像处理部304处理的图像信号VSig输出到外部,或者不由图像处理部304处理而只通过图像处理部304的图像信号VSig输出到外部。或者,图像输出入部303取得来自外部的图像信号VSig。
声音处理部306,对声音信号ASig进行预处理以及后处理,且与总线307连接。声音输出入部305将由声音处理部306处理的声音信号ASig输出到外部,或者不由声音处理部306处理而只通过声音处理部306的声音信号ASig输出到外部。声音输出入部305取得来自外部的声音信号ASig。并且,AV控制部308对AV处理部300整体进行控制。
在编码处理中,首先,图像信号VSig被输入到图像输出入部303,声音信号ASig被输入到声音输出入部305。
在记录处理中,利用输入到图像输出入部303的图像信号VSig,在图像处理部304进行滤波处理或用于编码的特征量提取。而且,将图像信号VSig经由存储器输出入部309存储到存储器310,以作为原图像。其次,再次,经由存储器输出入部309,从存储器310向图像编码解码部301传送原图像数据和参考图像数据。反而,从图像编码解码部301向存储器310传送由图像编码解码部301编码的划分编码流和局部解码图像数据。
另一方面,利用输入到声音输出入部305的声音信号ASig,在声音处理部306进行滤波处理或用于编码的特征量提取。而且,将声音信号ASig经由存储器输出入部309存储到存储器310,以作为原声音数据。次,再次,经由存储器输出入部309从存储器310中提取原声音数据,并且进行编码,再次存储到存储器310,以作为声音流数据。
在编码处理的最后,将图像流、声音流以及其他的流信息作为一个流数据来处理,经由流输出入部311输出流数据Strd。而且,进行写入到光盘(例如DVD)或硬盘(HDD)等的大容量存储装置的处理。
其次,在解码处理中进行以下的工作。首先,从光盘、硬盘或半导体存储器等的大容量存储装置中读出存储在记录处理的数据。据此,声音以及图像的信号,经由流输出入部311被输入,以作为流数据Strd。从该流数据Strd中,图像流被输入到图像编码解码部301、声音流被输入到声音编码解码部302。
由图像编码解码部301解码的图像数据,经由存储器输出入部309暂时存储到存储器310。针对存储在存储器310的数据,在图像处理部304进行噪声除去等的加工处理。并且,有时,存储在存储器310的图像数据,在图像编码解码部301再次被使用,以作为画面间运动补偿预测的参考图片。
并且,由声音编码解码部302解码的声音数据,经由存储器输出入部309暂时存储到存储器310。针对存储在存储器310的数据,在声音处理部306进行音响等的加工处理。
最后,在时间上声音和图像同步的状态下,由图像处理部304加工处理的数据,经由图像输出入部303被输出,以作为图像信号VSig,且被显示在电视画面。由声音处理部306加工处理的数据,经由声音输出入部305被输出,以作为声音信号ASig,且从扬声器等被输出。
而且,在本实施例中,AV处理部300由一个LSI构成,但也可以由多个LSI构成。在此情况下,也可以各个LSI分别包括所述实施例1以及2的第一解码电路101、第二解码电路102、第一编码电路201或第二编码电路202。
以上,对于本发明涉及的图像解码装置以及图像编码装置,利用所述实施例1以及2的变形例进行了说明,但是,本发明不仅限于此。
而且,以下,将第一解码电路以及第二解码电路、和第一编码电路以及第二编码电路总称为第一处理电路以及第二处理电路(或,简单地称为处理电路),将解码以及编码的每一个都总称为编解码处理。并且,在不需要使编码图片和原图像的图片区别的情况下,将该编码图片简单地称为图片。
例如,在所述实施例1以及2和其变形例中,在各个处理电路对宏块并行进行编解码处理时,各个处理电路,以光栅扫描,沿着水平方向,依次对宏块进行了编解码处理,但也可以沿着垂直方向,依次对宏块进行了编解码处理。在此情况下,划分部,对图片进行划分,使得划分的边界线沿着水平方向。据此,例如,因图片被划分而生成的两个划分图片,处于在垂直方向上下排列的状态,上方的划分图片和下方的划分图片被并行进行编解码处理。
并且,划分部也可以,与按照由处理电路进行编解码处理的宏块的顺序的方向相对应,自适应地对划分的方向进行切换,即,自适应地对边界线的方向进行切换。进而,在所述实施例1以及2的变形例中,划分部,划分图片,使得左边的区域的大小和右边的区域的大小相同,但也可以使这些区域的大小不同。例如,划分部,按照图片的内容,使左边的区域的大小和右边的区域的大小不同,使得第一处理电路和第二处理电路对被分配到每一个的区域进行解码的时间相同。并且,划分部也可以,按照图片的内容,替换被分配到第一处理电路和第二处理电路的每一个的区域。例如,划分部,将在第一解码电路对左划分编码图片进行解码、且在第二解码电路对右划分编码图片进行解码的状态切换为在第二解码电路对左划分编码图片进行解码、且在第一解码电路对右划分编码图片进行解码的状态。并且,也可以不使图像解码装置以及图像编码装置的每一个具备划分部,而从图片中提取与各个处理电路本身相对应的区域,并且进行解码。在此情况下,也可以使图像解码装置或图像编码装置具备控制部,该控制部指示各个处理电路提取应该提取的区域。
并且,在所述实施例1以及2和其变形例中,将图片划分为两部分来进行了编解码处理,但也可以,划分为三个以上的部分,对它们并行进行编解码处理。在此情况下,图像解码装置以及图像编码装置包括三个以上的处理电路。
并且,在所述实施例1以及2和其变形例中,根据H.264的编码方式对图片进行了编解码处理,但不仅限于该编码方式,只要是参考相邻宏块的信息进行了编解码处理的编码方式,就可以根据任何编码方式。
并且,在所述实施例1以及2中,信息传送总线被构成为在处理电路间能够双方向传送左周围信息或右周围信息等的信息的一个总线,但也可以由能够单方向传送的多个总线构成。并且,对于用于在处理电路间收受左周围信息或右周围信息的单元,不仅限于这些信息传送总线,而可以是像实施例1的变形例1以及2那样的多个处理电路共享的多个存储体、或向流的全部或一部分附加左周围信息或右周围信息来加工该流的单元等,只要在处理电路间能够收受这些信息,就可以是任何单元或结构。
并且,在所述实施例1以及2中,图像解码装置以及图像编码装置分别具备包含第一处理电路和第一传送完成检测部的一个集成电路(例如,LSI)、以及包含第二处理电路和第二传送完成检测部的一个集成电路(例如,LSI),但也可以分别使处理电路以及传送完成检测部的每一个单芯片化,也可以使装置内包含的所有的构成要素或一部分的构成要素单芯片化,使得包括装置内包含的所有的构成要素或一部分的构成要素。在使全部单芯片化的情况下,例如,图像解码装置以及图像编码装置被实现为综合在单一的LSI内的系统。并且,只对于各个构成要素中的成为编码或解码的对象的数据的单元的结构,也可以不被单芯片化而被另外构成。
并且,在此,集成电路为LSI,但是根据集成度的不同,有时该集成电路被称为集成电路(IntegratedCircuit)、系统LSI、超LSI或特大LSI。并且,对于集成电路化的方法,不仅限于LSI,而可以以专用电路或通用处理器来实现。也可以利用制造LSI后能够编程的FPGA(FieldProgrammableGateArray∶现场可编程门阵列)、或能够重新构成LSI内部的电路单元的连接或设定的可重构处理器。进而,若因半导体技术的进步或导出的其它的技术而出现代替LSI的集成电路化的技术,则当然可以利用其技术对功能框进行集成化。存在应用生物技术等的可能性。
并且,本发明的图像解码装置以及图像编码装置,不仅限于所述实施例1以及2和其变形例。只要不脱离本发明的宗旨,对各个实施例施行本领域的技术人员想到的各种变形的形态、或组合不同的实施例或变形例中的构成要素而构成的形态,也包含在本发明的范围内。
并且,本发明不仅可以实现为装置,也可以实现为∶将由构成该装置的构成要素的处理作为步骤的方法;使计算机执行这些步骤的程序;记录有该程序的、计算机可读的CD-ROM等的记录介质;而且,也可以将这些程序、信息、数据以及信号经由互联网等通信网络分发。
本发明涉及的图像解码装置以及图像编码装置,具有抑制并行处理的开销来提高并行化效率、且能够试图电路成本的减少的效果,例如,能够适用于带有拍摄以及图像再生功能的移动电话、个人电脑或图像录像再生装置等。
符号说明
100图像解码装置
101第一解码电路
102第二解码电路
103信息传送总线
104第一传送完成检测部
105第二传送完成检测部
120、121解码图像数据
130划分部
201第一编码电路
202第二编码电路
203信息传送总线
204第一传送完成检测部
205第二传送完成检测部
230划分部
Claims (4)
1.一种图像解码装置,按每个构成编码图片的块,对该编码图片进行解码,包括:
多个解码部,通过反复将在包含解码对象块的所述编码图片中包含的块的信息、而且是位于所述解码对象块的周围的已解码的块的信息作为周围信息参考,并对所述解码对象块进行解码,从而对所述编码图片内与各个解码部相对应的区域的图像并行地进行解码,
所述区域之间的边界线是沿垂直方向,
所述多个解码部的每一个按照光栅扫描顺序沿着水平方向进行解码,
在对位于与所述解码部对应的区域的水平方向上的右端的解码对象块进行解码的情况下,在由其他解码部生成了位于所述解码对象块的右侧的块的所述周围信息之后,参照所述周围信息对所述解码对象块进行解码,
在对位于与所述解码部对应的区域的水平方向上的左端的解码对象块进行解码的情况下,在由其他解码部生成了位于所述解码对象块的左侧的块的所述周围信息之后,参照所述周围信息对所述解码对象块进行解码。
2.如权利要求1所述的图像解码装置,
所述图像解码装置还包括划分部,划分由所述多个解码部进行解码的流,
所述划分部按照所述流中的每个编码图片,根据所述编码图片中包含的块的地址,将所述编码图片划分为与所述多个解码部分别对应的区域。
3.一种图像编码装置,按每个构成图片的块,对该图片进行编码,包括:
多个编码部,通过反复将在包含编码对象块的所述图片中包含的块的信息、而且是在位于所述编码对象块周围的块的编码中已生成的信息作为周围信息参考,并对所述编码对象块进行编码,从而对所述图片内与各个编码部相对应的区域的图像并行地进行编码,
所述区域之间的边界线是沿垂直方向,
所述多个编码部的每一个按照光栅扫描顺序沿着水平方向进行编码,
在对位于与所述编码部对应的区域的水平方向上的右端的编码对象块进行编码的情况下,在由其他编码部生成了位于所述编码对象块的右侧的块的所述周围信息之后,参照所述周围信息对所述编码对象块进行编码,
在对位于与所述编码部对应的区域的水平方向上的左端的编码对象块进行编码的情况下,在由其他编码部生成了位于所述编码对象块的左侧的块的所述周围信息之后,参照所述周围信息对所述编码对象块进行编码。
4.如权利要求3所述的图像编码装置,
所述图像编码装置还包括划分部,划分由所述多个编码部进行编码的图片,
所述划分部根据所述图片中包含的块的地址,将该图片划分为与所述多个编码部分别对应的区域。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008135133 | 2008-05-23 | ||
JP2008-135133 | 2008-05-23 | ||
CN200980000584XA CN101803388B (zh) | 2008-05-23 | 2009-05-21 | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980000584XA Division CN101803388B (zh) | 2008-05-23 | 2009-05-21 | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102957914A CN102957914A (zh) | 2013-03-06 |
CN102957914B true CN102957914B (zh) | 2016-01-06 |
Family
ID=41339961
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980000584XA Expired - Fee Related CN101803388B (zh) | 2008-05-23 | 2009-05-21 | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 |
CN201210380168.0A Expired - Fee Related CN102957914B (zh) | 2008-05-23 | 2009-05-21 | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980000584XA Expired - Fee Related CN101803388B (zh) | 2008-05-23 | 2009-05-21 | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8897583B2 (zh) |
JP (8) | JP5259625B2 (zh) |
CN (2) | CN101803388B (zh) |
WO (1) | WO2009142021A1 (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275454B2 (ja) | 2009-03-31 | 2013-08-28 | パナソニック株式会社 | 画像復号装置 |
JP5343703B2 (ja) | 2009-05-22 | 2013-11-13 | ソニー株式会社 | 復号処理装置、復号処理方法、およびプログラム |
JP5482414B2 (ja) * | 2010-05-07 | 2014-05-07 | 富士通セミコンダクター株式会社 | 動きベクトル生成回路及び動きベクトル生成方法 |
US8427348B2 (en) * | 2010-05-14 | 2013-04-23 | Arun Kumar Sagar | Parallel processing of sequentially dependent digital data |
US8988531B2 (en) | 2010-07-08 | 2015-03-24 | Texas Instruments Incorporated | Method and apparatus for sub-picture based raster scanning coding order |
WO2012035728A1 (ja) * | 2010-09-16 | 2012-03-22 | パナソニック株式会社 | 画像復号装置、画像符号化装置、それらの方法、プログラム、集積回路およびトランスコード装置 |
GB2486726B (en) * | 2010-12-23 | 2017-11-29 | British Broadcasting Corp | Compression of pictures |
US8560719B2 (en) * | 2011-09-14 | 2013-10-15 | Mobitv, Inc. | Fragment server directed device fragment caching |
CN103348678B (zh) * | 2012-02-07 | 2017-06-27 | 松下知识产权经营株式会社 | 图像处理装置以及图像处理方法 |
US20140056363A1 (en) * | 2012-08-23 | 2014-02-27 | Yedong He | Method and system for deblock filtering coded macroblocks |
GB2520310A (en) * | 2013-11-15 | 2015-05-20 | Sony Corp | A method, server, client and software |
JP6127964B2 (ja) * | 2013-12-26 | 2017-05-17 | ソニー株式会社 | 信号切換装置および信号切換装置の動作制御方法 |
US9788078B2 (en) * | 2014-03-25 | 2017-10-10 | Samsung Electronics Co., Ltd. | Enhanced distortion signaling for MMT assets and ISOBMFF with improved MMT QoS descriptor having multiple QoE operating points |
CN104954796B (zh) * | 2014-03-28 | 2019-06-11 | 联咏科技股份有限公司 | 视频处理装置与其视频处理电路 |
US10277913B2 (en) | 2014-10-22 | 2019-04-30 | Samsung Electronics Co., Ltd. | Application processor for performing real time in-loop filtering, method thereof and system including the same |
WO2016143093A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社日立製作所 | 動画像符号化装置及びそれに用いるIntra予測符号化方法、及び動画像復号化装置 |
CN106470341B (zh) | 2015-08-17 | 2020-10-02 | 恩智浦美国有限公司 | 媒体显示系统 |
US11368681B2 (en) * | 2016-07-18 | 2022-06-21 | Electronics And Telecommunications Research Institute | Image encoding/decoding method and device, and recording medium in which bitstream is stored |
JP6847636B2 (ja) * | 2016-11-18 | 2021-03-24 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療用信号処理装置及び医療用観察システム |
KR102178110B1 (ko) * | 2019-03-22 | 2020-11-12 | 주식회사 엘지유플러스 | 이동 통신 망에서의 영상 전송 방법 |
US11601656B2 (en) * | 2021-06-16 | 2023-03-07 | Western Digital Technologies, Inc. | Video processing in a data storage device |
CN115183017A (zh) * | 2022-07-19 | 2022-10-14 | 方圆阀门集团有限公司 | 一种球阀 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1213928A2 (en) * | 2000-12-07 | 2002-06-12 | NTT DoCoMo, Inc. | Image coding/decoding method, image coding apparatus and image decoding apparatus |
CN1535024A (zh) * | 2003-03-27 | 2004-10-06 | ��ʽ����Ntt����Ħ | 视频编码设备、方法和程序及视频解码设备、方法和程序 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162858A (ja) | 1993-12-10 | 1995-06-23 | Matsushita Electric Ind Co Ltd | 画像信号符号化装置と画像信号復号化装置 |
JPH0846974A (ja) | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 動画像の動き補償符号化装置及び復号化装置 |
JP2894962B2 (ja) * | 1994-12-14 | 1999-05-24 | 沖電気工業株式会社 | 動きベクトル検出装置 |
JPH09294262A (ja) | 1996-04-26 | 1997-11-11 | Hitachi Ltd | 画像符号化装置 |
JPH10327416A (ja) | 1997-05-22 | 1998-12-08 | Toshiba Corp | 動画像符号化装置 |
JP2000295616A (ja) | 1999-04-08 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 画像符号化装置、画像復号装置、画像符号化方法、画像復号方法及びプログラム記録媒体 |
US7379608B2 (en) * | 2003-12-04 | 2008-05-27 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung, E.V. | Arithmetic coding for transforming video and picture data units |
JPWO2006013854A1 (ja) * | 2004-08-05 | 2008-05-01 | 松下電器産業株式会社 | 画像復号化装置および画像符号化装置 |
US8116379B2 (en) * | 2004-10-08 | 2012-02-14 | Stmicroelectronics, Inc. | Method and apparatus for parallel processing of in-loop deblocking filter for H.264 video compression standard |
JP4407472B2 (ja) | 2004-10-29 | 2010-02-03 | ソニー株式会社 | 符号化及び復号装置並びに符号化及び復号方法 |
US8223845B1 (en) * | 2005-03-16 | 2012-07-17 | Apple Inc. | Multithread processing of video frames |
US20060209950A1 (en) * | 2005-03-16 | 2006-09-21 | Broadcom Advanced Compression Group, Llc | Method and system for distributing video encoder processing |
JP4616057B2 (ja) * | 2005-04-13 | 2011-01-19 | パイオニア株式会社 | 画像符号化装置及び画像符号化方法 |
US20060256854A1 (en) * | 2005-05-16 | 2006-11-16 | Hong Jiang | Parallel execution of media encoding using multi-threaded single instruction multiple data processing |
JP4534910B2 (ja) | 2005-08-26 | 2010-09-01 | ソニー株式会社 | 画像処理装置および画像処理方法、記録媒体、並びに、プログラム |
JP5089878B2 (ja) * | 2005-10-28 | 2012-12-05 | パナソニック株式会社 | 画像符号化装置 |
KR100644713B1 (ko) * | 2005-10-31 | 2006-11-10 | 삼성전자주식회사 | 컨텍스트 기반 적응적 이진 산술 코딩 복호기에서 원소구문을 복호화하는 방법 및 이를 위한 복호화 장치 |
TW200737983A (en) * | 2006-01-10 | 2007-10-01 | Brightscale Inc | Method and apparatus for processing sub-blocks of multimedia data in parallel processing systems |
JP4779735B2 (ja) * | 2006-03-16 | 2011-09-28 | パナソニック株式会社 | 復号装置、復号方法、プログラムおよび記録媒体 |
JP2007251865A (ja) | 2006-03-20 | 2007-09-27 | Sony Corp | 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体 |
KR100934674B1 (ko) * | 2006-03-30 | 2009-12-31 | 엘지전자 주식회사 | 비디오 신호를 디코딩/인코딩하기 위한 방법 및 장치 |
JP4182442B2 (ja) * | 2006-04-27 | 2008-11-19 | ソニー株式会社 | 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体 |
US20070274398A1 (en) * | 2006-05-23 | 2007-11-29 | Metta Technology, Inc. | Parallelization of Video Decoding on Single-Instruction, Multiple-Data Processors |
CN101455087B (zh) * | 2006-05-24 | 2011-01-12 | 松下电器产业株式会社 | 图像编码装置、图像编码方法及图像编码用集成电路 |
JP4656003B2 (ja) * | 2006-06-01 | 2011-03-23 | 沖電気工業株式会社 | 画像符号化装置及び画像符号化方法 |
JP4879269B2 (ja) * | 2006-08-15 | 2012-02-22 | 富士通株式会社 | 復号化方法及び装置 |
US9049461B2 (en) * | 2006-08-31 | 2015-06-02 | Ati Technologies Ulc | Method and system for inter-prediction in decoding of video data |
SG140508A1 (en) * | 2006-08-31 | 2008-03-28 | St Microelectronics Asia | Multimode filter for de-blocking and de-ringing |
JP2008072647A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 情報処理装置、デコーダおよび再生装置の動作制御方法 |
US20080123750A1 (en) * | 2006-11-29 | 2008-05-29 | Michael Bronstein | Parallel deblocking filter for H.264 video codec |
WO2008079041A1 (en) * | 2006-12-27 | 2008-07-03 | Intel Corporation | Methods and apparatus to decode and encode video information |
US8265157B2 (en) * | 2007-02-07 | 2012-09-11 | Lsi Corporation | Motion vector refinement for MPEG-2 to H.264 video transcoding |
US20080225948A1 (en) * | 2007-03-13 | 2008-09-18 | National Tsing Hua University | Method of Data Reuse for Motion Estimation |
US8416857B2 (en) * | 2007-03-29 | 2013-04-09 | James Au | Parallel or pipelined macroblock processing |
US20080291999A1 (en) * | 2007-05-24 | 2008-11-27 | Julien Lerouge | Method and apparatus for video frame marking |
US20080298472A1 (en) * | 2007-06-04 | 2008-12-04 | Texas Instruments Incorporated | Throughput Performance When Applying Deblocking Filters On Reconstructed Image Frames |
JP5294688B2 (ja) * | 2007-06-18 | 2013-09-18 | キヤノン株式会社 | 動画像圧縮符号化装置 |
JP5011017B2 (ja) * | 2007-07-30 | 2012-08-29 | 株式会社日立製作所 | 画像復号化装置 |
US8184715B1 (en) * | 2007-08-09 | 2012-05-22 | Elemental Technologies, Inc. | Method for efficiently executing video encoding operations on stream processor architectures |
US8270471B2 (en) * | 2007-11-08 | 2012-09-18 | Mediatek, Inc. | Encoders and scheduling methods for macroblock-based adaptive frame/filed coding |
US8675739B2 (en) * | 2007-12-17 | 2014-03-18 | Samsung Electronics Co., Ltd. | Method and apparatus for video decoding based on a multi-core processor |
JP2009246539A (ja) | 2008-03-28 | 2009-10-22 | Ibex Technology Co Ltd | 符号化装置、符号化方法、符号化プログラム、復号化装置、復号化方法および復号化プログラム |
US8542748B2 (en) * | 2008-03-28 | 2013-09-24 | Sharp Laboratories Of America, Inc. | Methods and systems for parallel video encoding and decoding |
US20090268821A1 (en) * | 2008-04-29 | 2009-10-29 | The Hong Kong University Of Science And Technology | Block parallel and fast motion estimation in video coding |
FR2931280B1 (fr) * | 2008-05-19 | 2011-01-07 | Envivio France | Procede et dispositif de codage ou decodage d'image avec parallelisatioon du traitement sur plusieurs processeurs et coprocesseurs, programme d'ordinateur et moyen de stockage correspondants. |
JP5275454B2 (ja) * | 2009-03-31 | 2013-08-28 | パナソニック株式会社 | 画像復号装置 |
JPWO2011048764A1 (ja) * | 2009-10-19 | 2013-03-07 | パナソニック株式会社 | 復号装置、復号方法、プログラム、及び集積回路 |
EP4152749B1 (en) * | 2011-07-15 | 2024-04-10 | GE Video Compression, LLC | Sample array coding for low-delay |
US9838684B2 (en) * | 2012-04-11 | 2017-12-05 | Qualcomm Incorporated | Wavefront parallel processing for video coding |
JP6415016B2 (ja) * | 2012-11-12 | 2018-10-31 | キヤノン株式会社 | 画像符号化装置、画像符号化方法及びプログラム |
-
2009
- 2009-05-21 WO PCT/JP2009/002248 patent/WO2009142021A1/ja active Application Filing
- 2009-05-21 US US12/669,591 patent/US8897583B2/en not_active Expired - Fee Related
- 2009-05-21 CN CN200980000584XA patent/CN101803388B/zh not_active Expired - Fee Related
- 2009-05-21 JP JP2009546593A patent/JP5259625B2/ja not_active Expired - Fee Related
- 2009-05-21 CN CN201210380168.0A patent/CN102957914B/zh not_active Expired - Fee Related
-
2013
- 2013-04-24 JP JP2013091698A patent/JP5535367B2/ja not_active Expired - Fee Related
- 2013-04-24 JP JP2013091697A patent/JP5525640B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-22 JP JP2014088561A patent/JP5776008B2/ja not_active Expired - Fee Related
- 2014-09-29 US US14/499,903 patent/US9319698B2/en not_active Expired - Fee Related
-
2015
- 2015-03-02 JP JP2015040621A patent/JP5945808B2/ja not_active Expired - Fee Related
-
2016
- 2016-05-11 JP JP2016095613A patent/JP6090728B2/ja not_active Expired - Fee Related
-
2017
- 2017-01-30 JP JP2017014734A patent/JP6281851B2/ja not_active Expired - Fee Related
-
2018
- 2018-01-15 JP JP2018003942A patent/JP2018078645A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1213928A2 (en) * | 2000-12-07 | 2002-06-12 | NTT DoCoMo, Inc. | Image coding/decoding method, image coding apparatus and image decoding apparatus |
CN1535024A (zh) * | 2003-03-27 | 2004-10-06 | ��ʽ����Ntt����Ħ | 视频编码设备、方法和程序及视频解码设备、方法和程序 |
Non-Patent Citations (1)
Title |
---|
A Highly Efficient Parallel Algorithm for H.264 Encoder Based on Macro-Block Region Partition;Shuwei Sun等;《High Performance Computing and Communications》;20070930;577-585 * |
Also Published As
Publication number | Publication date |
---|---|
JP2017099017A (ja) | 2017-06-01 |
US20100195922A1 (en) | 2010-08-05 |
CN102957914A (zh) | 2013-03-06 |
JP2016146674A (ja) | 2016-08-12 |
US9319698B2 (en) | 2016-04-19 |
JP5259625B2 (ja) | 2013-08-07 |
JP5525640B2 (ja) | 2014-06-18 |
JP2014161092A (ja) | 2014-09-04 |
JP5776008B2 (ja) | 2015-09-09 |
JP2018078645A (ja) | 2018-05-17 |
JP2013165515A (ja) | 2013-08-22 |
CN101803388B (zh) | 2012-11-21 |
JP2015128318A (ja) | 2015-07-09 |
JP6281851B2 (ja) | 2018-02-21 |
US20150016507A1 (en) | 2015-01-15 |
JP2013165514A (ja) | 2013-08-22 |
JP5945808B2 (ja) | 2016-07-05 |
CN101803388A (zh) | 2010-08-11 |
JP5535367B2 (ja) | 2014-07-02 |
US8897583B2 (en) | 2014-11-25 |
WO2009142021A1 (ja) | 2009-11-26 |
JP6090728B2 (ja) | 2017-03-08 |
JPWO2009142021A1 (ja) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102957914B (zh) | 图像解码装置、图像解码方法、图像编码装置、以及图像编码方法 | |
TWI580250B (zh) | An image processing apparatus, an image processing method, an image processing program, and a recording medium | |
CN101107861B (zh) | 重叠平滑与环路内解块之分段处理 | |
US7881542B2 (en) | Coding apparatus, decoding apparatus, coding method and decoding method | |
US20120263233A1 (en) | Data processing circuit | |
JP2012502592A (ja) | 並列処理を用いた復号システムおよび方法 | |
US8249182B2 (en) | Decoding circuit, decoding method, encoding circuit, and encoding method | |
CN105245899B (zh) | 图片编码设备、图片解码设备和图片通信系统 | |
US20170311001A1 (en) | Moving image encoding method, moving image decoding method, moving image encoding device, and moving image decoding device | |
TW201215156A (en) | Image decoding device, image encoding device, and method and program thereof | |
US8971401B2 (en) | Image decoding device | |
KR101328931B1 (ko) | 비디오 복호기 및 복호방법 | |
JP2010041235A (ja) | 画像符号化装置及び復号装置 | |
KR101063423B1 (ko) | 디블록 필터링 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20151010 Address after: Osaka Japan Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd. Address before: Osaka Japan Applicant before: Matsushita Electric Industrial Co.,Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160106 Termination date: 20190521 |
|
CF01 | Termination of patent right due to non-payment of annual fee |