JP2010041235A - 画像符号化装置及び復号装置 - Google Patents
画像符号化装置及び復号装置 Download PDFInfo
- Publication number
- JP2010041235A JP2010041235A JP2008199996A JP2008199996A JP2010041235A JP 2010041235 A JP2010041235 A JP 2010041235A JP 2008199996 A JP2008199996 A JP 2008199996A JP 2008199996 A JP2008199996 A JP 2008199996A JP 2010041235 A JP2010041235 A JP 2010041235A
- Authority
- JP
- Japan
- Prior art keywords
- image
- processing
- image encoding
- macroblock
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
【解決手段】画像符号化処理部が4つ設けられている場合、各画像符号化処理部には、1ピクチャのマクロブロックを2次元的に配列した場合のラスタスキャンの方向とは異なる方向に、1ピクチャを4つに分割した、それぞれの領域を割り当てる。それぞれの領域の左端あるいは右端のマクロブロックを処理する場合には、隣の領域を担当する画像符号化処理部が必要なマクロブロックの処理を終えるのを待って、隣接するマクロブロックのデータを使用して、目的のマクロブロックを処理する。
【選択図】図1
Description
図21は、コアとメモリの画面分割と担当領域、図22は動作タイミング、図23はブロック構成を示す。
図21に示されるように、2160画素ラインある画面の縦方向を4分割する。1マクロブロックラインは、16画素ラインからなっており、Memory0は、マクロブロックライン0〜33を、Memory1は、マクロブロックライン34〜67、Memory2は、マクロブロックライン68〜101、Memory3は、マクロブロックライン102〜134を分担して格納する。
このような構成において、各Decoder Core(デコード処理ブロック)は、割り当てられたフレーム処理を担当しており、その処理時間は1フレーム時間の4倍である。要求画像サイズ、フレームレートによってはさらに多くのエンコーダ・デコーダが必要となり、処理遅延は並列度に比例する。エンコーダ・デコーダが利用される分野(放送の分野の放送局と中継現場との間の通信など)によってはこのような大きな遅延は到底許されるものではない。
図24は、Decoder Core担当領域、図25は、動作タイミング、図26は、ブロック構成を示す。
図27は、Decoder CoreとMemoryの画面分割と担当領域、図28は動作タイミング、図29はブロック構成を示す。
図27に示されるように、4つのMemoryは、マクロブロックライン0〜33、マクロブロックライン34〜67、マクロブロックライン68〜101、マクロブロックライン102〜134をそれぞれ担当する。4つのDecoder Coreは、それぞれ4マクロブロックライン飛ばしで各マクロブロックラインの処理を担当する。図27においては、Decoder Core3の担当マクロブロックラインが網掛けされて示されている。
このような構成において、各デコード処理ブロックは、割り当てられたマクロブロックライン処理を担当しており、各メモリにはフレームを4分割したそれぞれの領域を格納しているために、4つのメモリモジュール全てにアクセスする必要がある。そのため、デコード処理ブロックとメモリモジュールの間に4対4の接続が必要となり、メモリバス構成が複雑化・肥大化するといった課題があった。ここでは簡単にするために水平線によって4分割した領域のそれぞれをフレームのメモリへ割り当てたが、この問題はどのような割り当てを行っても発生する。また、この課題は(1)の手法にも存在していた。
・処理遅延の増大を避け、低遅延を必要とする用途においても適用可能とすること
・デコード/エンコード処理ブロックとメモリモジュール間のメモリバス構成の複雑化・肥大化と、回路規模/レイアウト難度を低減すること
を実現する必要がある。
おいて、画像データを分割して格納する複数の格納手段と、画像符号化処理を行う複数の画像符号化手段と、該複数の格納手段と該複数の画像符号化手段を、該画像符号化手段がアクセスする必要のある該格納手段と接続する接続手段と、画像データを2次元配列と見た場合に、ブロック単位の画像符号化の進行する方向とは異なった方向に、画像データを前記画像符号化手段の数だけ分割し、それぞれ分割された画像データを前記複数の画像符号化手段に割り当てて、各画像符号化手段に並列に画像符号化処理を行わせる制御手段とを備える。
・画像をブロックに分割して処理を行う動画像符号化方式に対応している。
・以下の物を有する
(1)1つ以上の可変長符号化部
(2)複数の画像符号化処理部
(3)(2)の出力するローカル復号画像を格納する複数のメモリモジュール
(4)画像符号化処理部とメモリモジュール間に存在するデータセレクト機能。
・各画像符号化処理部はピクチャを垂直線(ピクチャデータを2次元に配列した場合のラスタスキャンの方向あるいはマクロブロックの処理順の方向とは異なる方向)によって分割された領域の符号化処理を担当し、1ピクチャを同時に並列処理する。
隣接マクロブロック情報を格納する手段としては、LSI内の内部メモリとして配置してもよいし、LSIに外付けするメモリの一領域として配置してもよい。また、隣接する画像符号化処理部間に一つずつ、(画像符号化処理部数-1)個配置しても良いし、符号化装置全体の隣接マクロブロック情報を管理するものを一つ配置しても良い。
各画像符号化処理部は、符号化処理中のマクロブロックのピクチャ内位置情報を通知する手段を有するとともに、制御部からの指示によりマクロブロック符号化処理の待機、再開の制御を行う。
・画像をブロックに分割して処理を行う動画像符号化方式に対応している。
・以下の物を有する。
(2)複数の画像復号処理部
(3)(2)の出力する復号画像を格納する複数のメモリモジュール
(4)画像復号処理部とメモリモジュール間に存在するデータセレクト機能
・各画像復号処理部は、ピクチャを垂直線(ピクチャデータを2次元に配列した場合のラスタスキャンの方向あるいはマクロブロックの処理順の方向とは異なる方向)によって分割された領域の復号処理を担当し、1ピクチャを同時に並列処理する。
H.264/VC-1等のマクロブロック処理では、左、左上、上、右上に隣接するマクロブロックの情報が必要なので、これらの隣接マクロブロックの処理が完了してから、マクロブロック処理を開始することが必要である。
図1(a)において、例えば、画像符号化処理部1のマクロブロックライン1の処理について考える。左端マクロブロックの左隣接、左上隣接マクロブロックは画像符号化処理部0の処理範囲であるが、画像符号化処理部0のマクロブロックライン1の処理を完了してからであれば、これらの隣接マクロブロックの処理は完了している。また、右端マクロブロックの右上マクロブロックは画像符号化処理部2の処理範囲であるが、画像符号化処理部2のマクロブロックライン0の左端マクロブロックの処理完了後であれば、この隣接マクロブロック処理は完了している。その他の隣接マクロブロックは自分(画像符号化処理部1)の処理範囲内となり、画像符号化処理部1は処理範囲内を規格に定められたマクロブロック順序で処理しているので、必要な隣接マクロブロックの処理は完了している。したがって、隣接マクロブロックの処理が完了していれば、処理対象のマクロブロックの処理を開始できる。図1(b)に示すように、画像符号化処理部0〜3は、それぞれ、処理が可能になった順に、自分の担当範囲のマクロブロックを処理する。
また、Writeアクセスに関してはH.264におけるデブロッキングフィルタ処理のために自処理の左側の領域への書き込みが必要となる。図3は、デブロッキングフィルタ処理での左側書き込み領域を示す。デブロッキングフィルタ処理では、ブロック境界にフィルタ処理を行うために、処理マクロブロックの隣接画素のRead/Write処理が必要となる。左隣接について注目すると、H.264規格では、デブロッキングフィルタ処理によって左隣接3画素のデータが変化する可能性があるので、左隣接3画素のライト処理が必要となる。
ここで、各画像符号化処理部と各Memoryが担当する処理領域(符号化担当領域と格納領域)は1対1に対応しており、各画像符号化処理部の担当符号化領域が必要とする参照画領域は、対応するMemoryとその前後のMemoryに格納されているものとする(すなわち、最大ベクトル範囲が1Memory格納領域の範囲を超えない)。画像符号化処理部4/Memory4、画像符号化処理部8/Memory8の構成で接続パス数は、従来方法と本実施形態について、それぞれ表のようになっている。
この例では、図7に示すように隣接マクロブロックメモリは2つの画像符号化処理部の間に一つずつ配置されている。画像符号化処理部のMB-line0の右端マクロブロック(図8(b)でaの位置にあるマクロブック)の処理を完了すると、このマクロブロックのうち隣接マクロブロック情報として保存する必要のあるものを隣接マクロブロック情報メモリ0に格納する。この情報は、画像符号化処理部1によるMB-line0の左端マクロブロック(図8(b)でdの位置にあるマクロブック)の処理開始時に参照されるが、MB-line1の左端マクロブロック(図8(b)でeの位置にあるマクロブロック)でも使用されるので、消去されてはならない。マクロブロックdの処理が完了するとこのマクロブロックの情報はマクロブロック情報メモリ0に格納される。このdの情報はマクロブロックbの処理で参照されると、それ以降画像符号化処理部0の処理範囲では使用されないので隣接マクロブロック情報メモリ0から消去してもよい。よって、bのマクロブロック情報によって上書きされる。以下同様であって、図8(b)のcの位置にあるマクロブロックを画像符号化処理部0が処理する場合には、eの位置にあるマクロブロックが必要であって、このマクロブロックは、隣接マクロブロック情報メモリ0に格納されている。また、fの位置にあるマクロブロックを画像符号化処理部1が処理する場合には、b及びcの位置のマクロブロックが必要であって、これは、隣接マクロブロック情報メモリ0に格納されている。図8(a)は、以上の動作をタイミングチャートによって示した図である。
図9はブロック構成、図10は動作タイミング、、図11は中間データバッファとポインタの関係である。図9〜図11は、可変長符号化処理部4個、画像符号化処理部4個の場合の例である。
図14は4Kx2K(3840x2160)のH.264エンコーダに本実施形態を4並列で適用した装置のブロック構成である。
前記中間データバッファ、隣接マクロブロック情報バッファ、メモリ制御部、コア起動制御部は、エンコードの並列処理中、上で説明した役割を果たし、H.264デコード処理に
おける本発明の並列動作を可能とする。
図17は、全体制御部が画像処理部を制御して1ピクチャ処理を行うフローを、図18は各符号化処理部での1ピクチャ処理での処理フローを示す。
図18において、ステップS20において、次に処理するマクロブロックは、担当領域内の左端にあるマクロブロックか否かを判断する。ステップS20の判断がYesの場合には、ステップS21において、もっとも左の領域を担当する画像符号化処理部が処理を行おうとしているか否かを判断する。ステップS21の判断がYesの場合には、ステップS30に進む。ステップS21の判断がNoの場合には、ステップS22において、左隣接、左上隣接マクロブロック情報は、左の画像符号化処理部との間の隣接情報メモリに存在するか否かを判断し、Noの場合には、これらの情報が隣接情報メモリに格納されるまで待つ。ステップS22の判断がYesの場合には、ステップS23において、マクロブロックを処理し、ステップS24において、処理結果を隣接マクロブロック情報として、左の画像符号化処理部との間の隣接情報メモリに格納して、ステップS31に進む。
図19は、本実施形態のエンコーダ/デコーダ構成をLSIに適用した場合のチップ構成
例である。
図20は、4Kx2K(3840x2160)のH.264デコーダを4並列で適用した装置である。可変長復号処理部40−1〜40−4、画像復号処理部41−1〜41−4をそれぞれ4つずつ有し、可変長復号処理部40−1〜40−4は、ピクチャ単位の並列処理、画像復号処理部41−1〜41−4は、ピクチャを本実施形態にしたがって4つの領域に分割したそれぞれの領域を担当し、それぞれの領域のデータが対応した4つのメモリ0〜3に格納されるメモリマップとする。これらの割り当てはエンコーダの実施形態と同様である。それぞれの可変長復号処理部40−1〜40−4は、H.264規格にしたがった可変長復号処理(CAVLC or CABACなど)を実施し、画像復号処理部41−1〜41−4は、H.264の画像復号処理に必要な処理(インター予測、イントラ予測、逆直交変換、逆量子化、デブロッキングフィルタ処理など)を行う。また、可変長復号処理部40−1〜40−4と画像復号処理部41−1〜41−4の間には中間データを格納する中間データバッファ42、各画像復号処理部41−1〜41−4の間には隣接マクロブロック情報を受け渡すための隣接マクロブロック情報バッファ43−1〜43−3、画像復号処理部41−1〜41−4とメモリ0〜3の間には、メモリアクセスを振り分ける機能を有したメモリ制御部44、各画像復号処理部41−1〜1−4からの処理マクロブロック位置情報を受け取り、各コアの起動制御を行う画像復号処理部起動制御部45を有する。デコーダ処理における画像復号処理部の並列動作の方法は、エンコード処理における画像符号化処理部の並列動作と同様であるので説明を省略する。
(付記1)
画像データをブロック単位で符号化する画像符号化装置において、
前記画像データを分割して格納する複数の格納手段と、
画像符号化処理を行う複数の画像符号化手段と、
該複数の格納手段と該複数の画像符号化手段とを接続する接続手段と、
前記画像データを2次元配列と見た場合に、ブロック単位の画像符号化の進行する方向
とは異なった方向に、前記画像データを前記画像符号化手段の数だけ分割し、それぞれ分割された前記画像データを前記複数の画像符号化手段に割り当てて、各画像符号化手段に並列に画像符号化処理を行わせる制御手段と、
を備えることを特徴とする画像符号化装置。
(付記2)
処理対象の画像データの単位ブロックの隣接単位ブロックの情報を格納する隣接単位ブロック情報格納手段を更に備え、
前記画像符号化手段は、該処理対象の単位ブロックの処理を、処理に必要な隣接単位ブロックの情報が揃ってから開始することを特徴とする付記1に記載の画像符号化装置。
(付記3)
前記画像符号化手段の処理結果である中間データを格納する、該中間データを画像データ内の領域毎の格納位置を示すポインタを有するバッファ手段を更に備えることを特徴とする付記1に記載の画像符号化装置。
(付記4)
前記複数の画像符号化手段が物理的に複数のモジュールに分かれて配置され、
該モジュール間で画像データの処理に必要な情報を通信するためのインターフェース手段を更に備えることを特徴とする付記1に記載の画像符号化装置。
(付記5)
前記画像符号化手段は、符号化処理中の単位ブロックの画像データ内での位置情報を取得し、該位置情報によって該処理対象の単位ブロックの符号化処理の待機、再開を行うことを特徴とする付記1に記載の画像符号化装置。
(付記6)
前記画像符号化処理の進行する方向は、ラスタスキャンの方向であることを特徴とする付記1に記載の画像符号化装置。
(付記7)
前記隣接単位ブロック情報格納手段は、前記2つの画像符号化手段の組に対し1つずつ設けられることを特徴とする付記2に記載の画像符号化装置。
(付記8)
画像データを復号する画像復号装置において、
可変長符号化された画像データを可変長復号する可変長復号手段と、
前記可変長復号された前記画像データにブロック単位で画像復号処理を施す複数の画像復号手段と、
前記画像復号処理された前記画像データを分割して格納する複数の格納手段と、
該複数の格納手段と該複数の画像復号手段とを接続する接続手段と、
画像データを2次元配列と見た場合に、ブロック単位で行う画像復号処理の進行する方向とは異なった方向に、前記画像データを前記画像復号手段の数だけ分割し、それぞれ分割された画像データを前記複数の画像復号手段に割り当てて、各画像復号手段に並列に画像復号処理を行わせる制御手段と、
を備えることを特徴とする画像復号装置。
(付記9)
処理対象の画像データの単位ブロックの隣接単位ブロックの情報を格納する隣接単位ブロック情報格納手段を更に備え、
前記画像復号手段は、該処理対象の単位ブロックの処理を、処理に必要な隣接単位ブロックの情報が揃ってから開始することを特徴とする付記8に記載の画像復号装置。
(付記10)
前記可変長復号手段の出力する中間データを格納する、該中間データの画像データ内の領域毎の格納位置を示すポインタを記録するバッファ手段を更に備えることを特徴とする付記8に記載の画像復号装置。
(付記11)
前記複数の画像復号手段が物理的に複数のモジュールに分かれて配置さえれ、
該モジュール間で、画像データの処理に必要な情報を通信するためのインターフェース手段を更に備えることを特徴とする付記8に記載の画像復号装置。
(付記12)
前記画像復号手段は、復号処理中の単位ブロックの画像データ内での位置情報を取得し、該位置情報によって該処理対象の単位ブロックの復号処理の待機、再開を行うことを特徴とする付記8に記載の画像復号装置。
(付記13)
前記画像復号処理の進行する方向は、ラスタスキャンの方向であることを特徴とする付記8に記載の画像復号装置。
(付記14)
前記隣接単位ブロック情報格納手段は、前記2つの画像復号手段の組に対し1つずつ設けられることを特徴とする付記9に記載の画像復号装置。
15 中間データバッファ
20−1、20−2 リクエスト/ライトデータ振り分け部
20−3、20−4 リードデータ振り分け部
24 画像符号化処理部起動制御部
25−1〜25−4 可変長符号化処理部
26−1〜26−4 画像符号化処理部
27 中間データバッファ
28−1〜28−4 隣接マクロブロック情報バッファ
29 メモリ制御部
30 メモリ
31 通信インターフェース
40−1〜40−4 可変長復号処理部
41−1〜41−4 画像復号処理部
42 中間データバッファ
43−1〜43−3 隣接マクロブロック情報バッファ
44 メモリ制御部
45 画像復号処理部起動制御部
Claims (6)
- 画像データをブロック単位で符号化する画像符号化装置において、
前記画像データを分割して格納する複数の格納手段と、
画像符号化処理を行う複数の画像符号化手段と、
該複数の格納手段と該複数の画像符号化手段とを接続する接続手段と、
前記画像データを2次元配列と見た場合に、ブロック単位の画像符号化の進行する方向とは異なった方向に、前記画像データを前記画像符号化手段の数だけ分割し、それぞれ分割された前記画像データを前記複数の画像符号化手段に割り当てて、各画像符号化手段に並列に画像符号化処理を行わせる制御手段と、
を備えることを特徴とする画像符号化装置。 - 処理対象の画像データの単位ブロックの隣接単位ブロックの情報を格納する隣接単位ブロック情報格納手段を更に備え、
前記画像符号化手段は、該処理対象の単位ブロックの処理を、処理に必要な隣接単位ブロックの情報が揃ってから開始することを特徴とする請求項1に記載の画像符号化装置。 - 前記画像符号化処理の進行する方向は、ラスタスキャンの方向であることを特徴とする請求項1に記載の画像符号化装置。
- 画像データを復号する画像復号装置において、
可変長符号化された画像データを可変長復号する可変長復号手段と、
前記可変長復号された前記画像データにブロック単位で画像復号処理を施す複数の画像復号手段と、
前記画像復号処理された前記画像データを分割して格納する複数の格納手段と、
該複数の格納手段と該複数の画像復号手段とを接続する接続手段と、
画像データを2次元配列と見た場合に、ブロック単位で行う画像復号処理の進行する方向とは異なった方向に、前記画像データを前記画像復号手段の数だけ分割し、それぞれ分割された画像データを前記複数の画像復号手段に割り当てて、各画像復号手段に並列に画像復号処理を行わせる制御手段と、
を備えることを特徴とする画像復号装置。 - 処理対象の画像データの単位ブロックの隣接単位ブロックの情報を格納する隣接単位ブロック情報格納手段を更に備え、
前記画像復号手段は、該処理対象の単位ブロックの処理を、処理に必要な隣接単位ブロックの情報が揃ってから開始することを特徴とする請求項4に記載の画像復号装置。 - 前記画像復号処理の進行する方向は、ラスタスキャンの方向であることを特徴とする請求項4に記載の画像復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199996A JP5265984B2 (ja) | 2008-08-01 | 2008-08-01 | 画像符号化装置及び復号装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199996A JP5265984B2 (ja) | 2008-08-01 | 2008-08-01 | 画像符号化装置及び復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010041235A true JP2010041235A (ja) | 2010-02-18 |
JP5265984B2 JP5265984B2 (ja) | 2013-08-14 |
Family
ID=42013331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199996A Expired - Fee Related JP5265984B2 (ja) | 2008-08-01 | 2008-08-01 | 画像符号化装置及び復号装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5265984B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220550A (ja) * | 2013-05-01 | 2014-11-20 | 株式会社Jvcケンウッド | フィルタ処理装置、フィルタ処理方法及びフィルタ処理プログラム |
JP2016039489A (ja) * | 2014-08-07 | 2016-03-22 | 三菱電機株式会社 | 画像符号化装置及び画像復号装置 |
JP2021061547A (ja) * | 2019-10-08 | 2021-04-15 | キヤノン株式会社 | 画像符号化装置、画像符号化方法、及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846974A (ja) * | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 動画像の動き補償符号化装置及び復号化装置 |
JPH104548A (ja) * | 1996-06-13 | 1998-01-06 | Matsushita Electric Ind Co Ltd | 画像信号符号化装置 |
JP2006295721A (ja) * | 2005-04-13 | 2006-10-26 | Pioneer Electronic Corp | 画像符号化装置及び画像符号化方法 |
-
2008
- 2008-08-01 JP JP2008199996A patent/JP5265984B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846974A (ja) * | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 動画像の動き補償符号化装置及び復号化装置 |
JPH104548A (ja) * | 1996-06-13 | 1998-01-06 | Matsushita Electric Ind Co Ltd | 画像信号符号化装置 |
JP2006295721A (ja) * | 2005-04-13 | 2006-10-26 | Pioneer Electronic Corp | 画像符号化装置及び画像符号化方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220550A (ja) * | 2013-05-01 | 2014-11-20 | 株式会社Jvcケンウッド | フィルタ処理装置、フィルタ処理方法及びフィルタ処理プログラム |
JP2016039489A (ja) * | 2014-08-07 | 2016-03-22 | 三菱電機株式会社 | 画像符号化装置及び画像復号装置 |
JP2021061547A (ja) * | 2019-10-08 | 2021-04-15 | キヤノン株式会社 | 画像符号化装置、画像符号化方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5265984B2 (ja) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6281851B2 (ja) | 画像復号化装置、画像符号化装置、画像復号化方法、画像符号化方法、プログラムおよび集積回路 | |
JP4789200B2 (ja) | 動画符号化と動画復号とのいずれかを実行する機能モジュールおよびそれを含む半導体集積回路 | |
KR101895296B1 (ko) | 동영상 처리 방법 및 장치 | |
JP5309700B2 (ja) | 動画像復号装置および符号化装置 | |
US20160227222A1 (en) | Multi-Standard Video Decoder with Novel Intra Prediction Decoding | |
US20080152014A1 (en) | Method and apparatus for encoding and decoding of video streams | |
US10123022B2 (en) | Picture encoding device, picture decoding device, and picture communication system | |
US10757431B2 (en) | Method and apparatus for processing video | |
JP5343703B2 (ja) | 復号処理装置、復号処理方法、およびプログラム | |
JP2014027462A (ja) | 画像符号化装置、画像符号化システム、画像符号化方法及びプログラム、画像復号装置、画像復号システム、画像復号方法及びプログラム | |
JPWO2008020470A1 (ja) | 復号化方法及び装置 | |
JPWO2009063646A1 (ja) | 画像復号装置及び画像復号方法 | |
JP5265984B2 (ja) | 画像符号化装置及び復号装置 | |
CN108156460B (zh) | 视频解码系统、视频解码方法和相应地计算机存储介质 | |
KR20050043607A (ko) | 신호처리방법 및 신호처리장치 | |
JP2005160021A (ja) | 信号処理方法および信号処理装置 | |
CN116724552A (zh) | 具有搜索范围限制的帧内块复制模式编解码的方法及装置 | |
JP2021061547A (ja) | 画像符号化装置、画像符号化方法、及びプログラム | |
JP2008054126A (ja) | 映像信号処理装置及び方法、並びに映像信号復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120906 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |