CN102957412B

CN102957412B - 半导体装置

Info

Publication number: CN102957412B
Application number: CN201210204385.4A
Authority: CN
Inventors: 边相镇; 尹泰植
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2011-08-26
Filing date: 2012-06-20
Publication date: 2017-08-01
Anticipated expiration: 2032-06-20
Also published as: US20130049833A1; KR101278270B1; TWI532127B; US9257975B2; KR20130022775A; CN102957412A; TW201310583A

Abstract

本发明公开了一种半导体装置。所述装置包括传输控制单元，所述传输控制单元被配置成响应于所接收的具有第一脉冲宽度的脉冲信号而产生具有比第一脉冲宽度大的第二脉冲宽度的传输控制信号和具有比第二脉冲宽度大的第三脉冲宽度的同步控制信号。所述装置还包括接收控制单元，所述接收控制单元被配置成响应于同步控制信号而产生接收控制信号。

Description

半导体装置

相关申请的交叉引用

本申请要求2011年8月26日向韩国知识产权局提交的申请号为10-2011-0085678的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明所公开的实施例涉及一种半导体装置，更具体而言，涉及一种使用穿通通孔的3D(3维)半导体装置。

背景技术

为了提高半导体装置的集成度，已经开发了3D(3维)半导体装置，其中将多个芯片层叠并封装在3D(3维)半导体装置中以增加集成度。在3D半导体装置中，由于垂直层叠两个或更多个芯片，所以可以在相同的面积内实现最大的集成度。

可以应用不同的方法来实现3D半导体装置。在其中的一个方法中，层叠多个具有相同结构的芯片，然后使用诸如金属线的导线彼此连接所述多个具有相同结构的芯片以作为一个半导体装置来操作。

近来，已经公开了TSV(穿通硅通孔)型半导体装置，在这种装置中穿通硅通孔被形成为穿通多个层叠的芯片使得所有的层叠芯片彼此电连接。在TSV型半导体装置中，因为穿通硅通孔垂直穿通各个芯片以使各个芯片彼此电连接，所以与利用导线经由外围导线而将各个芯片彼此连接的半导体装置相比，可以有效地减小封装的面积。

因为每个TSV是通过在被定义为穿通电介质物质的通孔孔洞中填充导电材料而形成的，所以TSV本身具有电容。由于这一事实，即使当输入方波形信号时，经由TSV输出的信号显示出近似三角波的波形。尽管当经由TSV传输具有宽脉冲宽度的信号时TSV不显示任何明显的问题，但当传输具有窄脉冲宽度的信号时，可能发生预料不到的故障。

图1是示出根据现有技术经由穿通硅通孔来传输信号的配置图和经由所述配置传输的信号的波形图。传输单元11将分别具有第一脉冲宽度和第二脉冲宽度的输入信号pulse_in1和输入信号pulse_in2输出到穿通硅通孔12。根据所示的实施例，第一脉冲宽度与时钟信号的两个周期2tCK相对应，第二脉冲宽度与时钟信号的一个周期1tCK相对应。因为穿通硅通孔12具有电容，所以穿通硅通孔12不以输入信号pulse_in1和pulse_in2实际的样子来传输输入信号pulse_in1和pulse_in2，而是以三角波形传输输入信号pulse_in1和pulse_in2。接收单元13接收并锁存已传输经过穿通硅通孔12的信号pulse_TSV1和pulse_TSV2，并产生输出信号pulse_out1和pulse_out2。

如图1所示，即使输入信号pulse_in1和pulse_in2是方波形，经由穿通硅通孔12输出的信号pulse_TSV1和pulse_TSV2是三角波形。尽管具有第一脉冲宽度的输入信号pulse_in1在传输经过穿通硅通孔12时变成三角波形，但由于其既有充分宽的脉冲宽度，所以pulse_TSV1波形的峰值仍达到电压电平VDD并维持电压电平VDD和与接收单元13的逻辑阈值相对应的电压电平VSS的平均电平。因此，接收单元13仍能正确地接收并锁存输入信号pulse_in1。然而，在具有第二脉冲宽度的输入信号pulse_in2的情况下，由于输入信号pulse_in2具有窄脉冲宽度，所以其不可能超出接收单元13的逻辑阈值，并因此不可能被接收单元13正确地接收和锁存。此外，即使当输入信号pulse_in2超过接收单元13的逻辑阈值时，但输入信号pulse_in2因为具有窄脉冲宽度，所以锁存的脉冲宽度仍是小的，导致输入信号pulse_in2不能被接收单元13正确地接收。

发明内容

本文描述了一种允许在多个层叠的芯片之中准确实施信号传输的半导体装置。

根据一些实施例，提供了一种半导体装置。所述装置包括传输控制单元，所述传输控制单元被配置成响应于所接收的具有第一脉冲宽度的脉冲信号而产生具有比第一脉冲宽度大的第二脉冲宽度的传输控制信号和具有比第二脉冲宽度大的第三脉冲宽度的同步控制信号。所述装置还包括接收控制单元，所述接收控制单元被配置成响应于同步控制信号而产生接收控制信号。

根据一些实施例，也提供了一种半导体装置，所述半导体装置包括传输控制单元，所述传输控制单元被配置成响应于所接收的脉冲信号而产生第一传输信号和第二传输信号并基于第一传输信号和第二传输信号来产生第一同步信号和第二同步信号。提供的装置还包括接收控制单元，所述接收控制单元被配置成响应于第一同步信号和第二同步信号而产生第一接收信号和第二接收信号。

根据一些实施例，还提供了一种用于响应于脉冲信号传输具有第一周期长度的输入信号的信号传输方法。所述方法包括以下步骤：基于脉冲信号来产生具有比第一周期长度长的第二周期长度的第一传输信号和第二传输信号，以及交替响应于第一传输信号和第二传输信号而传输输入信号。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是示出根据现有技术经由穿通硅通孔来传输信号的配置和经由所述配置传输的信号的波形的图；

图2是示意性地示出根据一个实施例的半导体装置的配置的图；

图3是示出图2所示的传输控制单元的一个示例性实施例的配置的图；

图4是示出图3所示的传输控制单元的操作的时序图；

图5是示出图2所示的接收控制单元的一个实施例的操作和配置的框图和时序图；以及

图6是示出根据一个实施例的半导体装置的操作的时序图；

只要可能，在附图中使用相同的附图标记表示相同或相似的元件。

具体实施方式

在以下描述中列出具体细节来描述某些实施例。然而，对于本领域的技术人员显然的是可以不用这些具体细节的一些或全部仍可以实践公开的实施例。提出的具体的实施例是说明性的，而不是限制性的。尽管本文中未具体描述，本领域的技术人员可以实现在本发明公开的范围和精神中的其它材料。

下面将经由示例性实施例参照附图来描述半导体装置。

图2是示意性地示出根据一些实施例的半导体装置1的配置的图。尽管图2示出半导体装置1包括第一芯片Chip1和第二芯片Chip2，但要注意的是芯片的数目不受具体的限定。

第一芯片Chip1包括传输控制单元100和传输单元200。传输控制单元100被配置成接收脉冲信号ACTP并产生传输控制信号TCP1<0:1>和同步控制信号TCP2<0:1>。脉冲信号ACTP是具有多个脉冲的信号。所述多个脉冲可以包括例如激活脉冲信号，所述激活脉冲信号可以用作在半导体装置1的激活操作中用于更新地址信号的输入。脉冲信号ACTP具有第一脉冲宽度。传输控制单元100从脉冲信号ACTP中产生传输控制信号TCP1<0:1>和同步控制信号TCP2<0:1>。根据一些实施例，传输控制信号TCP1<0:1>具有第二脉冲宽度并且同步控制信号TCP2<0:1>具有第三脉冲宽度。根据一些实施例，第二脉冲宽度宽于第一脉冲宽度，第三脉冲宽度宽于第二脉冲宽度。另外根据一些实施例，传输控制信号TCP1<0:1>的周期长度是脉冲信号ACTP的周期长度的两倍，并且同步控制信号TCP2<0:1>的周期长度是传输控制信号TCP1<0:1>的周期长度的两倍。

传输控制信号TCP1<0:1>被产生为具有第二脉冲宽度以稳定地与脉冲信号ACTP同步地传输被输入到传输单元200的输入信号ADD<0>的信息。同步控制信号TCP2<0:1>被产生为具有第三脉冲宽度以便产生随后经由穿通通孔501至504稳定地传输到第二芯片Chip2的接收控制信号RCP<0:1>，将在下面详细地描述。

如图2所示，可以将传输控制信号TCP1<0:1>和同步控制信号TCP2<0:1>提供成信号对。传输控制信号包括第一传输信号TCP1<0>和第二传输信号TCP1<1>。第一传输信号TCP1<0>与第二传输信号TCP1<1>可以是一对具有180°相位差的信号。第一传输信号TCP1<0>与第二传输信号TCP1<1>被产生为具有180°相位差，以将输入信号ADD<0>的信息精确地传输到第二芯片Chip2。同步控制信号包括第一同步信号TCP2<0>和第二同步信号TCP2<1>，并且可以是一对彼此之间具有45°相位差的信号。第一同步信号TCP2<0>与第二同步信号TCP2<1>被产生为具有45°相位差，以允许接收单元400正确地接收由传输单元200传输的输入信号ADD<0>的信息。

传输单元200与传输控制信号TCP1<0:1>同步地传输输入信号ADD<0>。输入信号ADD<0>可以是例如与激活脉冲信号同步输入的地址信号。可以在脉冲信号ACTP的每个周期即每当产生脉冲时，改变输入信号ADD<0>的电平。根据一些实施例，传输单元200可以与第一传输信号TCP1<0>同步地传输与脉冲信号ACTP中的奇数编号的脉冲同步输入到传输单元200中的输入信号ADD<0>，并且可以与第二传输信号TCP1<1>同步地传输与脉冲信号ACTP中的偶数编号的脉冲同步输入到传输单元200中的输入信号ADD<0>。因此，传输单元200交替地响应于第一传输信号TCP1<0>和第二传输信号TCP1<1>来传输输入信号ADD<0>。

在图2中，半导体装置1包括第一穿通通孔501和第二穿通通孔502以便为输入信号ADD<0>提供传输路径。第一穿通通孔501和第二穿通通孔502将第一芯片Chip1和第二芯片Chip2彼此电连接，并且根据一些实施例诸如图2所示的实施例，第一穿通通孔501和第二穿通通孔502将设置在第一芯片Chip1中的传输单元200与设置在第二芯片Chip2中的接收单元400电连接。传输单元200与第一传输信号TCP1<0>同步地将与脉冲信号ACTP中的奇数编号的脉冲同步输入的输入信号ADD<0>传输到第一穿通通孔501。传输单元200与第一传输信号TCP1<1>同步地将与脉冲信号ACTP中的偶数编号的脉冲同步输入的输入信号ADD<0>传输到第二穿通通孔502。

第二芯片Chip2包括接收控制单元300和接收单元400。接收控制单元300经由第三穿通通孔503和第四穿通通孔504与传输控制单元100连接。接收控制单元300被配置成经由第三穿通通孔503和第四穿通通孔504来接收同步控制信号TCP2<0:1>并产生接收控制信号RCP<0:1>。根据一些实施例，接收控制信号RCP<0:1>具有与脉冲信号ACTP的脉冲宽度实质相同的脉冲宽度。换言之，由接收控制单元300产生的接收控制信号RCP<0:1>的脉冲宽度与第一脉冲宽度相对应。接收控制信号包括第一接收信号RCP<0>和第二接收信号RCP<1>。第一接收信号RCP<0>与第二接收信号RCP<1>也可以具有90°的相位差。此外，第一接收信号RCP<0>和第二接收信号RCP<1>的周期长度可以是脉冲信号ACTP的周期长度的两倍。

接收单元400被配置成响应于接收控制信号RCP<0:1>而接收输入信号ADD<0>。接收单元400与接收控制信号RCP<0:1>同步地接收经由第一穿通通孔501和第二穿通通孔502传输来的输入信号ADD<0>的信息。接收单元400与第一接收信号RCP<0>同步地接收经由第一穿通通孔501传输来的输入信号ADD<0>的信息，并与第二接收信号RCP<1>同步地接收经由第二穿通通孔502传输来的输入信号ADD<0>的信息。即，接收单元400交替地响应于第一接收信号RCP<0>和第二接收信号RCP<1>而接收经由第一穿通通孔501和第二穿通通孔502传输来的输入信号ADD<0>。根据一些实施例，接收单元400将接收的输入信号ADD<0>锁存，并且提供内部信号ADD_in<0>。

图3是示出图2所示的传输控制单元100的图，并且图4是示出图3所示的传输控制单元100的操作的时序图。在图3中，传输控制单元100包括传输控制信号发生部110和同步控制信号发生部120。传输控制信号发生部110包括两个D触发器DFF 111和112。第一D触发器DFF 111接收第二传输信号TCP1<1>和脉冲信号ACTP，并与脉冲信号ACTP同步而产生第一传输信号TCP1<0>。第二D触发器DFF 112接收第一传输信号TCP1<0>和脉冲信号ACTP，并与脉冲信号ACTP同步地产生第二传输信号TCP1<1>。两个触发器DFF 111和DFF112可以响应于复位信号RST而被初始化。因此，如图4所示，第一传输信号TCP1<0>和第二传输信号TCP1<1>可以被产生为具有与脉冲信号ACTP的脉冲宽度两倍相对应的第二脉冲宽度，并可以经由具有触发器DFF 111和DFF112的链结构(chain structure)而具有180°的相位差。

同步控制信号发生部120包括两个T触发器TFF 121和122。第一T触发器TFF 121接收第一传输信号TCP1<0>并产生第一同步信号TCP2<0>。第二T触发器TFF 122接收第二传输信号TCP1<1>并产生第二同步信号TCP2<1>。这两个T触发器TFF可以响应于复位信号RST而被初始化。T触发器TFF在第一传输信号TCP1<0>和第二传输信号TCP1<1>的上升沿处改变第一同步信号TCP2<0>和第二同步信号TCP2<1>的电平。因此，如图4所示，第一同步信号TCP2<0>和第二同步信号TCP2<1>可以被产生为具有与传输控制信号TCP2<0:1>的脉冲宽度两倍相对应的第三脉冲宽度，并可以经由T触发器TFF而具有45°的相位差。

图5是示出图2所示的接收控制单元300的配置和操作的框图和时序图。在图5中，接收控制单元300包括第一接收信号发生部310和第二接收信号发生部320。根据一些实施例，第一接收信号发生部310和第二接收信号发生部320具有相同的配置。第一接收信号发生部310和第二接收信号发生部320包括延迟级311和321以及信号组合级312和322。延迟级311和321分别将第一同步信号TCP2<0>和第二同步信号TCP2<1>延迟预定时间。延迟级311和321将第一同步信号TCP2<0>和第二同步信号TCP2<1>延迟与第一脉冲宽度相对应的时间以允许接收控制信号RCP<0:1>具有第一脉冲宽度。

第一接收信号发生部310的信号组合级312被配置成接收第一同步信号TCP2<0>和延迟级311的输出TCP2D<0>并产生第一接收信号RCP<0>。第二接收信号发生部320的信号组合级322被配置成接收第二同步信号TCP2<1>和延迟级321的输出TCP2D<1>并产生第二接收信号RCP<1>。信号组合级312和322可以包括执行“异或”运算的逻辑电路。因此，第一和第二接收信号RCP<0>和RCP<1>可以被产生为具有第一脉冲宽度，并且第一接收信号RCP<0>与第二接收信号RCP<1>之间的相位可以是90°。根据一些实施例，第一接收信号RCP<0>和第二接收信号RCP<1>可以被产生具有与同步控制信号TCP2<0:1>的周期的一半相对应的周期。

在图5中，接收控制单元300还可以包括缓冲级313和323。缓冲级313和323被被配置成将经由第三穿通通孔503和第四穿通通孔504传输来的同步控制信号TCP2<0:1>缓冲。因为由传输控制单元100产生的同步控制信号TCP2<0:1>经由第三穿通通孔503和第四穿通通孔504被传输到接收控制单元300，所以已传输经过了第三穿通通孔503和第四穿通通孔504的同步控制信号TCP2<0:1>具有三角波形。因此，缓冲级313和323将同步控制信号TCP2<0:1>缓冲为具有方波形。

图6是示出根据一些实施例的半导体装置1的操作的时序图。将参照图2至图6来描述根据一些实施例的半导体装置1的操作。每当产生脉冲信号ACTP的脉冲时，都会将输入信号ADD<0>施加到半导体装置1。输入信号ADD<0>在脉冲信号ACTP的第一脉冲处具有高电平H。输入信号ADD<0>在脉冲信号ACTP的第二脉冲处具有低电平L。输入信号ADD<0>在脉冲信号ACTP的第三脉冲处具有高电平H。在图6中，示出了脉冲信号ACTP具有七个脉冲，并且相应地，输入信号ADD<0>具有H、L、H、L、L、H及L的电平。

传输控制单元100接收脉冲信号ACTP并产生传输控制信号TCP1<0:1>和同步控制信号TCP2<0:1>。传输控制单元100产生具有第二脉冲宽度的传输控制信号TCP1<0:1>，并产生具有第三脉冲宽度的同步控制信号TCP2<0:1>。

因为传输单元200与传输控制信号TCP1<0:1>同步地传输输入信号ADD<0>，所以传输单元200与第一传输信号TCP1<0>同步地将与脉冲信号ACTP中的奇数编号的脉冲同步输入的输入信号ADD<0>传输到第一穿通通孔501，并且与第二传输信号TCP1<1>同步地将与脉冲信号ACTP中的偶数编号的脉冲同步输入的输入信号ADD<0>传输到第二穿通通孔502。也就是说，传输单元200交替地与第一传输信号TCP1<0>和第二传输信号TCP1<1>同步地将输入信号ADD<0>传输到第一穿通通孔501和第二穿通通孔502。

在图6中，因为输入信号ADD<0>在第一传输信号TCP1<0>的第一上升沿处具有高电平，所以具有高电平的信号被传输到第一穿通通孔501。此外，由于输入信号ADD<0>在第一传输信号TCP1<0>的第二上升沿处具有高电平，因此具有高电平的信号被传输到第一穿通通孔501。因此，经由第一穿通通孔501传输的信号维持高电平。输入信号ADD<0>在第一传输信号TCP1<0>的第三上升沿处具有低电平。因此，传输单元200将具有低电平的信号传输到第一穿通通孔501，并可以看出经由第一穿通通孔501传输的信号下降至低电平。

输入信号ADD<0>在第二传输信号TCP1<1>的第一上升沿处具有低电平。此外，输入信号ADD<0>在第二传输信号TCP1<1>的第二上升沿处具有低电平。因此，传输单元200将具有低电平的信号传输到第二穿通通孔502，并经由第二穿通通孔502传输的信号维持低电平。输入信号ADD<0>在第二传输信号TCP1<1>的第三上升沿处具有高电平。因此，传输单元200将具有高电平的信号传输到第二穿通通孔502，并且可以看出经由第二穿通通孔502传输的信号上升至高电平。

接收控制单元300接收来自传输控制单元100的同步控制信号TCP2<0:1>。因为经由第三穿通通孔503和第四穿通通孔504来传输同步控制信号TCP2<0:1>，所以已传输经过第三穿通通孔503和第四穿通通孔504的信号具有三角波形，如上所述。用缓冲级313和323来缓冲具有三角波形的同步控制信号TCP2<0:1>会产生具有如图5所示的方波形的缓冲后的同步控制信号TCP2<0:1>。接收控制单元300响应于缓冲后的同步控制信号TCP2<0:1>而产生接收控制信号RCP<0:1>。接收控制单元300产生具有第一脉冲宽度和90°相位差的第一和第二接收控制信号RCP<0:1>。

接收单元400与接收控制信号RCP<0:1>同步地接收经由第一穿通通孔501和第二穿通通孔502传输来的输入信号ADD<0>。接收单元400交替地响应于第一接收信号RCP<0>和第二接收信号RCP<1>而接收经由第一穿通通孔501和第二穿通通孔502传输来的输入信号ADD<0>。因为传输经过第一穿通通孔501的信号在第一接收信号RCP<0>的第一脉冲处具有高电平，所以接收单元400产生具有高电平的内部信号ADD_in<0>。因为传输经过第二穿通通孔502的信号在第二接收信号RCP<1>的第一脉冲处具有低电平，所以接收单元400产生具有低电平的内部信号ADD_in<0>。因为传输经过第一穿通通孔501的信号在第一接收信号RCP<0>的第二脉冲处具有高电平，所以接收单元400产生具有高电平的内部信号ADD_in<0>。相似地，接收单元400响应于第二接收信号RCP<1>的第二脉冲、第一接收信号RCP<0>的第三脉冲、第二接收信号RCP<1>的第三脉冲以及第一接收信号RCP<0>的第四脉冲而产生具有L、L、H、L电平的内部信号ADD_in<0>。因此，可以看出，可以获得与输入信号ADD<0>相同信息的内部信号ADD_in<0>。

从以上描述显然可知的是，根据本发明描述的实施例的半导体装置可以提供的优点为，即使当经由穿通通孔传输具有小脉冲宽度的信号时，也可以在多个芯片之中正确地实施信号的传输和接收。

尽管以上已经描述了某些实施例，对于本领域的技术人员可以理解的是描述的实施例仅仅是示例性的。因此，本发明描述的半导体装置不应基于所描述的实施例受限制。更确切地说，应当仅仅根据结合以上描述和附图的所附权利要求来限定本文描述的半导体装置。

Claims

1.一种半导体装置，包括：

传输控制单元，所述传输控制单元被配置成响应于所接收的具有第一脉冲宽度的脉冲信号而产生具有比所述第一脉冲宽度大的第二脉冲宽度的传输控制信号和具有比所述第二脉冲宽度大的第三脉冲宽度的同步控制信号；

传输单元，所述传输单元被配置成与所述脉冲信号同步地接收输入信号，以及与所述传输控制信号同步地传输所述输入信号；

接收控制单元，所述接收控制单元被配置成响应于所述同步控制信号而产生接收控制信号；以及

接收单元，所述接收单元被配置成响应于所述接收控制信号而接收从所述传输单元传输的所述输入信号。

2.如权利要求1所述的半导体装置，其中，所述传输单元和所述接收单元被设置在不同的芯片中并经由耦接不同芯片的穿通通孔而彼此耦接。

3.如权利要求1所述的半导体装置，其中，所述接收控制信号的脉冲宽度与所述第一脉冲宽度相同。

4.如权利要求1所述的半导体装置，其中，所述接收控制单元包括：

一个或更多个延迟级，所述一个或更多个延迟级被配置成将所述同步控制信号延迟预定的时间；以及

一个或更多个信号组合级，所述一个或更多个信号组合级被配置成将所述同步控制信号与所述延迟级的输出组合并产生所述接收控制信号。

5.如权利要求4所述的半导体装置，其中，所述预定的时间包括与所述第一脉冲宽度相对应的时间。

6.如权利要求4所述的半导体装置，

其中，所述同步控制信号经由穿通通孔从所述传输控制单元传输到所述接收控制单元，以及

其中，所述接收控制单元还包括一个或更多个缓冲级，所述一个或更多个缓冲级被配置成缓冲所述同步控制信号。

7.一种半导体装置，包括：

传输控制单元，所述传输控制单元被配置成响应于脉冲信号而产生第一传输控制信号和第二传输控制信号，并基于所述第一传输控制信号和所述第二传输控制信号而产生第一同步信号和第二同步信号；

传输单元，所述传输单元被配置成与所述脉冲信号同步地接收输入信号，以及与所述第一传输控制信号和所述第二传输控制信号同步地传输所述输入信号；

接收控制单元，所述接收控制单元被配置成响应于所述第一同步信号和所述第二同步信号而产生第一接收控制信号和第二接收控制信号；以及

接收单元，所述接收单元被配置成响应于所述第一接收控制信号和所述第二接收控制信号而接收从所述传输单元传输的所述输入信号。

8.如权利要求7所述的半导体装置，

其中，所述传输单元被配置成与所述第一传输控制信号同步地将第一信号传输至所述接收单元，以及与所述第二传输控制信号同步地将第二信号传输至所述接收单元，所述第一信号被与所述脉冲信号中的奇数编号的脉冲同步地接收到所述传输单元，所述第二信号被与所述脉冲信号中的偶数编号的脉冲同步地接收到所述传输单元，

其中，所述第一信号和所述第二信号源于所述输入信号。

9.如权利要求8所述的半导体装置，其中，所述接收单元与所述第一接收控制信号同步地接收所述第一信号，并与所述第二接收控制信号同步地接收所述第二信号。

10.如权利要求8所述的半导体装置，其中，所述传输单元与所述第一传输控制信号同步地将所述第一信号传输到第一传输路径，并与所述第二传输控制信号同步地将所述第二信号传输到第二传输路径。

11.如权利要求10所述的半导体装置，其中，所述接收单元与所述第一接收控制信号同步地接收所述第一传输路径的输出，并与所述第二接收控制信号同步地接收所述第二传输路径的输出。

12.如权利要求7所述的半导体装置，其中，所述第一传输控制信号和所述第二传输控制信号的脉冲宽度比所述脉冲信号的脉冲宽度大，并且所述第一传输控制信号与所述第二传输控制信号具有180°的相位差。

13.如权利要求7所述的半导体装置，其中，所述第一同步信号和所述第二同步信号的脉冲宽度比所述第一传输控制信号和所述第二传输控制信号的脉冲宽度大，并且所述第一同步信号与所述第二同步信号具有45°的相位差。

14.如权利要求7所述的半导体装置，其中，所述接收控制单元包括：

一个或更多个延迟级，所述一个或更多个延迟级被配置成将所述第一同步信号和所述第二同步信号延迟预定的时间；以及

一个或更多个信号组合级，所述一个或更多个信号组合级被配置成将所述第一同步信号和所述第二同步信号与所述延迟级的输出组合并产生所述第一接收控制信号和所述第二接收控制信号。

15.如权利要求14所述的半导体装置，其中，所述预定的时间是与所述脉冲信号的脉冲宽度相对应的时间。

16.如权利要求7所述的半导体装置，

其中，所述第一同步信号和所述第二同步信号经由穿通通孔从所述传输控制单元传输到所述接收控制单元，以及

其中，所述接收控制单元还包括缓冲级，所述缓冲级被配置成缓冲所述第一同步信号和所述第二同步信号。

17.一种用于响应于脉冲信号而传输具有第一周期长度的输入信号的信号传输方法，所述方法包括以下步骤：

基于所述脉冲信号来产生具有比所述第一周期长度长的第二周期长度的第一传输信号和第二传输信号；

基于所述第一传输信号和所述第二传输信号来产生具有比所述第二周期长度长的第三周期长度的第一同步信号和第二同步信号；以及

交替地响应于所述第一传输信号和所述第二传输信号而传输所述输入信号。

18.如权利要求17所述的信号传输方法，还包括以下步骤：

基于所述第一同步信号和所述第二同步信号来产生具有所述第二周期长度的第一接收信号和第二接收信号；以及

交替响应于所述第一接收信号和第二接收信号而接收所述输入信号。